CN112289800B - 一种三维存储器件及其制造方法 - Google Patents

Abstract

本发明公开了一种三维存储器件及其制造方法，先形成顶部选择栅极切线，所述顶部选择栅极切线将堆叠层分成多个存储区；再形成贯穿所述堆叠层的沟道孔，并在沟道孔中依次形成存储层和沟道层，该沟道孔包括位于存储区的存储沟道孔和贯穿顶部选择栅极切线的虚拟沟道孔；然后在所述虚拟沟道孔中形成遮挡物，使在对存储沟道孔的底部进行刻蚀形成底部通孔时，对所述虚拟沟道孔进行遮挡。由此可以避免对虚拟沟道孔的底部进行刻蚀，进而避免底部刻蚀所带来的缺陷，从而可以减小产品的缺陷密度。

Description

一种三维存储器件及其制造方法

技术领域

本发明总体上涉及半导体领域，具体的，涉及一种三维存储器件及其制造方法。

背景技术

三维存储器是业界所研发的一种新兴的闪存，通过垂直堆叠多层数据存储单元以解决二维或平面闪存的限制性，其具备卓越的精度，支持在较小的空间内容纳较高的存储容量，进而有效降低成本和能耗。

在目前的3D NAND结构中，是通过将存储器单元三维地布置在衬底之上来提高集成密度、其中栅极分为下层选择栅极、中层控制栅极以及顶层选择栅极(Top Select Gate,TSG)三部分。通常在指存储区的中部设置有顶部选择栅极切线(Top Select Gate Cut,TSGCut)，以将指存储区的顶层选择栅极分隔成两部分，并且顶部选择栅极切线通常由氧化物材料形成。

随着堆叠层数的增加，沟道孔(Channel Hole,CH)的刻蚀难度也是越来越大，而沟道孔的刻蚀受堆叠层的材质影响较大，对在顶部选择栅极切线区域的沟道孔，由于上下材质不同会导致沟道孔的圆度较差，进而影响产品的缺陷密度(Defect Performance PerMillion,DPPM)。

发明内容

本发明提供一种三维存储器件及其制造方法，旨在减小三维存储器件的缺陷密度。

一方面，本发明提供一种三维存储器件的制造方法，包括：

提供衬底；

在所述衬底上形成由绝缘层和栅极牺牲层交替层叠的堆叠层；

在垂直于所述衬底的第一纵向形成多个顶部选择栅极切线，所述顶部选择栅极切线在平行于所述衬底的第一横向延伸、并将所述堆叠层分成多个存储区；

在所述第一纵向形成贯穿所述堆叠层的多个沟道孔，所述多个沟道孔包括位于所述存储区的多个存储沟道孔、及贯穿所述顶部选择栅极切线的多个虚拟沟道孔；

在所述沟道孔表面依次形成存储层和沟道层；

形成填充所述虚拟沟道孔的遮挡物；

对所述存储沟道孔底部的所述存储层和沟道层进行刻蚀，以形成底部通孔。

进一步优选的，形成填充所述虚拟沟道孔的遮挡物的步骤，包括：

在所述沟道孔内填充负性光刻胶；

利用掩模版对所述虚拟沟道孔进行曝光，曝光后的所述负性光刻胶成为所述遮挡物；

对所述存储沟道孔进行显影、以去除所述存储沟道孔内的所述负性光刻胶。

进一步优选的，在所述沟道孔内填充负性光刻胶的步骤之前，还包括：

在所述沟道孔的沟道层表面形成保护层。

进一步优选的，所述掩模版在所述虚拟沟道孔的上方具有开口，所述开口的图形为长条状或对应多个所述虚拟沟道孔的多个开孔。

进一步优选的，还包括：

在所述衬底内形成位于所述沟道孔下方的外延层。

进一步优选的，还包括：

去除位于所述虚拟沟道孔内的所述遮挡物；

在所述存储沟道孔的底部通孔内形成导体层，以连接所述沟道层和外延层。

进一步优选的，还包括：

去除位于所述虚拟沟道孔内的所述遮挡物；

去除位于所述沟道孔内的所述沟道层；

在所述存储沟道孔的存储层表面和底部通孔内、形成与所述外延层连接的多晶硅层、并作为二次沟道层。

进一步优选的，在对所述存储沟道孔底部的所述存储层和沟道层进行刻蚀孔的步骤之前，还包括：

对所述遮挡物进行平坦化处理。

进一步优选的，所述堆叠层包括顶部选择管，在垂直于所述衬底的第一纵向形成多个顶部选择栅极切线的步骤，包括：

利用掩膜版对所述顶部选择管进行刻蚀、以形成分隔所述顶部选择管的多个顶部选择栅极切槽；

在所述多个顶部选择栅极切槽内填充氧化物、以形成所述多个顶部选择栅极切线。

进一步优选的，还包括：

形成填充所述存储沟道孔和虚拟沟道孔的绝缘层；

在所述第一纵向形成贯穿所述堆叠层的多个栅线缝隙，所述多个栅线缝隙在所述第一横向延伸、且一个所述栅线缝隙位于两个所述顶部选择栅极切线的中间。

通过所述栅线缝隙将所述牺牲栅极层置换成栅极层。

另一方面，本发明提供一种三维存储器件，包括：

衬底；

位于所述衬底上由绝缘层和栅极层交替层叠的堆叠层，所述堆叠层包括顶部选择管；

在垂直于所述衬底的第一纵向分隔所述顶部选择管的顶部选择栅极切线，所述顶部选择栅极切线在平行于所述衬底的第一横向延伸、并将所述堆叠层分成多个存储区；

在所述第一纵向贯穿所述堆叠层的多个沟道孔，所述多个沟道孔包括位于所述存储区的多个存储沟道孔、及贯穿所述顶部选择栅极切线的多个虚拟沟道孔；

位于所述虚拟沟道孔表面的存储层、及位于所述存储层表面的沟道层；

位于所述存储沟道孔侧壁的所述存储层、及位于所述存储层表面的所述沟道层，所述存储层和沟道层在所述存储沟道孔的底部形成底部通孔。

进一步优选的，还包括：位于所述沟道孔的沟道层表面的保护层。

进一步优选的，还包括：在所述衬底内且位于所述沟道孔下方的外延层。

进一步优选的，还包括位于所述存储沟道孔的底部通孔内的导体层，所述导体层连接所述沟道层和外延层。

进一步优选的，还包括：填充所述存储沟道孔和虚拟沟道孔的绝缘层。

进一步优选的，还包括：在所述第一纵向贯穿所述堆叠层的多个栅线缝隙，所述多个栅线缝隙在所述第一横向延伸、且一个所述栅线缝隙位于两个所述顶部选择栅极切线的中间。

本发明的有益效果：本发明提供一种三维存储器件及其制造方法，先形成顶部选择栅极切线(Top Select Gate Cut,TSG Cut)，所述顶部选择栅极切线将堆叠层分成多个存储区；再形成贯穿所述堆叠层的沟道孔，并在沟道孔中依次形成存储层和沟道层，该沟道孔包括位于存储区的存储沟道孔和贯穿顶部选择栅极切线的虚拟沟道孔；然后在所述虚拟沟道孔中形成遮挡物，使在对存储沟道孔的底部进行刻蚀形成底部通孔时，对所述虚拟沟道孔进行遮挡。由此可以避免对虚拟沟道孔的底部进行刻蚀，进而避免底部刻蚀所带来的缺陷，进而可以减小产品的缺陷密度。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

图1是本发明实施例提供的三维存储器件的制造方法的流程示意图；

图2a-2k是本发明实施例提供的三维存储器件在制造方法中的剖面结构示意图；

图3是本发明实施例提供的三维存储器件的俯视结构示意图；

图4是本发明实施例提供的三维存储器件的制造方法中步骤S6的进一步流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。

应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。

如本文所使用的，术语“层”是指具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。衬底可以是层，其中可以包括一个或多个层，和/或可以在其上方和/或其下方具有一个或多个层。层可以包括多个层，例如，互连层可以包括一个或多个导体和接触层和一个或多个电介质层。

如本文所使用的，术语“存储器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸。如本文所使用的，术语“垂直/垂直地”标称地指垂直于衬底的横向表面。

如本文所使用的，术语“第一纵向”为垂直于衬底的Z方向，术语“第一横向”为平行于衬底的X方向，Y方向也是平行于衬底、且与X方向垂直。

如本文所使用的，“表面”是指露出的所有表面，比如“沟道孔的表面”是指侧面和底面。

需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。

本发明实施例提供一种三维存储器件的制造方法。

请参阅图1和图2a-2k，图1是本发明实施例提供的三维存储器件的制造方法的流程示意图，图2a-2k是本发明实施例提供的三维存储器件在制造方法中的剖面结构示意图。该三维存储器件的制造方法包括以下步骤S1-S9。

首先请参阅图1中的步骤S1-S4和图2a。

步骤S1：提供衬底。

在本实施例中，衬底10为半导体衬底，例如可以为硅(Si)、锗(Ge)、锗化硅(SiGe)、绝缘体上硅(Silicon on Insulator，SOI)或绝缘体上锗(Germanium On Insulator，GOI)等。在一些实施例中，该半导体衬底还可以为包括其他元素半导体或者化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅；还可以为叠层结构，例如硅、锗化硅等。

步骤S2：在衬底10上形成由绝缘层201和栅极牺牲层201交替层叠的堆叠层20。

在本实施例中，绝缘层201可以为氧化硅、氧化铪、氧化铝、氧化钽等介电材料，栅极牺牲层202可以为氮化硅，也可以为其他导电材料。绝缘层201和栅极牺牲层202具有不同的刻蚀选择性。该栅极牺牲层202在后续工艺中被去除，并在相应位置替换成栅极层。其中，绝缘层201和栅极牺牲层202的沉积方法可以采用但不限于化学气相沉积(Chemical VaporDeposition,CVD)、原子层沉积(Atom Layer Deposition,ALD)，物理气相沉积(PhysicalVapor Deposition,PVD)如热氧化、蒸发、溅射等各种方法。

在本实施例中，该堆叠层20包括顶部选择管21，所述顶部选择管21包括一个绝缘层201和一个牺牲栅极层202。在一些实施例中，顶部选择管21可以包括两个绝缘层201和两个牺牲栅极层202，或者由三个绝缘层201和三个牺牲栅极层202组成。

步骤S3：在垂直于衬底10的第一纵向(Z)形成多个顶部选择栅极切线(Top SelectGate Cut,TSG Cut)30，所述顶部选择栅极切线30在平行于衬底10的第一横向(X)延伸、并将堆叠层20分成多个存储区。

请同时参阅图3，图3是本发明实施例提供的三维存储器件的俯视结构示意图，该顶部选择栅极切线30在第一横向(X方向)延伸，并将堆叠层(图3中未示出)分成多个存储区G1、G2和G3。栅线缝隙40还将存储区G2分隔成子存储区G21和G22。

具体的，步骤S3可以包括：

1)利用掩膜版对顶部选择管21进行刻蚀、以形成分隔所述顶部选择管21的多个顶部选择栅极切槽。

更具体的，先在顶部选择管21上涂布一层正性光刻胶，在顶部选择管21上方设置掩模版，掩模版的开口与顶部选择栅极切线30的形状相同，为长条状。利用光刻工艺将掩模版的形状转移到正性光刻胶上，然后基于该正性光刻胶的图案对顶部选择管21进行刻蚀，以形成具有同样开口的顶部选择栅极切槽(图中未示出)。其中，顶部选择栅极切槽的形状可以为梯形，也可以为矩形。

2)在所述多个顶部选择栅极切槽内填充氧化物、以形成所述多个顶部选择栅极切线30。

更具体的，利用上述任一种沉积方法，在上述顶部选择栅极切槽内沉积氧化物(比如氧化硅)，就可以形成分隔顶部选择管21的顶部选择栅极切线30，如图2a所示。

步骤S4：在第一纵向形成贯穿堆叠层20的多个沟道孔，所述多个沟道孔包括位于所述存储区的多个存储沟道孔51、及贯穿所述顶部选择栅极切线30的多个虚拟沟道孔52。

图2a显示出图3在A-A1处的剖面结构，也就是只显示出一个存储沟道孔51和一个虚拟沟道孔52，该沟道孔为双层沟道孔，包括上层沟道孔(Upper Channel Hole,UCH)和下层沟道孔(Lower Channel Hole,LCH)。该双层沟道孔的形成过程与现有技术相同，在此不作具体描述。顶部选择栅极切线30的左边是存储区G1、右边是存储区G2。在本实施例中，顶部选择栅极切线30的形状为梯形，该梯形与虚拟沟道孔52的上部分可以重合，即顶部选择栅极切线30的顶表面宽度可以大于或等于虚拟沟道孔52的顶部直径。在其他实施例中，当然顶部选择栅极切线30的顶表面宽度可以小于虚拟沟道孔52的顶部直径。

研究表明，在双层堆叠的结构中，对上层堆叠层的刻蚀轮廓要求更高，比如上层沟道孔的关键尺寸(Critical Dimension,CD)、倾斜度(Tilting)和圆度(Distortion)等工艺需求更加苛刻。由于沟道孔的刻蚀受堆叠层的材质影响较大，而顶部选择栅极切线区域的材质变成了氧化物，顶部选择栅极切线下方的材质还是氮化物和氧化物，这就会导致刻蚀形成的上层沟道孔圆度较差(比如上层沟道孔很容易变成椭圆)，进而上层沟道孔与下层沟道孔出现对准问题。后续进行冲孔时会使得下层沟道孔的顶部出现缺陷，从而影响产品的缺陷密度(Defect Performance Per Million,DPPM)，而且对底部冲孔刻蚀时，很可能会导致后续置换的栅极层直接与沟道层连接，导致字线漏电或者被烧掉。

在本实施例中，在步骤S4形成沟道孔后，就可以在衬底10内形成位于沟道孔的下方的外延层11，该外延层11可以为多晶硅。

请参阅图1中的步骤S5和图2b。

步骤S5：在沟道孔表面依次形成存储层53和沟道层54。

其中，可以依次在沟道孔的表面沉积阻挡层、电荷捕获层和隧穿层以形成所述存储层53，阻挡层和隧穿层的材质可以为氧化硅，电荷捕获层的材质可以为氮化硅，沟道层54的材质可以包括单晶硅、单晶锗、多晶硅等半导体材料。

请参阅图1中的步骤S6和图2c-2d。

步骤S6：形成填充虚拟沟道孔52的遮挡物55。

具体的，请同时参阅图4，图4是本发明实施例提供的三维存储器件的制造方法中步骤S6的进一步流程示意图，该步骤S6包括以下步骤S61-S64。

步骤S61：在沟道孔的沟道层54表面形成保护层56。

如图2c所示，保护层56是对存储沟道孔51中的存储层53和沟道层54进行保护，避免后续显影过程对它们产生损伤。保护层56可以为氧化硅。

步骤S62：在沟道孔内填充负性光刻胶57。

如图2d所示，为了使用上述形成顶部选择栅极切线30所用的掩模版，这里使用负性光刻胶57，使其经过曝光后被保留。

步骤S63：利用掩模版对虚拟沟道孔52进行曝光，曝光后的所述负性光刻胶57’成为所述遮挡物55。

如图2e所示，这里的使用的掩模版与上述形成顶部选择栅极切线30的掩模版可以相同，因为虚拟沟道孔52与顶部选择栅极切线30的位置相同，所以掩模版在所述虚拟沟道孔52的上方具有开口，所述开口的图形可以为长条状。在本实施例中，顶部选择栅极切线30的顶表面宽度可以大于或等于虚拟沟道孔52的顶部直径，就可以重复利用掩模版，可以节约成本。

可选的，这里的掩模版的开口图形，还可以是对应虚拟沟道孔52的多个开孔，因此只要能保证虚拟沟道孔52能够被曝光，其他位置不曝光，任何形状开口的掩模版都可以。

步骤S64：对存储沟道孔51进行显影、以去除所述存储沟道孔51内的所述负性光刻胶57。

如图2f所示，只需要对存储沟道孔51内的光刻胶进行显影，以去除存储沟道孔51内的所述负性光刻胶57，因此可以减少显影液的消耗。

请参阅图2g，在本实施例中，该制造方法还包括：对所述遮挡物55进行平坦化处理，以免沉积在堆叠层20表面的遮挡物55对后续冲孔的步骤造成影响。可以采用刻蚀工艺去除堆叠层20表面的遮挡物55，在刻蚀过程中，可能会将虚拟沟道孔52顶部的部分遮挡物55也刻蚀掉。

在一个变形例中，如图2f所示，可以直接在虚拟沟道孔52中沉积遮挡物55，比如绝缘材料来遮挡虚拟沟道孔52。

请参阅图1中的步骤S7和图2h。

步骤S7：对存储沟道孔51底部的所述存储层53和沟道层54进行刻蚀，以形成底部通孔511。

在本实施例中，还包括对保护层56的底部进行刻蚀，可以对存储沟道孔51的底部进行垂直冲孔，以形成底部通孔511。

请参阅图1中的步骤S8和图2i。

步骤S8：去除位于虚拟沟道孔52内的遮挡物55。

在本实施例中，可以通过灰化法剥离遮挡物55，也就是用氧气烧掉遮挡物55和沟道孔内的一些杂质分子。

请参阅图1中的步骤S9和图2j。

步骤S9：在存储沟道孔51的底部通孔511内形成导体层512，以连接所述沟道层54和外延层11。

在本实施例中，将存储沟道孔51中的沟道层54与外延层11电连接，以实现存储沟道孔51内的存储功能，而贯穿顶部选择栅极切线30的虚拟沟道孔52中的沟道层54不与外延层11实现电连接，虚拟沟道孔52还可以对堆叠结构起到很好的支撑作用。

在另一实施例中，可以不用形成保护层56(即不包括步骤S61)，即使后续在显影过程(步骤S64)中会对沟道层54产生损伤，可以在去除遮挡物55(步骤S8)之后去除受到损伤的沟道层54，然后重新沉积一层多晶硅层作为二次沟道层。对于虚拟沟道孔52也是在去除遮挡物55之后，与存储沟道孔51一起去除沟道层54，然后一起沉积所述多晶硅层作为二次沟道层。

请参阅图2k和图3。

在本实施例中，该制造方法还包括：

1)形成填充所述存储沟道孔51和虚拟沟道孔52的绝缘层58。

如图2k所示，该绝缘层58可以为氧化物，可以起到很好的支撑效果。

2)在所述第一纵向形成贯穿所述堆叠层20的多个栅线缝隙40，所述多个栅线缝隙40在所述第一横向(X)延伸、且一个所述栅线缝隙40位于两个所述顶部选择栅极切线30的中间。

如图3所示，一个所述栅线缝隙40位于两个所述顶部选择栅极切线30的中间，并将存储区G2也分隔成G21和G22。实际上，一个顶部选择栅极切线30也是位于两个栅线缝隙40的中间，将两侧的存储沟道孔51完全隔开。

3)通过所述栅线缝隙40将所述牺牲栅极层202置换成栅极层203。

具体的，先去除牺牲栅极层202，此时沟道孔可以起到支撑作用，防止堆叠层20坍塌，再填充栅极层203，形成堆叠层20’以及顶部选择管21’，如图2k所示。该栅极层203可以为如多晶硅、铜、铝、钨、钛、氮化钛、钽、氮化钽等材料，但并不限于此处所列举的示例。

本发明实施例提供的三维存储器件的制造方法，先形成顶部选择栅极切线30，所述顶部选择栅极切线30将堆叠层分成多个存储区(G1、G2和G3)；再形成贯穿所述堆叠层20的沟道孔，该沟道孔包括位于存储区的存储沟道孔51和贯穿顶部选择栅极切线30的虚拟沟道孔52，并在沟道孔中依次形成存储层53和沟道层54；然后在所述虚拟沟道孔52中形成遮挡物55，使在对存储沟道孔51的底部进行刻蚀形成底部通孔511时，对所述虚拟沟道孔52进行遮挡。由此可以避免对虚拟沟道孔52的底部进行刻蚀，从而避免下层沟道孔的顶部出现缺陷，进而可以减小产品的缺陷密度，同时可以防止字线漏电或被烧掉。

本发明还提供一种三维存储器件，该三维存储器件由上述制造方法所形成，因此可以参照图2k和图3，该三维存储器件包括：衬底10，位于所述衬底10上由绝缘层201和栅极层203交替层叠的堆叠层20’，所述堆叠层20’包括顶部选择管21’；在垂直于所述衬底10的第一纵向(Z)分隔所述顶部选择管21’的顶部选择栅极切线30，所述顶部选择栅极切线30在平行于所述衬底10的第一横向(X)延伸、并将所述堆叠层20’分成多个存储区(G1、G2和G3)；在所述第一纵向(Z)贯穿所述堆叠层20’的多个沟道孔，所述多个沟道孔包括位于所述存储区的多个存储沟道孔51、及贯穿所述顶部选择栅极切线30的多个虚拟沟道孔52；位于所述虚拟沟道孔52表面的存储层53、及位于所述存储层53表面的沟道层54；位于所述存储沟道孔51侧壁的所述存储层53、及位于所述存储层53表面的所述沟道层54，所述存储层53和沟道层54在所述存储沟道孔51的底部形成底部通孔511。

该三维存储器件还包括：位于所述沟道孔的沟道层54表面的保护层56；位于所述沟道孔下方的外延层11；位于底部通孔511内的导体层512，用于连接所述沟道层54和外延层11；以及填充所述存储沟道孔51和虚拟沟道孔52的绝缘层58。

该三维存储器件还包括：在第一纵向(Z方向)贯穿堆叠层20’的栅线缝隙40，该栅线缝隙40在X方向延伸。其中，一个顶部选择栅极切线30位于两个栅线缝隙40之间。

本发明实施例提供的三维存储器件，包括位于顶部选择栅极切线30区域的虚拟沟道孔52，该虚拟沟道孔52不用进行底部刻蚀，不与外延层11连接，可以对整个结构起到重要的支撑作用。因此可以避免由于顶部选择栅极切线30引起的虚拟沟道孔52的圆度较差，导致底部刻蚀对下层沟道孔的顶部造成缺陷的问题，进而可以减小产品的缺陷密度，同时可以防止字线漏电或被烧掉。

以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (13)

1.一种三维存储器件的制造方法，其特征在于，包括：

提供衬底；

在所述衬底上形成由绝缘层和栅极牺牲层交替层叠的堆叠层；

在垂直于所述衬底的第一纵向形成多个顶部选择栅极切线，所述顶部选择栅极切线在平行于所述衬底的第一横向延伸、并将所述堆叠层分成多个存储区；

在所述第一纵向形成贯穿所述堆叠层的多个沟道孔，所述多个沟道孔包括位于所述存储区的多个存储沟道孔、及贯穿所述顶部选择栅极切线的多个虚拟沟道孔；

在所述沟道孔表面依次形成存储层和沟道层；

在所述沟道孔内填充负性光刻胶；

在所述沟道孔内填充所述负性光刻胶之前，在所述沟道孔的所述沟道层表面形成保护层；

利用掩模版对所述虚拟沟道孔进行曝光，曝光后的所述负性光刻胶成为遮挡物；

对所述存储沟道孔进行显影、以去除所述存储沟道孔内的所述负性光刻胶；

对所述存储沟道孔底部的所述存储层和沟道层进行刻蚀，以形成底部通孔。

2.根据权利要求1所述的三维存储器件的制造方法，其特征在于，所述掩模版在所述虚拟沟道孔的上方具有开口，所述开口的图形为长条状或对应多个所述虚拟沟道孔的多个开孔。

3.根据权利要求1所述的三维存储器件的制造方法，其特征在于，还包括：

在所述衬底内形成位于所述沟道孔下方的外延层。

4.根据权利要求3所述的三维存储器件的制造方法，其特征在于，还包括：

去除位于所述虚拟沟道孔内的所述遮挡物；

在所述存储沟道孔的底部通孔内形成导体层，以连接所述沟道层和外延层。

5.根据权利要求3所述的三维存储器件的制造方法，其特征在于，还包括：

去除位于所述虚拟沟道孔内的所述遮挡物；

去除位于所述沟道孔内的所述沟道层；

在所述存储沟道孔的存储层表面和底部通孔内、形成与所述外延层连接的多晶硅层、并作为二次沟道层。

6.根据权利要求1所述的三维存储器件的制造方法，其特征在于，在对所述存储沟道孔底部的所述存储层和沟道层进行刻蚀孔的步骤之前，还包括：

对所述遮挡物进行平坦化处理。

7.根据权利要求1所述的三维存储器件的制造方法，其特征在于，所述堆叠层包括顶部选择管，在垂直于所述衬底的第一纵向形成多个顶部选择栅极切线的步骤，包括：

利用掩膜版对所述顶部选择管进行刻蚀、以形成分隔所述顶部选择管的多个顶部选择栅极切槽；

在所述多个顶部选择栅极切槽内填充氧化物、以形成所述多个顶部选择栅极切线。

8.根据权利要求4或5所述的三维存储器件的制造方法，其特征在于，还包括：

形成填充所述存储沟道孔和虚拟沟道孔的绝缘层；

在所述第一纵向形成贯穿所述堆叠层的多个栅线缝隙，所述多个栅线缝隙在所述第一横向延伸、且一个所述栅线缝隙位于两个所述顶部选择栅极切线的中间；

通过所述栅线缝隙将所述栅极牺牲 层置换成栅极层。

9.一种三维存储器件，其特征在于，包括：

衬底；

位于所述衬底上由绝缘层和栅极层交替层叠的堆叠层，所述堆叠层包括顶部选择管；

在垂直于所述衬底的第一纵向分隔所述顶部选择管的顶部选择栅极切线，所述顶部选择栅极切线在平行于所述衬底的第一横向延伸、并将所述堆叠层分成多个存储区；

在所述第一纵向贯穿所述堆叠层的多个沟道孔，所述多个沟道孔包括位于所述存储区的多个存储沟道孔、及贯穿所述顶部选择栅极切线的多个虚拟沟道孔；

位于所述虚拟沟道孔表面的存储层、及位于所述存储层表面的沟道层；

位于所述存储沟道孔侧壁的所述存储层、及位于所述存储层表面的所述沟道层，所述存储层和沟道层在所述存储沟道孔的底部形成底部通孔；

位于所述沟道孔的所述沟道层表面的保护层。

10.根据权利要求9所述的三维存储器件，其特征在于，还包括：在所述衬底内且位于所述沟道孔下方的外延层。

11.根据权利要求10所述的三维存储器件，其特征在于，还包括位于所述存储沟道孔的底部通孔内的导体层，所述导体层连接所述沟道层和外延层。

12.根据权利要求11所述的三维存储器件，其特征在于，还包括：填充所述存储沟道孔和虚拟沟道孔的绝缘层。

13.根据权利要求9所述三维存储器件，其特征在于，还包括：在所述第一纵向贯穿所述堆叠层的多个栅线缝隙，所述多个栅线缝隙在所述第一横向延伸、且一个所述栅线缝隙位于两个所述顶部选择栅极切线的中间。

Images