CN102142395A - 双大马士革工艺制造方法及集成电路制造方法 - Google Patents

Abstract

本发明提供了一种双大马士革工艺制造方法及集成电路制造方法。根据本发明的一种双大马士革工艺制造方法包括：通孔形成步骤，用于利用光刻版来形成通孔；通孔填充步骤，用于利用负性光刻胶填充所述通孔形成步骤所形成的通孔；通孔区曝光和显影步骤，用于在所述通孔填充步骤之后利用与通孔层相同的光刻版对填充后的通孔区进行曝光和显影；以及沟槽形成步骤，用于在所述通孔填充步骤之后形成沟槽。根据本发明，使用填孔性能好的负性光刻胶来填充通孔刻蚀后的空间，既保证了良好的填充了通孔的空间，又使硅片表面恢复良好的平整度；改善了沟槽刻蚀后的斜刻面形貌。

Description

双大马士革工艺制造方法及集成电路制造方法

技术领域

本发明涉及集成电路制造工艺技术领域，特别涉及一种改进的双大马士革工艺制造方法、以及一种采用了所述双大马士革工艺制造方法的集成电路制造方法。

背景技术

伴随集成电路制造工艺的不断进步，半导体器件的体积正变得越来越小，使得金属之间的电阻和寄生电容也越来越大。对于微处理器，芯片速度的限制主要由镀层中的电阻和寄生电容产生，其结果电阻-电容时间延迟、讯号间的相互干扰及其能量损耗等问题日益突出。

为了解决电阻-电容时间延迟的问题，在电阻方面，在过去的30多年中，半导体工业界都是以铝作为连接器件的材料，但随着芯片的缩小，工业界需要更细，更薄的连接，而且铝的高电阻特性也越来越难以符合需求。

在最近十多年中，半导体产业已经实现用铜作为微芯片的互连材料，因为铜电阻值比铝更小，传输信号速度比铝更快、而且也更加稳定。先进工艺中，使用低电阻的铜金属导线金属互联工艺已经取代原先的铝工艺。由于铜难以刻蚀，双大马士革方法成为人们一致同意的用于铜金属化的方法。简单来讲，通过在层间介质刻蚀通孔和沟槽，既为每一金属层产生通孔又产生引线，然后淀积铜进入刻蚀好的图形，应用化学机械平坦化去掉额外的铜。

在业界主流双大马士革工艺中，普遍采用通孔优先的做法，即先刻蚀好通孔并去胶清洗，然后做沟槽的光刻和刻蚀。这一主流做法所碰到困难问题为，在通孔刻蚀后，通孔区所在的区域需要填充抗刻蚀材料来实现优化表面平整度，主要有两种方法，一种是直接旋涂填充材料，这种方法的缺点为，旋涂后，通孔区填充材料的厚度总是小于非通孔区的填充材料厚度，并且通孔所在的填充材料会形成凹坑状，这会导致刻蚀工艺中，抗反射层刻蚀后，通孔区填充材料下降，无法对通孔两侧顶部形成保护，从而在沟槽刻蚀后在通孔顶部形成的斜刻面(图1示意了这种工艺方式导致的不同区域刻蚀后的形貌差异)；另一种表面平整的做法是多次旋涂填充材料后增加一道回刻蚀的工艺，以降低填充材料的厚度和缩小通孔区与非通孔区的填充材料的厚度差异，这一做法的缺点是多次旋涂填充材料会大大占用光刻机的时间，并且还要增加一道刻蚀工艺，对生产线的整体产率有很大影响，并且这一做法本身也不能完全解决厚度差异造成的沟槽刻蚀后的斜刻面问题。

如上说述，沟槽刻蚀后形成的斜刻面无论是对刻蚀工艺控制还是最终器件的可靠性都有很大影响，如何改善这一工艺步骤并降低工艺成本一直是困扰双大马士革工艺的难题。

发明内容

本发明的目的在于提供一种利用负性光刻胶优化双大马士革工艺中通孔填充的工艺方法，提高填孔的性能，恢复硅片表面平整度，进而改善沟槽刻蚀后形貌，提高了双大马士革制造工艺的稳定度和半导体器件的可靠性。

根据本发明的第一方面，提供了一种双大马士革工艺制造方法，其包括如下步骤：通孔形成步骤，用于利用光刻版来形成通孔；通孔填充步骤，用于利用负性光刻胶填充所述通孔形成步骤所形成的通孔；通孔区光刻步骤，用于在所述通孔填充步骤之后利用所述通孔形成步骤所使用的光刻版对填充后的通孔区进行光刻；通孔区显影步骤，用于在所述通孔区刻蚀步骤之后利用显影剂对通孔区进行显影；以及沟槽形成步骤，用于在所述通孔填充步骤之后形成沟槽。

根据本发明，在半导体制造的双大马士革工艺中，使用填孔性能好的负性光刻胶来填充通孔刻蚀后的空间。本发明既良好的填充了通孔的空间，又使硅片表面恢复良好的平整度；改善了沟槽刻蚀后的斜刻面形貌，提高了双大马士革制造工艺的稳定度和半导体器件的可靠性；防止了去胶后在通孔内的形成残留；减少了工艺步骤，提高了生产线的整体产率，降低了生产成本。

优选地，在上述双大马士革工艺制造方法中，在所述通孔填充步骤中，通过旋涂工艺，利用负性光刻胶填充所述通孔形成步骤所形成的通孔。

优选地，在上述双大马士革工艺制造方法中，所述双大马士革工艺制造方法还包括：在所述沟槽刻蚀步骤之后执行的光刻胶清洗步骤，用于清洗残留的光刻胶。

优选地，在上述双大马士革工艺制造方法中，所述双大马士革工艺制造方法还包括：在所述通孔填充步骤之前执行的通孔形成步骤，用于形成双大马士革结构的通孔。

优选地，在上述双大马士革工艺制造方法中，在所述通孔区显影步骤中，所述负性光刻胶在通孔区感光后形成交联聚合而不溶于显影液。

优选地，在上述双大马士革工艺制造方法中，在所述所述沟槽刻蚀步骤包括：涂覆沟槽层抗反射涂层和光刻胶，并随后进行沟槽层刻蚀。

优选地，在上述双大马士革工艺制造方法中，在通孔填充步骤完成之后，负性光刻胶的厚度为100-500纳米，大马士革介质层的厚度为100-1000纳米。

根据本发明的第二方面，提供了一种集成电路制造方法，其包括根据本发明的第一方面所述的双大马士革工艺制造方法。

本发明通过优化半导体双大马士革制造工艺，利用负性光刻胶填充通孔刻蚀后的空间来改善沟槽刻蚀面。在半导体制造的金属互联的双大马士革工艺中，在通孔刻蚀并去胶和清洗工艺后，使用填孔性能良好的负性光刻胶，填充通孔刻蚀后的空间，并使用通孔层相同的光刻版进行光刻工艺，由于是负性光刻胶，通孔层所在区域感光后形成交联聚合而不溶于显影液，在之后的显影工艺中，非通孔区的负性光刻胶由于未受到曝光(因此未聚合)在显影液中被冲去。然后开始正常的沟槽光刻和刻蚀工艺。

本发明比较传统工艺方式有多项优点和好处：第一，这种方式利用负性光刻胶的特性，既良好地填充了通孔的空间，又使得非通孔区硅片无其他多余材料，使硅片表面重新恢复良好的平整度；第二，在沟槽刻蚀工艺中，由于填充的负光刻胶高度相同或略高于介质层，良好的保护了介质层两侧不被刻蚀，从而大大改善沟槽刻蚀后的斜刻面形貌，提高双大马士革制造工艺的稳定度和半导体器件的可靠性；第三，填充的负性光刻胶比传统方式填充的抗反射类填充材料更容易被去除，防止去胶后在通孔内的形成残留；第四，这种工艺方式减去了传统方式的多次旋涂填充材料和回刻蚀工艺步骤，提高了生产线的整体产率，降低了生产成本。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1是现有技术中的通孔填充方法在不同区域的形貌刻蚀影响的示意图；

图2是本发明实施方式的示意图；以及

图3是本发明实施方式的流程图。

标号说明：

1：大马士革介质层         2：底部刻蚀阻挡层

3：通孔层光刻图形         4：旋涂负性光刻胶

5：感光后交联聚合的负性光刻胶

6：沟槽层光刻图形

需要说明的是，附图用于说明本发明，而非限制本发明。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图2是本发明实施方式的示意图；以及图3是本发明实施方式的流程图。因此，现在将结合图2和图3来描述本发明的优选实施例。

首先，在图3的步骤S1中，制造双大马士革结构的通孔。具体地说，请参阅图2中的A和图2中的B，首先制作并完成双大马士革结构的通孔层光刻和刻蚀，包括双大马士革介质层1和底部刻蚀阻挡层2以及通孔层光刻图形3。随后可进一步去胶并清洗。本领域技术人员可采用本领域公知的任何适当方式来形成通孔，本发明并不限于特定的工艺方式。

然后，在图3的步骤S2中，旋涂用于填充通孔空间的负性光刻胶4。具体地说，在本发明实施例中，在沟槽刻蚀之前旋涂用于填充通孔空间的负性光刻胶。更具体地说，请参阅图2中的C，在沟槽刻蚀之前旋涂用于填充通孔空间的负性光刻胶4，旋涂厚度为100～500内米，大马士革介质层的厚度为100～1000纳米。并且使用与通孔层相同的光刻版进行光刻；其中，负性光刻胶的两侧为大马士革介质层1，底部为刻蚀阻挡层2，顶部为标准沟槽光刻中用到的抗反射层和光刻胶图形3。

注意，虽然以“旋涂”方式示出了填充负性光刻胶4的方法，但是“旋涂”方式仅仅是优选示例(用于更好地实现填充效果)，实际上，本领域技术人员可以采用其它任何合适的方式来将负性光刻胶4填入通孔中。

由此，从图3的步骤S2以及图2所示的C可以看出，在本发明的实施例中，在随后的沟槽光刻工艺之前，使用填孔性能良好的负性光刻胶，填充了通孔刻蚀后的空间。

需要说明的是，虽然图2中仅仅示出了一层介质层的填充，但是，根据所示示例，本领域技术人员可以理解的是，所述负性光刻胶填充实际上可用于多层大马士革沟槽介质层刻蚀由上至下的2～9层中任意一层。

然后，在图3的步骤S3中，执行光刻(图2中的C)，并利用显影液5进行显影(图2中的D)。具体地说，请参阅图2中的C和D，由于是负性光刻胶通孔层所在区域感光后形成交联聚合5而不溶于显影液。由此，去除了非通孔区的负性光刻胶，具体请参阅图2中的E所示的效果。然后可以开始正常的沟槽光刻和刻蚀工艺，如下所述。

优选地，在本发明的一个优选示例中，负性光刻胶的光刻工艺中，所用到的光刻版与通孔层光刻工艺所用光刻版为同一块，即负性光刻胶的光刻与通孔层光刻采用相同的光刻版。这样，则可以进一步节省制造成本，并且简化制造工艺。

之后，在图3的步骤S4中，形成沟槽层光刻图形6。具体地说，请参阅图2中的F，涂布沟槽层抗反射涂层和光刻胶，完成沟槽层光刻图形6。

此后，在图3的步骤S5中，进行沟槽层刻蚀。具体地说，请参阅图2中的G，进行沟槽层刻蚀。

最后，在图3的步骤S6中，清洗残留的光刻胶。具体地说，请参阅图2中的H，去除刻蚀后的沟槽光刻胶和负性光刻胶，并清洗，完成全部沟槽层刻蚀工艺。

本领域技术人员可以理解的是，步骤S4中的沟槽层光刻图形形成、步骤S5中的沟槽层刻蚀、以及步骤S6中的清洗步骤均可以本领域中现有的采用任何的方法进行，本发明并不对此进行具体限定。

通过图1与图2对比可以很明显地看出，本发明实施例的方法有效地消除了现有技术中存在的通孔区填充后不平整的缺点。

在本发明的另一实施例中，本发明还提供了一种集成电路制造方法，所述集成电路制造方法有效地利用了图2和图3所示的双大马士革工艺。

需要说明的是，本领域技术人员来说可以理解的是，虽然以上述流程中的各个步骤说明了本发明，但是本发明并不排除除了上述步骤之外其它步骤的存在。本领域技术人员来说可以理解的是，可在不脱离本发明的范围的情况下，可以在所描述的步骤中加入其它步骤以形成其它结构或者实现其它目的。

因此，对于本领域技术人员来说明显的是，可在不脱离本发明的范围的情况下对本发明进行各种改变和变形。所描述的实施例仅用于说明本发明，而不是限制本发明；本发明并不限于所述实施例，而是仅由所附权利要求限定。

Claims (8)

1.一种双大马士革工艺制造方法，其特征在于包括：

通孔形成步骤，用于利用光刻版来形成通孔；

通孔填充步骤，用于利用负性光刻胶填充所述通孔形成步骤所形成的通孔；

通孔区光刻步骤，用于在所述通孔填充步骤之后利用所述通孔形成步骤所使用的光刻版对填充后的通孔区进行光刻；

通孔区显影步骤，用于在所述通孔区刻蚀步骤之后利用显影剂对通孔区进行显影；以及

沟槽形成步骤，用于在所述通孔填充步骤之后形成沟槽。

2.根据权利要求1所述的双大马士革工艺制造方法，其特征在于，其中在所述通孔填充步骤中，通过旋涂工艺，利用负性光刻胶填充所述通孔形成步骤所形成的通孔。

3.根据权利要求1或2所述的双大马士革工艺制造方法，其特征在于，所述双大马士革工艺制造方法还包括：在所述沟槽刻蚀步骤之后执行的光刻胶清洗步骤，用于清洗残留的光刻胶。

4.根据权利要求1或2所述的双大马士革工艺制造方法，其特征在于，所述双大马士革工艺制造方法还包括：在所述通孔填充步骤之前执行的通孔形成步骤，用于形成双大马士革结构的通孔。

5.根据权利要求1或2所述的双大马士革工艺制造方法，其特征在于，其中在所述通孔区显影步骤中，所述负性光刻胶在通孔区感光后形成交联聚合而不溶于显影液。

6.根据权利要求1或2所述的双大马士革工艺制造方法，其特征在于，其中在所述所述沟槽刻蚀步骤包括：涂覆沟槽层抗反射涂层和光刻胶，并随后进行沟槽层刻蚀。

7.根据权利要求1或2所述的双大马士革工艺制造方法，其特征在于，其中在通孔填充步骤完成之后，所述负性光刻胶的厚度为100-500纳米，大马士革介质层的厚度为100-1000纳米。

8.一种集成电路制造方法，其特征在于包括根据权利要求1至9之一所述的双大马士革工艺制造方法。

Images