CN104505339A - 一种igbt深沟槽光刻工艺 - Google Patents

一种igbt深沟槽光刻工艺 Download PDF

Info

Publication number
CN104505339A
CN104505339A CN201410848051.XA CN201410848051A CN104505339A CN 104505339 A CN104505339 A CN 104505339A CN 201410848051 A CN201410848051 A CN 201410848051A CN 104505339 A CN104505339 A CN 104505339A
Authority
CN
China
Prior art keywords
deep trench
organic material
photoresist
igbt
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410848051.XA
Other languages
English (en)
Other versions
CN104505339B (zh
Inventor
宋里千
黄建伟
罗海辉
陈辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN201410848051.XA priority Critical patent/CN104505339B/zh
Publication of CN104505339A publication Critical patent/CN104505339A/zh
Application granted granted Critical
Publication of CN104505339B publication Critical patent/CN104505339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Abstract

本发明涉及一种IGBT深沟槽光刻工艺，属于微电子领域。本发明为解决深沟槽底部图形刻蚀不充分等问题，提供一种IGBT深沟槽光刻工艺，依次包括以下步骤：(1)在衬底表面和深沟槽内涂上有机材料，有机材料不溶于显影液，且能被刻蚀；(2)除去衬底表面的有机材料，使剩余的有机材料填充在深沟槽内；(3)在衬底表面和有机材料表面涂上光刻胶；(4)使光刻胶曝光；(5)用显影液除去位于深沟槽上方的光刻胶；(6)对深沟槽内的有机材料及深沟槽底部的晶圆进行刻蚀；(7)除去衬底表面的光刻胶，完成IGBT深沟槽的光刻。本发明的有益效果是，通过在IGBT深沟槽内预填充一种有机材料可以实现深沟槽底部充分、规则的刻蚀。

Description

一种IGBT深沟槽光刻工艺
技术领域
本发明涉及一种IGBT深沟槽光刻工艺，属于微电子领域。
背景技术
半导体技术使用的光刻工艺是和照相比较接近的一种多步骤的图形转移过程。首先是在掩模板上形成所需要的图形，之后通过光刻工艺把所需要的图形转移到晶圆表面的每一层。
具体步骤为：1.涂胶，将晶圆表面涂一层光刻胶。2.曝光，光刻胶是一种感光物质，分两种，一种叫正胶，被曝光的部分发生自身性质和结构的变化，会可溶于显影液。另一种叫负胶，与正胶相反，未曝光的部分可溶于显影液。3.显影，用显影液将曝光过的光刻胶溶解然后用水冲掉。4.刻蚀，用刻蚀剂把衬底和晶圆表面没有被光刻胶盖住的部分去掉，图形就从掩模板上转移到了晶圆上。如果曝光不充分或者显影不良，曝光后的区域在显影后还有残胶，就会阻挡住刻蚀及晶圆上图形的形成。
IGBT (Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)的结构如图2，其普遍使用深沟槽及厚光刻胶，现在技术的曝光区域线宽比较大，沟槽底部仍可以曝光。但是当技术要求变高，线宽比较小的时候，深沟槽底部会曝光不充分或显影不良，阻挡住刻蚀及图形在晶圆上的形成。IGBT结构中使用深沟槽（2~4 μm）和厚光刻胶（2~3 μm），会导致如下问题（如图3）：
1.光线到沟槽底部时容易发生散射或者在光刻胶及衬底侧壁发生反射，导致底部得不到充分曝光。
2.需要比较多的显影液来溶解深沟槽和厚光刻胶，深沟槽底部得不到足够的显影液。
3.深沟槽底部的刻蚀速度比顶部差，底部图形刻蚀不充分。刻蚀到晶圆上的图形不是正规矩形，而是梯形。
发明内容
本发明解决的是IGBT深沟槽内刻蚀效果差、不充分的技术问题。
本发明的技术方案是，提供一种IGBT深沟槽光刻工艺，依次包括以下步骤：
(1)在衬底表面和深沟槽内涂上有机材料，所述有机材料不溶于显影液，且能被刻蚀；
(2)除去衬底表面的有机材料，使剩余的有机材料填充在深沟槽内；
(3)在衬底表面和有机材料表面涂上光刻胶；
(4)使光刻胶曝光；
(5)用显影液除去位于深沟槽上方的光刻胶；
(6)对深沟槽内的有机材料及深沟槽底部的晶圆进行刻蚀；
(7)除去衬底表面的光刻胶，完成IGBT深沟槽的光刻。
进一步地，所述有机材料的蚀刻方法与光刻胶的蚀刻方法不同。
进一步地，所述有机材料为负胶。
本发明预先在衬底中的深沟槽内填充一种有机材料，然后在衬底表面及深沟槽内的有机材料表面涂上一层光刻胶，再曝光，去除深沟槽上部的光刻胶，再进行刻蚀，除去有机材料和深沟槽下方的衬底以及部分晶圆，在晶圆上得到所需要的图形。所述有机材料可以为一类不与光发生反应，也不溶于显影液的材料；也可以是一类与光发生反应，但是反应后不能溶于显影液的材料。显然，上述两类有机材料都要能被刻蚀掉，上述第二类材料能与光发生反应，反应后不能溶于显影液的，其性质与负胶相同，只需能被刻蚀的负胶，就可以应用在本发明的光刻方法中。由于第二类材料需要与光反应，可控程度不高，故优选第一类不与光发生反应，也不溶于显影液的材料应用于本光刻方法中。
本发明提供两种填充深沟槽的方法：
1.在涂正胶前，先预填充另一种有机材料，这种材料不与光发生反应，不溶于显影液。
2.在涂正胶前，先预填负胶，将深沟槽内的负胶曝光，用显影液去掉负胶上方曝光区域的正胶，曝光过的负胶仍留在深沟槽内，这种负胶能够被刻蚀。
上述两种方法都可以将衬底的深沟槽预填充，然后在预填充上面在涂正胶，需要曝光的只是正胶的深度，底部能够得到充分曝光，需要的显影液也不多。正胶上标准图形形成以后，将预填充去掉然后刻蚀，确保刻蚀的角度也是标准的，在晶圆上也能形成标准图形。同理，上述正胶也可以用负胶，只需更换掩膜板遮挡光线的位置。
本发明的有益效果是，通过在IGBT深沟槽内预填充一种有机材料可以实现深沟槽底部充分、规则的刻蚀。
附图说明
图1表示本发明提供的IGBT深沟槽光刻工艺流程图。
图2表示IGBT的结构图。
图3表示现有技术中IGBT深沟槽的光刻工艺。
具体实施方式
下面结合附图和实施例对本发明做进一步说明。
实施例1
由于制作IGBT器件过程中，需要对器件衬底上的深沟槽进行光刻，使深沟槽底部的晶圆能够刻蚀出一定的图形，本实施例提供了一种新的深沟槽光刻工艺，预先在深沟槽内填充有机材料，其它工艺均为现有技术，如图1所示，具体步骤依次为：
(1) 用旋转涂胶机，以转速850转每分钟的速度，在衬底表面和深沟槽内涂上一层有机材料；所述有机材料为日本尼桑(Nissan)公司的GF52，其主要成分也是聚合物树脂，但是没有光刻胶所含的可交联的功能团，曝光后不发生交联反应，所以不会被显影液溶掉。；
(2)除去硅衬底表面的有机材料，使剩余的有机材料填充在深沟槽内；
(3)在硅衬底表面和有机材料表面涂一层4微米的美国罗门哈斯SEPR955正胶；
(4)用掩膜板遮挡住硅衬底上方的光刻胶SEPR955，使深沟槽上方的光刻胶SEPR955曝光；
(5)用显影液除去位于深沟槽上方的已曝光的光刻胶SEPR955；
(6)对深沟槽内的有机材料GF52及深沟槽底部的硅衬底用含氟的气体CF4（也可用C2F2）进行刻蚀，这些含氟的气体可以将GF52及衬底上的二氧化硅一起刻蚀，硅衬底上由未曝光的光刻胶保护而不被刻蚀；
(7) 硅刻蚀完成后，刻蚀用高温氧气或者硫酸加双氧水都可以除去硅衬底表面未曝光的光刻胶SEPR955，完成IGBT深沟槽的光刻。
另用日本尼桑(Nissan)公司的IP3100代替GF52同样也可以实现上述工艺。
实施例2
本实施例继续提供了一种深沟槽光刻工艺，使用负胶来填充深沟槽，具体步骤依次为：
(1)在二氧化硅衬底表面和深沟槽内涂上负胶，此负胶为富士公司（fuji film）生产的SG6200负胶，此负胶曝光后不溶于显影液，但是能够被刻蚀；
(2)使深沟槽内及上方的SG6200负胶曝光，用显影液除去二氧化硅衬底表面的未曝光的负胶，从而使负胶填充在深沟槽内；
(3)在二氧化硅衬底表面和有机材料表面涂一层美国罗门哈斯SEPR955正胶；
(4)用掩膜板遮挡住二氧化硅衬底上方的SEPR955正胶，使深沟槽上方的SEPR955正胶曝光；
(5)用显影液除去位于深沟槽上方的已曝光的光刻胶SEPR955胶3微米；
(6)对深沟槽内的SG6200负胶及深沟槽底部的晶圆用氟化铵与氢氟酸按体积比20:1的混合溶液刻蚀，二氧化硅衬底表面由未曝光的光刻胶保护而不被刻蚀；
(7) 最后，用高温氧气去除二氧化硅衬底表面未曝光的光刻胶SEPR955，完成IGBT深沟槽的光刻。
经测试分析，上述两种刻蚀工艺得到的刻蚀图形均符合要求，其中实施例2中填充负胶，导致步骤(2)中的去除负胶还需要曝光的步骤，实施例1中的步骤相对简单易行。

Claims (3)

1.一种IGBT深沟槽光刻工艺，依次包括以下步骤：
(1)在衬底表面和深沟槽内涂上有机材料，所述有机材料不溶于显影液，且能被刻蚀；
(2)除去衬底表面的有机材料，使剩余的有机材料填充在深沟槽内；
(3)在衬底表面和有机材料表面涂上光刻胶；
(4)使光刻胶曝光；
(5)用显影液除去位于深沟槽上方的光刻胶；
(6)对深沟槽内的有机材料及深沟槽底部的晶圆进行刻蚀；
(7)除去衬底表面的光刻胶，完成IGBT深沟槽的光刻。
2.如权利要求1所述的工艺，其特征在于，所述有机材料的蚀刻方法与光刻胶的蚀刻方法不同。
3.如权利要求1所述的工艺，其特征在于，所述有机材料为负胶。
CN201410848051.XA 2014-12-31 2014-12-31 一种igbt深沟槽光刻工艺 Active CN104505339B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410848051.XA CN104505339B (zh) 2014-12-31 2014-12-31 一种igbt深沟槽光刻工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410848051.XA CN104505339B (zh) 2014-12-31 2014-12-31 一种igbt深沟槽光刻工艺

Publications (2)

Publication Number Publication Date
CN104505339A true CN104505339A (zh) 2015-04-08
CN104505339B CN104505339B (zh) 2017-12-08

Family

ID=52947077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410848051.XA Active CN104505339B (zh) 2014-12-31 2014-12-31 一种igbt深沟槽光刻工艺

Country Status (1)

Country Link
CN (1) CN104505339B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782418A (zh) * 2021-08-27 2021-12-10 华虹半导体(无锡)有限公司 半导体器件的制作方法
CN114613667A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN114613668A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444344B (en) * 2000-03-01 2001-07-01 Taiwan Semiconductor Mfg Manufacturing method of dual damascene
KR20020008614A (ko) * 2000-07-24 2002-01-31 황인길 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선층형성 방법
US20070026665A1 (en) * 2003-09-16 2007-02-01 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
CN102142395A (zh) * 2010-12-31 2011-08-03 上海集成电路研发中心有限公司 双大马士革工艺制造方法及集成电路制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444344B (en) * 2000-03-01 2001-07-01 Taiwan Semiconductor Mfg Manufacturing method of dual damascene
KR20020008614A (ko) * 2000-07-24 2002-01-31 황인길 듀얼 다마신 공정을 이용한 반도체 소자의 금속 배선층형성 방법
US20070026665A1 (en) * 2003-09-16 2007-02-01 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
CN102142395A (zh) * 2010-12-31 2011-08-03 上海集成电路研发中心有限公司 双大马士革工艺制造方法及集成电路制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782418A (zh) * 2021-08-27 2021-12-10 华虹半导体(无锡)有限公司 半导体器件的制作方法
CN114613667A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN114613668A (zh) * 2022-05-16 2022-06-10 广州粤芯半导体技术有限公司 一种半导体结构的制备方法
CN114613668B (zh) * 2022-05-16 2022-08-26 广州粤芯半导体技术有限公司 一种半导体结构的制备方法

Also Published As

Publication number Publication date
CN104505339B (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
CN107203099B (zh) 半导体器件及其制造方法
CN103151245B (zh) 薄膜图形化方法
CN106444190A (zh) 一种coa基板及其制造方法、液晶面板
CN104505339A (zh) 一种igbt深沟槽光刻工艺
CN105573068A (zh) 光刻胶去除方法和光刻工艺的返工方法
CN102830588A (zh) 相移光掩模制作方法
US11018315B2 (en) Substrate and method of producing the same with display apparatus and producing method thereof
CN102944983A (zh) 改善待测图案之关键尺寸量测的方法
JP6947925B2 (ja) Ｔｆｔアレイ基板の製造方法及びディスプレイ装置の製造方法
CN104810259B (zh) 晶圆及其处理方法和半导体结构的形成方法
CN112320752A (zh) 负性光刻胶图形化膜层的制备方法
CN105161454A (zh) 一种阵列基板及其制备方法、显示装置
CN106154773A (zh) 修正图形的方法
CN104425216A (zh) 具有沟槽的半导体衬底的光刻方法
JP2007178885A (ja) パターンおよび配線パターンならびにそれらの製造法
CN105070683A (zh) 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构
CN104282547B (zh) 麦克风mems减薄工艺方法
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
JP2007214232A (ja) パターン形成方法
CN112147848A (zh) 一种小尺寸沟槽的制备方法
CN116643453B (zh) 一种基于半导体器件的光刻方法
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
JP2016207991A (ja) 半導体基板の製造方法
KR100638973B1 (ko) 듀얼 다마신 공정에서의 포토레지스트 리워크 방법
CN104299943A (zh) 阵列基板及其制造方法和显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee after: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road

Patentee before: ZHUZHOU CSR TIMES ELECTRIC Co.,Ltd.

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20201013

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Patentee after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Patentee before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

TR01 Transfer of patent right