CN112259543A - 一种三维存储器件及其制造方法 - Google Patents
一种三维存储器件及其制造方法 Download PDFInfo
- Publication number
- CN112259543A CN112259543A CN202011092907.7A CN202011092907A CN112259543A CN 112259543 A CN112259543 A CN 112259543A CN 202011092907 A CN202011092907 A CN 202011092907A CN 112259543 A CN112259543 A CN 112259543A
- Authority
- CN
- China
- Prior art keywords
- channel hole
- layer
- stack
- forming
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000003860 storage Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000005520 cutting process Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000000149 penetrating effect Effects 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 229
- 239000011229 interlayer Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种三维存储器件及其制造方法，先形成贯穿堆栈的存储沟道孔，及沿平行于所述衬底的第一横向排列的虚拟沟道孔，再在所述堆栈中沿所述第一横向形成顶部选择栅切槽，所述顶部选择栅切槽与所述虚拟沟道孔连通，且所述顶部选择栅切槽的底表面在平行于所述衬底且垂直于所述第一横向的第二横向上的宽度，大于所述虚拟沟道孔的顶表面直径，最后再填充绝缘层可以形成顶部选择栅切线，这样可以避免顶部选择栅切线对沟道孔刻蚀的影响，可以提升沟道孔的均一性，进而可以避免字线漏电。
Description
技术领域
本发明总体上涉及半导体领域，具体的，涉及一种三维存储器件及其制造方法。
背景技术
3D NAND以其小体积、大容量为出发点，将存储单元采用三维模式层层堆叠的高度集成作为设计理念，生产出高单位面积存储密度、高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流设计。
在目前的3D NAND结构中，是通过将存储器单元三维地布置在衬底之上来提高集成密度，其中栅极分为下层选择栅极、中层控制栅极以及顶层选择栅极(Top Select Gate,TSG)三部分。通常在指存储区的中部设置有顶部选择栅切线(Top Select Gate Cut,TSGCut)，以将指存储区的TSG分隔成两部分，并且TSG Cut通常由氧化物材料形成，并且采用原子层沉积工艺(Atomic Layer Deposition,ALD)制备。通常都是先形成顶部选择栅切线，再形成贯穿所述顶部选择栅切线的沟道孔(Channel Hole,CH)。
随着堆叠层数的增加，CH的刻蚀难度也是越来越大，而CH的刻蚀受堆叠层的材质影响较大，对于在TSG Cut区域的CH，由于上下材质不同会导致CH的圆度较差，而且在后续进行底部刻蚀以实现沟道层与外延层的电连接时，会对下层沟道孔的顶部造成缺陷，使存储结构失效。
发明内容
本发明提供一种三维存储器件及其制造方法，旨在提升沟道孔刻蚀的均一性，进而可以防止字线漏电。
一方面，本发明提供一种三维存储器件的制造方法，包括：
提供衬底，所述衬底上形成有层间绝缘层和层间牺牲层交替层叠的堆栈；
在垂直于所述衬底的第一纵向形成贯穿所述堆栈的存储沟道孔，及沿平行于所述衬底的第一横向排列的虚拟沟道孔；
在所述堆栈中沿所述第一横向形成顶部选择栅切槽，所述顶部选择栅切槽与所述虚拟沟道孔连通，所述顶部选择栅切槽的底表面在平行于所述衬底且垂直于所述第一横向的第二横向上的宽度，大于所述虚拟沟道孔的顶表面直径。
进一步优选的，形成所述顶部选择栅切槽的步骤之后，还包括：
在所述虚拟沟道孔和顶部选择栅切槽的内表面，以及存储沟道孔的内表面依次形成存储层和沟道层；
在所述虚拟沟道孔和顶部选择栅切槽中填充遮挡物；
对所述存储沟道孔底部的所述存储层和沟道层进行刻蚀，以形成底部通孔。
进一步优选的，形成所述底部通孔的步骤之后，还包括；
去除所述遮挡物；
在所述虚拟沟道孔和顶部选择栅切槽，以及所述存储沟道孔中填充绝缘层。
进一步优选的，所述堆栈包括顶部选择管层，形成所述顶部选择栅切槽的步骤包括：
在所述堆栈上形成硬掩膜层和位于所述硬掩膜层上的光刻胶层；
利用掩模版对所述光刻胶层进行光刻，以形成位于所述虚拟沟道孔上方的第一开口，所述第一开口在所述第一横向延伸；
基于所述第一开口对所述硬掩膜层进行刻蚀，以形成第二开口；
基于所述第二开口对所述顶部选择管层进行刻蚀，以形成与所述虚拟沟道孔连通的顶部选择栅切槽，所述顶部选择栅切槽在所述第一横向延伸；
去除所述硬掩膜层。
进一步优选的，还包括：在所述硬掩膜层和光刻胶层之间形成抗反射层。
进一步优选的，所述堆栈包括第一子堆栈和位于所述第一子堆栈上的第二子堆栈，形成所述存储沟道孔和虚拟沟道孔的步骤包括：
形成贯穿所述第一子堆栈的下层沟道孔；
形成贯穿所述第二子堆栈且与所述下层沟道孔连通的上层沟道孔，所述存储沟道孔和虚拟沟道孔分别包括相互连通的所述上层沟道孔和下层沟道孔。
进一步优选的，形成所述上层沟道孔的步骤之前，还包括：在所述下层沟道孔中填充第一牺牲层。
进一步优选的，形成所述顶部选择栅切槽的步骤之前，还包括：在所述上层沟道孔的侧壁和所述第一牺牲层的表面，形成第二牺牲层。
进一步优选的，形成所述顶部选择栅切槽的步骤之后，还包括：去除所述第一牺牲层和第二牺牲层。
进一步优选的，形成所述存储沟道孔和虚拟沟道孔的步骤之后，还包括：在所述存储沟道孔和虚拟沟道孔的下方形成外延层。
进一步优选的，形成所述底部通孔的步骤之后，还包括：在所述底部通孔内形成连接所述沟道层和外延层的导体层。
进一步优选的，形成所述遮挡物的步骤之后，还包括：对所述遮挡物进行平坦化处理。
进一步优选的，形成所述遮挡物的步骤，包括：
在所述存储沟道孔和虚拟沟道孔内填充光刻胶层；
利用光刻工艺去除位于所述存储沟道孔内的光刻胶层，所述虚拟沟道孔内的光刻胶层作为所述遮挡物。
另一方面，本发明提供一种三维存储器件，包括：
衬底，及位于所述衬底上由层间绝缘层和层间栅极层交替层叠的堆栈；
在垂直于所述衬底的第一纵向贯穿所述堆栈的存储沟道孔，及沿平行于所述衬底的第一横向排列的虚拟沟道孔；
位于所述堆栈中沿所述第一横向延伸的顶部选择栅切槽，所述顶部选择栅切槽与所述虚拟沟道孔连通，所述顶部选择栅切槽的底表面在平行于所述衬底且垂直于所述第一横向的第二横向上的宽度，大于所述虚拟沟道孔的顶表面直径。
进一步优选的，还包括：
位于所述虚拟沟道孔和顶部选择栅切槽的内表面的存储层，以及位于所述存储层表面的沟道层；
位于所述存储沟道孔的内侧壁的所述存储层，以及位于所述存储层表面的所述沟道层，所述存储层和沟道层在所述存储沟道孔的底部形成有底部通孔。
进一步优选的，还包括位于所述虚拟沟道孔和存储沟道孔下方的外延层。
进一步优选的，还包括位于所述存储沟道孔的底部通孔内的导体层，所述导体层连接所述沟道层和外延层。
进一步优选的，还包括填充在所述虚拟沟道孔和顶部选择栅切槽，以及所述存储沟道孔中的绝缘层。
进一步优选的，所述堆栈包括第一子堆栈和位于所述第一子堆栈上的第二子堆栈，所述存储沟道孔和虚拟沟道孔分别包括贯穿所述第一子堆栈的下层沟道孔，及贯穿所述第二子堆栈且与所述下层沟道孔连通的上层沟道孔。
本发明的有益效果：本发明提供的三维存储器件及其制造方法，先形成贯穿堆栈的存储沟道孔，及沿平行于所述衬底的第一横向排列的虚拟沟道孔，再在所述堆栈中沿所述第一横向形成顶部选择栅切槽，所述顶部选择栅切槽与所述虚拟沟道孔连通，且所述顶部选择栅切槽的底表面在平行于所述衬底且垂直于所述第一横向的第二横向上的宽度，大于所述虚拟沟道孔的顶表面直径。最后再填充绝缘层可以形成顶部选择栅切线，这样可以避免顶部选择栅切线对沟道孔刻蚀的影响，可以提升沟道孔的均一性，进而可以避免字线漏电。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1是本发明第一实施例提供的三维存储器件的制造方法的流程示意图；
图2a-2b是本发明第一实施例提供的三维存储器件在制造方法中的剖面结构示意图；
图3是本发明实施例提供的三维存储器件的俯视结构示意图；
图4是本发明第二实施例提供的三维存储器件的制造方法的流程示意图；
图5a-5n是本发明第二实施例提供的三维存储器件在制造方法中的剖面结构示意图；
图6是本发明是第三实施例提供的三维存储器件的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。
应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。
如本文所使用的，术语“层”是指具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。衬底可以是层，其中可以包括一个或多个层，和/或可以在其上方和/或其下方具有一个或多个层。层可以包括多个层，例如，互连层可以包括一个或多个导体和接触层和一个或多个电介质层。
如本文所使用的，术语“存储器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸。
如本文所使用的，术语“第一纵向”为垂直于衬底的Z方向，术语“第一横向”为平行于衬底的X方向，术语“第二横向”为平行于衬底且与X方向垂直的Y方向。
如本文所使用的，“表面”是指露出的所有表面，比如“沟道孔的表面”是指侧壁和底面。
需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。
本发明实施例提供一种三维存储器件的制造方法。
请参阅图1和图2a-2b，图1是本发明第一实施例提供的三维存储器件的制造方法的流程示意图，图2a-2b是本发明第一实施例提供的三维存储器件在制造方法中的剖面结构示意图。该三维存储器件的制造方法包括以下步骤S100-S300。
首先请参阅图1中的步骤S100-S200和图2a。
步骤S100：提供衬底10，所述衬底10上形成有层间绝缘层201和层间牺牲层202交替层叠的堆栈20。
其中，所述堆栈20包括顶部选择管层203。所述顶部选择管层203包括一个层间绝缘层201和一个层间牺牲层202。在一些实施例中，顶部选择管层203可以包括两个层间绝缘层201和两个层间牺牲层202，或者由三个层间绝缘层201和三个层间牺牲层202组成。
在本实施例中，衬底10为半导体衬底，例如可以为硅(Si)、锗(Ge)、SiGe、绝缘体上硅(Silicon on Insulator，SOI)或绝缘体上锗(Germanium On Insulator，GOI)等。在一些实施例中，该半导体衬底还可以为包括其他元素半导体或者化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅；还可以为叠层结构，例如Si/SiGe等。
层间绝缘层201可以为氧化硅、氧化铪、氧化铝、氧化钽等介电材料，层间牺牲层202可以为氮化硅，也可以为其他导电材料。层间绝缘层201和层间牺牲层202具有不同的刻蚀选择性。该层间牺牲层202在后续工艺中被去除，并在相应位置替换成栅极层。其中，层间绝缘层201和层间牺牲层202的沉积方法可以采用但不限于化学气相沉积(Chemical VaporDeposition,CVD)、原子层沉积(Atom Layer Deposition,ALD)，物理气相沉积(PhysicalVapor Deposition,PVD)如热氧化、蒸发或溅射等各种方法。
步骤S200：在垂直于所述衬底10的第一纵向(Z)形成贯穿所述堆栈20的存储沟道孔30，及沿平行于所述衬底10的第一横向(X)排列的虚拟沟道孔40。
在本实施例中，通过干法刻蚀可以形成延伸到衬底10的通孔，然后在通孔的底部形成外延层11，外延层11上方的通孔作为存储沟道孔30和虚拟沟道孔40。
请参阅图3，图3是本发明实施例提供的三维存储器件的俯视结构示意图。所述虚拟沟道孔40沿平行于所述衬底10的第一横向(X)排列，所述存储沟道孔30位于所述虚拟沟道孔40的两侧，所述虚拟沟道孔40和存储沟道孔30位于两条栅线缝隙50之间，两条所述栅线缝隙50定义一个指存储区。其中，图2a-2b是图3中沿A-A1处的截面示意图，也就是只在YZ截面显示出两个沟道孔的结构。
请参阅图1中的步骤S300和图2b。
步骤S300：在所述堆栈20中沿所述第一横向(X)形成顶部选择栅切槽60，所述顶部选择栅切槽60与所述虚拟沟道孔40连通，所述顶部选择栅切槽60的底表面在平行于所述衬底且垂直于所述第一横向(X)的第二横向(Y)上的宽度，大于所述虚拟沟道孔40的顶表面直径。
如图3所示，在所述虚拟沟道孔40的上部，形成有顶部选择栅极切槽60(TopSelect Gate Cut,TSG Cut)，该顶部选择栅切槽60将所述指存储区分隔成两部分子存储区G1和G2。其中，顶部选择栅切槽60的顶表面在Y方向上的宽度大于所述虚拟沟道孔40的顶部直径。在其他实施例中，顶部选择栅切槽60的顶表面在Y方向上的宽度，可以小于或等于所述虚拟沟道孔40的顶部直径。
本实施例提供的三维存储器件的制造方法还包括：在所述存储沟道孔30和虚拟沟道孔40内形成存储层和沟道层，然后去除位于存储沟道孔30底部的存储层和沟道层以形成底部通孔，最后在所述底部通孔内填充导体层，以实现存储沟道孔30内的沟道层与外延层的连接。
本实施例提供的三维存储器件的制造方法，先形成存储沟道孔30和虚拟沟道孔40，然后形成顶部选择栅切槽60，可以提升虚拟沟道孔40尺寸的均一性。
请参阅图4和图5a-5n，图4是本发明第二实施例提供的三维存储器件的制造方法的流程示意图，图5a-5n是本发明第二实施例提供的三维存储器件在制造方法中的剖面结构示意图，也只显示出在YZ截面的两个沟道孔的结构。对于第二实施例中相同的结构，使用与第一实施例相同的结构标号，该三维存储器件的制造方法包括以下步骤S1-S9。
首先请参阅图4中的步骤S1-S3和图5a。
步骤S1：提供衬底10，所述衬底10上形成有层间绝缘层201和层间牺牲层201交替层叠的堆栈20，所述堆栈20包括第一子堆栈21及位于所述第一子堆栈21上的第二子堆栈22。
在本实施例中，该第二子堆栈22包括顶部选择管层203。
步骤S2：形成贯穿所述第一子堆栈21的下层沟道孔211。
在本实施例中，先形成第一子堆栈21以及贯穿第一子堆栈21的下层沟道孔211，然后在下层沟道孔211的下方形成外延层11。
步骤S3：形成贯穿所述第二子堆栈22且与所述下层沟道孔211连通的上层沟道孔221，所述存储沟道孔30和虚拟沟道孔40分别包括相互连通的所述上层沟道孔221和下层沟道孔211。
在本实施例中，先在所述下层沟道孔211中填充第一牺牲层212，通常可以为牺牲多晶硅层，然后在所述第一子堆栈21上形成第二子堆栈22，最后在所述下层沟道孔211的上方形成贯穿所述第二子堆栈22的上层沟道孔221。
请参阅图4中的步骤S4和图5b-5h。
步骤S4：在所述堆栈20中沿所述第一横向(X)形成顶部选择栅切槽60，所述顶部选择栅切槽60与所述虚拟沟道孔40连通，所述顶部选择栅切槽60的底表面在平行于所述衬底且垂直于所述第一横向(X)的第二横向(Y)上的宽度，大于所述虚拟沟道孔40的顶表面直径。
在本实施例中，步骤S4和第一实施例中的步骤S300相同。如图5b所示，在形成所述顶部选择栅切槽60的步骤S4之前，可以先在所述上层沟道孔221的侧壁和所述第一牺牲层212的表面，形成第二牺牲层222。所述第二牺牲层222与第一牺牲层212的材质相同，目的是在去除第一牺牲层212的时候能够保持上下层沟道孔的尺寸均一性。在一些实施例中，去除第一牺牲层212和第二牺牲层222的步骤可以在形成第二牺牲222之后进行。
在本实施例中，形成顶部选择栅切槽60的步骤S4包括：
1)如图5c所示，在所述第二子堆栈22上形成硬掩膜层23和位于所述硬掩膜层23上的光刻胶层24。具体可以包括以下步骤：在第二子堆栈22上形成Kodiak膜层作为吸光层，在所述Kodiak膜层上形成SiON作为抗反射层，Kodiak膜层和SiON作为后续刻蚀顶部选择管层203的硬掩膜层23；在所述SiON上形成光刻胶层24。其中，可以采用沉积速率较快的大气压气相沉积(Atomspheric Pressure CVD,APCVD)工艺，以使所述Kodiak膜层快速沉积在虚拟沟道孔40的上方，而不填入所述虚拟沟道孔40中。
2)如图5d所示，利用掩模版对所述光刻胶层24进行光刻，以形成位于所述虚拟沟道孔40上方的第一开口241，所述第一开口241在所述第一横向(X)延伸。
3)如图5e所示，基于所述第一开口241对所述硬掩膜层23进行刻蚀，以形成第二开口231。
4)如图5f所示，去除所述光刻胶层24，然后通过修剪工艺可以很方便的使得硬掩膜层23的第二开口231的宽度变宽，并能较精确的控制第二开口231变宽的宽度，形成更宽的第二开口231’，并且修剪过程不会对第二子堆栈22造成损伤。
5)如图5g所示，基于所述第二开口231’对所述顶部选择管层203进行刻蚀，以形成与所述虚拟沟道孔40连通的顶部选择栅切槽60。所述顶部选择栅切槽60在所述第一横向(X)延伸。顶部选择栅切槽60在A-A1处的YZ截面的形状为梯形，其底表面在Y方向上的宽度也大于所述虚拟沟道孔40的顶表面直径。
在另一实施例中，该顶部选择栅切槽60的底表面在Y方向上的宽度可以小于或等于所述虚拟沟道孔40的顶表面直径。
6)如图5h所示，去除所述硬掩膜层23。可以采用灰化法去除所述硬掩膜层23。
请参阅图5i，在形成了顶部选择栅切槽60的步骤S4之后，去除所述第一牺牲层212和第二牺牲层222。
请参阅图4中的步骤S5和图5j。
步骤S5：在所述虚拟沟道孔40和顶部选择栅切槽60的内表面，以及存储沟道孔30的内表面依次形成存储层71和沟道层72。
在本实施例中，步骤S5之后还包括在所述沟道层72的内表面沉积保护层73，保护层73的作用是对存储沟道孔30中的存储层71和沟道层72进行保护，避免后续步骤对它们产生损伤，保护层73可以是氧化硅。其中存储层71可以包括依次形成的阻挡层、位于所述阻挡层表面的电荷捕获层以及位于所述电荷捕获层表面的隧穿层，在图示中仅以一种图案来表示这三层。
请参阅图4中的步骤S6和图5k。
步骤S6：在所述虚拟沟道孔40和顶部选择栅切槽70中填充遮挡物74。
具体的，可以包括以下步骤：在所述存储沟道孔30和虚拟沟道孔40中填充光刻胶，所述光刻胶可以为正性光刻胶，然后对所述存储沟道孔30进行曝光、显影，以去除位于存储沟道孔30中的所述光刻胶，虚拟沟道孔40中留下的光刻胶成为所述遮挡物74。然后对所述遮挡物74进行平坦化处理，以去除位于表面的所述遮挡物74。
请参阅图4中的步骤S7-S9和图5l-5n。
步骤S7：对所述存储沟道孔30底部的所述存储层71和沟道层72进行刻蚀，以形成底部通孔31。若形成有保护层73时，步骤S7同时包括对存储沟道孔30底部的保护层73进行刻蚀，才能形成如图5l所示的底部通孔31。
步骤S8：去除所述遮挡物74。可以采用灰化法剥离所述遮挡物74。在步骤S8或S9之后，还包括在所述底部通孔31内形成连接所述沟道层72和外延层11的导体层311。
步骤S9：在所述虚拟沟道孔40和顶部选择栅切槽60，以及所述存储沟道孔30中填充绝缘层75。其中，绝缘层75可以为氧化物，所述顶部选择栅切槽60填充了氧化物之后，变成了顶部选择栅切线。
本发明实施例提供的三维存储器件的制造方法，先形成下层沟道孔211和上层沟道孔221，然后在虚拟沟道孔40的位置形成沿所述第一横向(X)延伸的顶部选择栅切槽60，这样可以避免刻蚀形成虚拟沟道孔40的上层沟道孔221时造成缺陷，即使后续要对虚拟沟道孔40进行底部刻蚀，也不会有字线漏电的问题。而且，本发明实施例在对存储沟道孔30的底部进行刻蚀时，对所述虚拟沟道孔40和顶部选择栅切槽60进行遮挡，这样即使虚拟沟道孔40的上层沟道孔221出现缺陷(使上下沟道孔不对准)，也不会存在虚拟沟道孔40底部刻蚀带来的一系列问题。
本发明实施例还提供一种三维存储器件，该三维存储器件由上述制造方法所形成，因此可以参照图5n和图3。该三维存储器件包括：
衬底10，及位于所述衬底10上由层间绝缘层201和层间栅极层202交替层叠的堆栈20，该堆栈20包括第一子堆栈21和位于所述第一子堆栈21上的第二子堆栈22，所述堆栈20包括顶部选择管层203。
在垂直于所述衬底10的第一纵向(Z)贯穿所述堆栈20的存储沟道孔30，及沿平行于所述衬底10的第一横向(X)排列的虚拟沟道孔40，所述存储沟道孔30和虚拟沟道孔40分别包括贯穿所述第一子堆栈21的下层沟道孔211，及贯穿所述第二子堆栈22且与所述下层沟道孔211连通的上层沟道孔221。
位于所述堆栈20中沿所述第一横向(X)延伸的顶部选择栅切槽60，所述顶部选择栅切槽60与所述虚拟沟道孔40连通。
优选的，所述顶部选择栅切槽60的底表面在平行于所述衬底且垂直于所述第一横向(X)的第二横向(Y)上的宽度，大于所述虚拟沟道孔40的顶表面直径。
该三维存储器件还包括：位于所述虚拟沟道孔40和顶部选择栅切槽60的内表面的存储层71，以及位于所述存储层71表面的沟道层72，位于所述沟道层72表面的保护层73；位于所述存储沟道孔40的内侧壁的所述存储层71，以及位于所述存储层71表面的所述沟道层72，位于所述沟道层72表面的保护层73，所述存储层71和沟道层72(以及保护层73)在所述存储沟道孔30的底部形成有底部通孔31；位于所述虚拟沟道孔40和存储沟道孔30下方的外延层11；位于所述存储沟道孔30的底部通孔31内的导体层311，所述导体层311连接所述沟道层72和外延层11；填充在所述虚拟沟道孔40和顶部选择栅切槽60，以及所述存储沟道孔30中的绝缘层75。
请参阅图6(一并参阅图3)，图6是本发明是第三实施例提供的三维存储器件的结构示意图。存储器件100的具体形成过程可以参照图2a-2b，该堆栈20为单层堆栈。该存储器件100包括衬底10，堆栈20(包括顶部选择管层203)，贯穿堆栈20的存储沟道孔30和虚拟沟道孔40，在虚拟沟道孔40的位置沿第一横向(X)延伸的顶部选择栅切槽60，所述顶部选择栅切槽60的底表面在平行于所述衬底且垂直于所述第一横向(X)的第二横向(Y)上的宽度，大于所述虚拟沟道孔40的顶表面直径，位于存储沟道孔30和虚拟沟道孔40中的存储层71、沟道层72和保护层73，位于存储沟道孔30和虚拟沟道孔40下方的外延层11，位于存储沟道孔30的底部通孔31，以及位于底部通孔31中的导体层311。
本发明实施例提供的三维存储器件，将沟道孔的形成放在顶部选择栅切槽60之前，可以避免刻蚀形成虚拟沟道孔40时造成缺陷，即使后续要对虚拟沟道孔40进行底部刻蚀，也不会有字线漏电的问题。另外，不用对虚拟沟道孔40的底部进行刻蚀，且虚拟沟道孔40内的沟道层72和外延层11不连接，更加避免了字线的漏电问题。
以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (19)
1.一种三维存储器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有层间绝缘层和层间牺牲层交替层叠的堆栈；
在垂直于所述衬底的第一纵向形成贯穿所述堆栈的存储沟道孔，及沿平行于所述衬底的第一横向排列的虚拟沟道孔；
在所述堆栈中沿所述第一横向形成顶部选择栅切槽，所述顶部选择栅切槽与所述虚拟沟道孔连通，所述顶部选择栅切槽的底表面在平行于所述衬底且垂直于所述第一横向的第二横向上的宽度，大于所述虚拟沟道孔的顶表面直径。
2.根据权利要求1所述的三维存储器件的制造方法，其特征在于，形成所述顶部选择栅切槽的步骤之后，还包括：
在所述虚拟沟道孔和顶部选择栅切槽的内表面，以及存储沟道孔的内表面依次形成存储层和沟道层；
在所述虚拟沟道孔和顶部选择栅切槽中填充遮挡物；
对所述存储沟道孔底部的所述存储层和沟道层进行刻蚀，以形成底部通孔。
3.根据权利要求2所述的三维存储器件的制造方法，其特征在于，形成所述底部通孔的步骤之后，还包括：
去除所述遮挡物；
在所述虚拟沟道孔和顶部选择栅切槽，以及所述存储沟道孔中填充绝缘层。
4.根据权利要求1所述的三维存储器件的制造方法，其特征在于，所述堆栈包括顶部选择管层，形成所述顶部选择栅切槽的步骤包括：
在所述堆栈上形成硬掩膜层和位于所述硬掩膜层上的光刻胶层；
利用掩模版对所述光刻胶层进行光刻，以形成位于所述虚拟沟道孔上方的第一开口，所述第一开口在所述第一横向延伸；
基于所述第一开口对所述硬掩膜层进行刻蚀，以形成第二开口；
基于所述第二开口对所述顶部选择管层进行刻蚀，以形成与所述虚拟沟道孔连通的顶部选择栅切槽，所述顶部选择栅切槽在所述第一横向延伸；
去除所述硬掩膜层。
5.根据权利要求4所述的三维存储器件的制造方法，其特征在于，还包括：在所述硬掩膜层和光刻胶层之间形成抗反射层。
6.根据权利要求1所述的三维存储器件的制造方法，其特征在于，所述堆栈包括第一子堆栈和位于所述第一子堆栈上的第二子堆栈，形成所述存储沟道孔和虚拟沟道孔的步骤包括：
形成贯穿所述第一子堆栈的下层沟道孔；
形成贯穿所述第二子堆栈且与所述下层沟道孔连通的上层沟道孔，所述存储沟道孔和虚拟沟道孔分别包括相互连通的所述上层沟道孔和下层沟道孔。
7.根据权利要求6所述的三维存储器件的制造方法，其特征在于，形成所述上层沟道孔的步骤之前，还包括：在所述下层沟道孔中填充第一牺牲层。
8.根据权利要求7所述的三维存储器件的制造方法，其特征在于，形成所述顶部选择栅切槽的步骤之前，还包括：在所述上层沟道孔的侧壁和所述第一牺牲层的表面，形成第二牺牲层。
9.根据权利要求8所述的三维存储器件的制造方法，其特征在于，形成所述顶部选择栅切槽的步骤之后，还包括：去除所述第一牺牲层和第二牺牲层。
10.根据权利要求2所述的三维存储器件的制造方法，其特征在于，形成所述存储沟道孔和虚拟沟道孔的步骤之后，还包括：在所述存储沟道孔和虚拟沟道孔的下方形成外延层。
11.根据权利要求10所述的三维存储器件的制造方法，其特征在于，形成所述底部通孔的步骤之后，还包括：在所述底部通孔内形成连接所述沟道层和外延层的导体层。
12.根据权利要求2所述的三维存储器件的制造方法，其特征在于，形成所述遮挡物的步骤之后，还包括：对所述遮挡物进行平坦化处理。
13.根据权利要求2所述的三维存储器件的制造方法，其特征在于，形成所述遮挡物的步骤，包括：
在所述存储沟道孔和虚拟沟道孔内填充光刻胶层；
利用光刻工艺去除位于所述存储沟道孔内的光刻胶层，所述虚拟沟道孔内的光刻胶层作为所述遮挡物。
14.一种三维存储器件，其特征在于，包括：
衬底，及位于所述衬底上由层间绝缘层和层间栅极层交替层叠的堆栈；
在垂直于所述衬底的第一纵向贯穿所述堆栈的存储沟道孔，及沿平行于所述衬底的第一横向排列的虚拟沟道孔；
位于所述堆栈中沿所述第一横向延伸的顶部选择栅切槽，所述顶部选择栅切槽与所述虚拟沟道孔连通，所述顶部选择栅切槽的底表面在平行于所述衬底且垂直于所述第一横向的第二横向上的宽度，大于所述虚拟沟道孔的顶表面直径。
15.根据权利要求14所述的三维存储器件，其特征在于，还包括：
位于所述虚拟沟道孔和顶部选择栅切槽的内表面的存储层，以及位于所述存储层表面的沟道层；
位于所述存储沟道孔的内侧壁的所述存储层，以及位于所述存储层表面的所述沟道层，所述存储层和沟道层在所述存储沟道孔的底部形成有底部通孔。
16.根据权利要求15所述的三维存储器件，其特征在于，还包括位于所述虚拟沟道孔和存储沟道孔下方的外延层。
17.根据权利要求16所述的三维存储器件，其特征在于，还包括位于所述存储沟道孔的底部通孔内的导体层，所述导体层连接所述沟道层和外延层。
18.根据权利要求17所述的三维存储器件，其特征在于，还包括填充在所述虚拟沟道孔和顶部选择栅切槽，以及所述存储沟道孔中的绝缘层。
19.根据权利要求14所述的三维存储器件，其特征在于，所述堆栈包括第一子堆栈和位于所述第一子堆栈上的第二子堆栈，所述存储沟道孔和虚拟沟道孔分别包括贯穿所述第一子堆栈的下层沟道孔，及贯穿所述第二子堆栈且与所述下层沟道孔连通的上层沟道孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011092907.7A CN112259543A (zh) | 2020-10-13 | 2020-10-13 | 一种三维存储器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011092907.7A CN112259543A (zh) | 2020-10-13 | 2020-10-13 | 一种三维存储器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112259543A true CN112259543A (zh) | 2021-01-22 |
Family
ID=74242033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011092907.7A Pending CN112259543A (zh) | 2020-10-13 | 2020-10-13 | 一种三维存储器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112259543A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112992915A (zh) * | 2021-03-03 | 2021-06-18 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| WO2023165379A1 (en) * | 2022-03-03 | 2023-09-07 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140083528A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전자주식회사 | 수직 셀들을 갖는 반도체 소자 및 그 제조 방법 |
| US9679907B1 (en) * | 2016-02-29 | 2017-06-13 | Sandisk Technologies Llc | Three-dimensional memory device with charge-trapping-free gate dielectric for top select gate electrode and method of making thereof |
| CN109075190A (zh) * | 2016-06-08 | 2018-12-21 | 桑迪士克科技有限责任公司 | 阵列内穿存储器级通孔结构及其制备方法 |
| CN109904165A (zh) * | 2019-01-31 | 2019-06-18 | 长江存储科技有限责任公司 | 三维存储器的制造方法及三维存储器 |
| CN110112134A (zh) * | 2019-06-17 | 2019-08-09 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN111092084A (zh) * | 2017-08-31 | 2020-05-01 | 长江存储科技有限责任公司 | 三维存储器件及其制作方法 |
| CN111430364A (zh) * | 2020-04-22 | 2020-07-17 | 长江存储科技有限责任公司 | 半导体器件结构及其制备方法 |
| US20200235124A1 (en) * | 2018-05-21 | 2020-07-23 | Samsung Electronics Co., Ltd. | 3d semiconductor devices including a supporter and methods of forming the same |
| CN111602244A (zh) * | 2020-04-24 | 2020-08-28 | 长江存储科技有限责任公司 | 具有漏极选择栅切割结构的三维存储器件及其形成方法 |
| CN111785725A (zh) * | 2020-07-15 | 2020-10-16 | 长江存储科技有限责任公司 | 三维存储器的形成方法 |
-
2020
- 2020-10-13 CN CN202011092907.7A patent/CN112259543A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140083528A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전자주식회사 | 수직 셀들을 갖는 반도체 소자 및 그 제조 방법 |
| US9679907B1 (en) * | 2016-02-29 | 2017-06-13 | Sandisk Technologies Llc | Three-dimensional memory device with charge-trapping-free gate dielectric for top select gate electrode and method of making thereof |
| CN109075190A (zh) * | 2016-06-08 | 2018-12-21 | 桑迪士克科技有限责任公司 | 阵列内穿存储器级通孔结构及其制备方法 |
| CN111092084A (zh) * | 2017-08-31 | 2020-05-01 | 长江存储科技有限责任公司 | 三维存储器件及其制作方法 |
| US20200235124A1 (en) * | 2018-05-21 | 2020-07-23 | Samsung Electronics Co., Ltd. | 3d semiconductor devices including a supporter and methods of forming the same |
| CN109904165A (zh) * | 2019-01-31 | 2019-06-18 | 长江存储科技有限责任公司 | 三维存储器的制造方法及三维存储器 |
| CN110112134A (zh) * | 2019-06-17 | 2019-08-09 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN111430364A (zh) * | 2020-04-22 | 2020-07-17 | 长江存储科技有限责任公司 | 半导体器件结构及其制备方法 |
| CN111602244A (zh) * | 2020-04-24 | 2020-08-28 | 长江存储科技有限责任公司 | 具有漏极选择栅切割结构的三维存储器件及其形成方法 |
| CN111785725A (zh) * | 2020-07-15 | 2020-10-16 | 长江存储科技有限责任公司 | 三维存储器的形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112992915A (zh) * | 2021-03-03 | 2021-06-18 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| CN112992915B (zh) * | 2021-03-03 | 2022-01-25 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| WO2023165379A1 (en) * | 2022-03-03 | 2023-09-07 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12052871B2 (en) | Three-dimensional memory and fabrication method thereof | |
| TWI774251B (zh) | 三維記憶體裝置及其形成方法 | |
| KR102031182B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| CN110088902B (zh) | 提高三维存储器件之沟道孔均匀度的方法 | |
| CN110176461A (zh) | 3d nand存储器及其形成方法 | |
| TW201539454A (zh) | 具有電荷儲存節點隔離之三維非揮發性記憶體 | |
| CN111403397B (zh) | 一种3d nand存储器及其制造方法 | |
| CN110289265A (zh) | 3d nand存储器的形成方法 | |
| CN110289263A (zh) | 3d nand存储器及其形成方法 | |
| CN112259543A (zh) | 一种三维存储器件及其制造方法 | |
| CN111799273A (zh) | 一种半导体器件及其制造方法 | |
| CN111668228B (zh) | 3d nand存储器及其形成方法 | |
| CN112289800B (zh) | 一种三维存储器件及其制造方法 | |
| US11699732B2 (en) | Method for forming memory device comprising bottom-select-gate structure | |
| JP7257545B2 (ja) | 三次元メモリデバイス及びその動作方法 | |
| US11239247B2 (en) | Memory device and method for forming the same | |
| CN111357109B (zh) | 三维存储器件的多分区阶梯结构及其形成方法 | |
| US20230069420A1 (en) | Three-dimensional nand memory and fabrication method thereof | |
| TWI647819B (zh) | 立體記憶體元件及其製作方法 | |
| CN112951840B (zh) | 一种三维存储器及其制备方法 | |
| CN111048516B (zh) | 3d nand存储器件及其制造方法 | |
| CN111769113A (zh) | 三维存储器及其制备方法 | |
| CN111430362B (zh) | 一种3d nand存储器件的制造方法 | |
| US20230069778A1 (en) | Three-dimensional memory devices and fabricating methods thereof | |
| CN115799161B (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210122 |