CN111769115A - 三维存储器结构及其制备方法 - Google Patents

三维存储器结构及其制备方法 Download PDF

Info

Publication number
CN111769115A
CN111769115A CN202010540077.3A CN202010540077A CN111769115A CN 111769115 A CN111769115 A CN 111769115A CN 202010540077 A CN202010540077 A CN 202010540077A CN 111769115 A CN111769115 A CN 111769115A
Authority
CN
China
Prior art keywords
layer
gate
region
forming
dimensional memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010540077.3A
Other languages
English (en)
Other versions
CN111769115B (zh
Inventor
张坤
王迪
夏志良
周文犀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010540077.3A priority Critical patent/CN111769115B/zh
Priority to CN202110251829.9A priority patent/CN113097215B/zh
Publication of CN111769115A publication Critical patent/CN111769115A/zh
Application granted granted Critical
Publication of CN111769115B publication Critical patent/CN111769115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种三维存储器结构及其制备方法，在三维存储器结构的制备过程中，将阶梯区域沿第二方向划分为第一连接区，第二连接区以及第三连接区，将第二连接区沿第二方向划分为两个台阶分区，通过被两个台阶分区的台阶的顶面显露出的堆叠结构的牺牲层表面形成蚀刻缓冲层，于形成有蚀刻缓冲层的阶梯区域中形成接触孔，并在利用栅极导电材料替换堆叠结构的牺牲层时，保留位于第二连接区中部的牺牲层，并且保证栅极导电材料在第二连接区的边缘与蚀刻缓冲层电连接，这样就可以通过蚀刻缓冲层将接触孔中的连接柱与栅极层的电连接。利用本发明可以降低阶梯区域接触孔蚀刻的工艺难度，消除接触孔蚀刻时不同层的字线桥接的风险。

Description

三维存储器结构及其制备方法
技术领域
本发明属于半导体设计及制造领域，特别是涉及三维存储器结构及其制备方法。
背景技术
一般来说，三维存储器包括由栅极层和层间介质层交替堆叠形成的栅极叠层结构，连接柱(Contact，简称CT)在栅极叠层结构的阶梯区域与栅极电连接。但是，在三维存储器的实际制造过程中，为了实现连接柱与堆叠结构中栅极层之间良好的电连接，首先需要在覆盖所述栅极叠层结构的介质层中蚀刻形成接触孔直至接触孔露出所述阶梯区域的栅极层表面，然后再在所述接触孔中填充用于形成连接柱的金属材料。
然而，随着3D NAND集成程度越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数层数的增加，接触孔的深度越来越深，对于接触孔的蚀刻工艺要求越来越苛刻，在蚀刻形成接触孔的过程中，极易造成栅极层击穿(Punch)，使得接触孔穿过相邻两层栅极层之间的层间介质层，在这种情况下，于所述接触孔中填充用于形成连接柱的金属材料后，会导致不同栅极层之间的短接，也即会导致不同层的字线桥接(Word Line Bridge)，从而使得对存储单元的控制错误，引发存储失效。
因此，如何提供一种三维存储器结构及其制备方法，以解决现有技术上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器结构及其制备方法，用于解决现有3D NAND的制备工艺中，蚀刻形成接触孔蚀刻时极易造成栅极层击穿，从而于所述接触孔中形成连接柱时，会导致不同栅极层之间短接的技术问题。
为实现上述目的及其他相关目的，本发明提供一种三维存储器结构制备方法，所述三维存储器结构制备方法包括：
提供一半导体衬底；
于所述半导体衬底上依次形成外延牺牲层和堆叠结构，所述堆叠结构包括交替堆叠的层间介质层与牺牲层，所述堆叠结构包括沿第一方向依次设置的核心区域和阶梯区域，所述阶梯区域包括沿第二方向依次设置第一连接区，第二连接区以及第三连接区，所述第二连接区包括沿所述第二方向依次设置的第一台阶分区和第二台阶分区；
于所述阶梯区域的所述第二连接区中形成沿所述第一方向延伸的阶梯槽，所述阶梯槽包括若干第一台阶以及若干第二台阶，所述第一台阶位于所述第一台阶分区，所述第二台阶位于所述第二台阶分区，在自所述堆叠结构指向所述半导体衬底的方向上，同级的所述第一台阶和所述第二台阶的顶面分别显露出位于不同层的所述牺牲层的表面；
于被所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成蚀刻缓冲层；
于形成有所述蚀刻缓冲层的所述阶梯区域中形成接触孔，所述接触孔显露所述蚀刻缓冲层或贯穿所述蚀刻缓冲层，其中，所述接触孔分别位于所述阶梯区域的所述第二连接区的所述第一台阶分区和所述第二台阶分区；
于至少部分所述接触孔中填充填孔牺牲层，其中，所述第一台阶分区和所述第二台阶分区中至少存在一填充有所述填孔牺牲层的所述接触孔；
于所述堆叠结构中形成贯穿所述堆叠结构的栅线隔离槽，所述栅线隔离槽显露出所述外延牺牲层；
基于所述栅线隔离槽去除所述堆叠结构中的所述牺牲层，以形成栅极间隙，所述栅极间隙显露出所述蚀刻缓冲层的部分端部，并且位于所述阶梯区域的第二连接区中部的所述牺牲层被保留；
于所述栅极间隙中形成栅极导电部，其中，所述栅极导电部与所述蚀刻缓冲层连接；
利用导电材料替换所述接触孔中的所述填孔牺牲层，以形成连接柱。
在一可选实施例中，所述核心区域中形成有垂直沟道结构，所述垂直沟道结构包括沿径向由外向内依次设置的功能侧壁层和沟道层；所述基于所述栅线隔离槽去除所述堆叠结构中的所述牺牲层，以形成栅极间隙的步骤之前还包括，基于所述栅线隔离槽去除所述外延牺牲层以形成外延间隙，并于所述外延间隙中形成外延层的步骤。
在一可选实施例中，所述基于所述栅线隔离槽去除所述外延牺牲层以形成外延间隙，并于所述外延间隙中形成外延层的步骤中：
于所述栅线隔离槽的侧壁形成侧壁保护层；
基于形成有所述侧壁保护层的所述栅线隔离槽去除所述外延牺牲层，以及被所述外延牺牲层包围部分的的所述垂直沟道结构的功能侧壁层，以形成所述外延间隙。
在一可选实施例中，所述于所述栅线隔离槽的侧壁形成侧壁保护层的步骤包括，于所述栅线隔离槽的侧壁依次形成由氮化层-氧化层-氮化层构成的侧壁保护层。
在一可选实施例中，所述垂直沟道结构还包括高介电常数介质层，所述高介电常数介质层包围所述功能侧壁层。
在一可选实施例中，所述于形成有所述蚀刻缓冲层的所述阶梯区域中形成接触孔的步骤包括：
于形成有所述蚀刻缓冲层的所述阶梯区域中同时形成伪沟道孔和所述接触孔，其中，所述伪沟道孔依次贯穿位于所述第一连接区和/或所述第三连接区的所述堆叠结构及所述外延牺牲层，所述伪沟道孔位于所述阶梯区域的所述第一连接区和第三连接区。
在一可选实施例中，所述于至少部分所述接触孔中填充填孔牺牲层的步骤包括：
于被所述伪沟道孔显露的所述外延牺牲层的侧壁表面及所述半导体衬底的侧壁表面形成侧壁氧化层；
于至少部分所述接触孔中填充填孔牺牲层，于形成有所述侧壁氧化层的所述伪沟道孔及未填充所述填孔牺牲层的所述接触孔中填充填孔氧化层，分别作为伪沟道结构和伪连接柱。
在一可选实施例中，所述于被所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成蚀刻缓冲层的步骤包括，
于所述阶梯槽的侧壁形成侧壁间隔层；
于被形成有所述侧壁间隔层的所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成蚀刻缓冲层。
在一可选实施例中，所述侧壁间隔层的材料包括氧化硅。
在一可选实施例中，所述于所述栅极间隙中形成栅极层的步骤之后，还包括于所述栅线隔离槽中填充隔离槽填充层的步骤。
在一可选实施例中，所述隔离槽填充层的材料包括氮化硅或氧化硅。
在一可选实施例中，所述利用导电材料替换所述接触孔中的所述填孔牺牲层，以形成连接柱的步骤之后还包括，于所述连接柱的顶部形成第一栓塞的步骤。
在一可选实施例中，所述核心区域中形成有垂直沟道结构，所述利用导电材料替换所述接触孔中的所述填孔牺牲层，以形成连接柱的步骤之后还包括，于所述垂直沟道结构的顶部形成第二栓塞的步骤。
在一可选实施例中，所述栅极导电部的材料包括氮化钛及钨复合层。
在一可选实施例中，所述连接柱的材料包括包氮化钛及钨复合层。
在一可选实施例中，于形成有所述蚀刻缓冲层的所述阶梯区域中形成接触孔的步骤中，还包括于所述阶梯区域中形成掺杂阱接触孔的步骤，所述掺杂阱接触孔显露出所述半导体衬底中的掺杂阱；
在所述利用导电材料替换所述接触孔中的所述填孔牺牲层，以形成连接柱的步骤中，也于所述掺杂阱接触孔中形成掺杂阱连接柱。
在一可选实施例中，于被所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成蚀刻缓冲层的步骤包括：
于被所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成多晶硅层；
于所述多晶硅层的表面形成金属层，所述金属层与所述多晶硅层形成硅金属合金，所述硅金属合金作为所述蚀刻缓冲层。
在一可选实施例中，所述于所述多晶硅层的表面形成金属层，所述金属层与所述多晶硅层形成硅金属合金，所述硅金属合金作为所述蚀刻缓冲层的步骤包括：
于所述多晶硅层的表面形成金属层；
进行退火处理，以使所述金属层与所述多晶硅层形成硅金属合金，所述硅金属合金作为所述蚀刻缓冲层。
在一可选实施例中，所述退火处理的温度介于400-1100°之间，退火的时间介于1-20min之间。
在一可选实施例中，所述金属层的材料包括钴、镍、铂中的一种或至少两种的组合。
为实现上述目的及其他相关目的，本发明还提供一种三维存储器结构，所述三维存储器结构包括：
半导体衬底；
栅极叠层结构，形成于所述半导体衬底上，所述栅极叠层结构包括交替堆叠的层间介质层与栅极层，所述栅极叠层结构包括沿第一方向依次设置的核心区域和阶梯区域，所述阶梯区域包括沿第二方向依次设置的第一连接区，第二连接区以及第三连接区，所述第二连接区包括沿所述第二方向依次设置的第一台阶分区和第二台阶分区，其中，各所述栅极层包括位于所述第二连接区的中部的栅极绝缘部以及包围所述栅极绝缘部的栅极导电部，其中，所述第一方向与所述第二方向不平行；
若干第一台阶和若干第二台阶，所述第一台阶位于所述第一台阶分区，所述第二台阶位于所述第二台阶分区，在自所述栅极叠层结构指向所述半导体衬底的方向上，同级的所述第一台阶和所述第二台阶的顶面分别显露出位于不同层的所述栅极层的栅极绝缘部的表面及部分所述栅极导电部的表面；
蚀刻缓冲层，形成于被所述第一台阶和所述第二台阶的顶面显露出的所述栅极层的栅极绝缘部的表面及部分所述栅极导电部的表面；
若干连接柱，形成于所述蚀刻缓冲层上，所述连接柱靠近所述半导体衬底的一端与所述蚀刻缓冲层接触或者贯穿所述蚀刻缓冲层，且所述连接柱在所述栅极层上的投影位于所述栅极绝缘部内，且所述第一台阶分区、所述第二台阶分区中至少存在一所述连接柱。
在一可选实施例中，所述核心区域中设置有垂直沟道结构，所述垂直沟道结构贯穿所述栅极叠层结构，所述直沟道结构包括沿径向由外向内依次设置的功能侧壁层和沟道层。
在一可选实施例中，所述垂直沟道结构还包括高介电常数介质层，所述高介电常数介质层包围所述功能侧壁层。
在一可选实施例中，所述的三维存储器结构还包括若干伪沟道结构和若干伪连接柱；所述伪沟道结构贯穿位于所述第一连接区和/或所述第三连接区的所述栅极叠层结构；所述伪连接柱形成于所述蚀刻缓冲层上，所述伪连接柱靠近所述半导体衬底的一端与所述蚀刻缓冲层接触或者贯穿所述蚀刻缓冲层。
在一可选实施例中，所述三维存储器结构还包括侧壁氧化层，所述伪沟道结构贯穿所述栅极叠层结构并延伸进入所述半导体衬底中，所述侧壁氧化层位于所述伪沟道结构的侧壁与所述半导体衬底之间。
在一可选实施例中，所述三维存储器结构包括侧壁间隔层，形成于所述第一台阶分区中的所述第一台阶的侧壁，以及所述第二台阶分区的所述第二台阶的侧壁上。
在一可选实施例中，所述三维存储器结构还包括外延层，所述外延层设置于所述半导体衬底与所述栅极叠层结构之间。
在一可选实施例中，所述三维存储器结构还包括隔离槽填充层，所述隔离槽填充层贯穿所述栅极叠层结构，且所述隔离槽填充层的底部与所述外延层接触。
在一可选实施例中，所述隔离槽填充层的材料包括氮化硅或氧化硅。
在一可选实施例中，所述三维存储器结构还包括若干第一栓塞，所述第一栓塞形成于所述连接柱的顶部。
在一可选实施例中，所述三维存储器结构还包括若干第二栓塞，所述第二栓塞形成于所述垂直沟道结构的顶部。
在一可选实施例中，所述栅极层的所述栅极导电部的材料包括氮化钛及钨复合层。
在一可选实施例中，所述连接柱的材料包括氮化钛及钨复合层。
在一可选实施例中，所述三维存储器结构还包括掺杂阱连接柱，所述掺杂阱连接柱位于所述第二连接区中，且所述掺杂阱连接柱与所述半导体衬底中的掺杂阱连接。
在一可选实施例中，所述第一方向与所述第二方向垂直。
在一可选实施例中，所述蚀刻缓冲层包括硅金属合金。
在本发明的三维存储器结构的制备过程中，将阶梯区域沿第二方向划分为第一连接区，第二连接区以及第三连接区，将第二连接区沿第二方向划分为两个台阶分区，通过于被两个台阶分区的台阶的顶面显露出的堆叠结构的牺牲层表面形成硅金属合金(MxSiy)蚀刻缓冲层，于形成有蚀刻缓冲层的阶梯区域中形成接触孔，并在利用栅极导电材料替换堆叠结构的牺牲层时，保留位于第二连接区中部的牺牲层，并且保证栅极导电材料在第二连接区的边缘与蚀刻缓冲层电连接，这样就可以通过蚀刻缓冲层将接触孔中的连接柱与栅极层的电连接，即使发生接触孔蚀刻过程中穿孔(Punch)情况时，在接触孔中形成的连接柱不会导致不同层的字线桥接(Word Line Bridge)现象，因此利用本发明可以降低阶梯区域接触孔蚀刻的工艺难度，消除因为接触孔蚀刻过程中发生穿孔(Punch)时导致的不同层的字线桥接(Word LineBridge)，提高三维存储器件的性能；
在本发明的三维存储器结构的及其制备方法，由于设置了蚀刻缓冲层，故接触孔和伪沟道孔的蚀刻可以采用同一掩膜并且同一蚀刻步骤中完成，从而不仅简化了工艺步骤，降低了接触孔的蚀刻难度，并且节约了成本。
附图说明
图1显示为本发明的三维存储器结构的制备方法的流程示意图。
图2显示为本发明的三维存储器结构的俯视图。
图3显示为本发明的三维存储器结构的制备中于所述阶梯区域的所述第二连接区中形成沿所述第一方向延伸的阶梯槽，所述阶梯槽显露层间介质层的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图4显示为图3中沿A-A线的Y方向截面示意图。
图5显示为本发明的三维存储器结构的制备中去除所述阶梯槽中各台阶的顶面上的层间介质层的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图6显示为图5中沿A-A线的Y方向截面示意图。
图7显示为为本发明的三维存储器结构的制备中于所述阶梯槽的侧壁形成侧壁间隔层的X-Y方向的截面示意图。
图8显示为图7中沿A-A线的Y方向截面示意图。
图9显示为本发明的三维存储器结构的制备中于被所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成多晶硅层的X-Y方向的截面示意图。
图10显示为图9中沿A-A线的Y方向截面示意图。
图11显示为本发明的三维存储器结构的制备中于所述多晶硅层的表面形成金属层，所述金属层与所述多晶硅层形成硅金属合金，所述硅金属合金作为所述蚀刻缓冲层的X-Y方向的截面示意图。
图12显示为图11中沿A-A线的Y方向截面示意图。
图13显示为本发明的三维存储器结构的制备中于形成有所述蚀刻缓冲层的所述阶梯区域中形成接触孔，以及于被所述伪沟道孔显露的所述外延牺牲层的侧壁表面及所述半导体衬底的侧壁表面表面形成侧壁氧化层的X-Y方向的截面示意图。
图14显示为图13中沿A-A线的Y方向截面示意图。
图15显示为本发明的三维存储器结构制备中于被所述伪沟道孔显露的所述外延牺牲层的侧壁表面及所述半导体衬底的侧壁表面表面形成侧壁氧化层时沿图12中A-A线的Y方向截面示意图。
图16显示为本发明的三维存储器结构制备中于所述接触孔及所述伪沟道孔中填充填孔牺牲层的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图17显示为图16中沿A-A线的Y方向截面示意图。
图18显示为本发明的三维存储器结构制备中于图16所示的半导体结构的表面形成图案化掩模层的Y方向截面示意图。
图19显示为本发明的三维存储器结构制备中基于图案化掩膜蚀刻去除位于伪沟道孔及部分接触孔中的填孔牺牲层的Y方向截面示意图。
图20显示为本发明的三维存储器结构制备中于去除填孔牺牲层的所述伪沟道孔和接触孔中填充填孔氧化层，分别作为伪沟道结构和伪连接柱的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图21显示为本发明的三维存储器结构制备中于所述堆叠结构中形成贯穿所述堆叠结构的栅线隔离槽的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图22显示为本发明的三维存储器结构制备中于所述栅线隔离槽的侧壁形成侧壁保护层的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图23显示为本发明的三维存储器结构制备中基于所述栅线隔离槽去除所述外延牺牲层以形成外延间隙的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图24显示为本发明的三维存储器结构制备中于所述栅线隔离槽去除所述堆叠结构中的所述牺牲层，以形成栅极间隙的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图25显示为图24中沿A-A线的Y方向截面示意图。
图26显示为本发明的三维存储器结构制备中于所述栅极间隙中形成栅极层的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图27显示为本发明的三维存储器结构制备中于所述栅线隔离槽中填充隔离槽填充层的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图28显示为图27中沿A-A线的Y方向截面示意图。
图29显示为本发明的三维存储器结构制备中利用导电材料替换所述接触孔中的所述填孔牺牲层，以形成连接柱的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图30显示为图29中沿A-A线的Y方向截面示意图。
图31显示为本发明的三维存储器结构制备中于连接柱的顶部及垂直沟道结构的顶部形成栓塞的X-Y剖线(对应图2中X-Y剖线)截面示意图。
图32显示为图31中圆圈所示区域的局部放大图。
图33显示为图31中沿A-A线的Y方向截面示意图。
图34显示为本发明实施例的阶梯区域形成台阶后的立体结构示意图。
附图说明
10 半导体衬底
101 衬底本体
102 掺杂阱
103 氧化硅层
11 外延牺牲层
12 堆叠结构
121 层间介质层
122 牺牲层
13 第一盖层
14 垂直沟道结构
141 高介电常数介质层
142 功能侧壁层
143 沟道层
144 插塞氧化物
15 阶梯槽
16 侧壁间隔层
17 多晶硅过渡层
18 蚀刻缓冲层
19 阶梯覆盖层
20 接触孔
21 伪沟道孔
22 侧壁氧化层
23 掩膜层
24 填孔氧化层
25 栅线隔离槽
26 侧壁保护层
261 氮化层
262 氧化层
27 外延间隙
28 外延层
29 栅极间隙
30 栅极叠层结构
301 栅极导电部
31 隔离槽填充层
32 连接柱
33 第一栓塞
34 第二栓塞
35 第二盖层
36 填孔牺牲层
A-A y方向剖线
Z1 第一连接区
Z2 第二连接区
Z3 第三连接区
Z21 第一台阶分区
Z22 第二台阶分区
S101～S110 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。需要说明的，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，组件布局形态也可能更为复杂。
本发明的三维存储器结构适用于多种存储器件，包括但不限于三维半导体存储器件，譬如3D NAND。随着3D NAND集成程度越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数层数的增加，接触孔需要刻蚀的深度越来越深，对于接触孔的蚀刻工艺要求越来越苛刻，在接触孔的蚀刻过程中，极易造成栅极层击穿(Punch)，使得接触孔穿过两层栅极层之间的层间介质层，在这种情况下，于所述接触孔中填充用于形成连接柱的金属材料后，会导致不同栅极层之间的短接，也即会导致不同层的字线桥接(Word LineBridge)，从而使得对存储单元的控制错误，引发存储失效。
基于此，为了解决上述存在的技术问题，也即在3D NAND的制备工艺中，接触孔蚀刻时极易造成栅极层击穿，从而于所述接触孔中形成连接柱时，会导致不同栅极层之间的短接的技术问题，本发明提供一种三维存储器结构及其制备方法。下面将结合附图来具体说明本发明的技术方案。
实施例一
图1示出了本发明实施例的三维存储器结构的制备流程图。请参阅图1，所述三维存储器结构制备方法包括：
步骤S101、提供一半导体衬底；
步骤S102、于所述半导体衬底上依次形成外延牺牲层和堆叠结构，所述堆叠结构包括交替堆叠的层间介质层与牺牲层，所述堆叠结构包括沿第一方向依次设置的核心区域和阶梯区域，所述阶梯区域包括沿第二方向依次设置第一连接区，第二连接区以及第三连接区，所述第二连接区包括沿所述第二方向依次设置的第一台阶分区和第二台阶分区；
步骤S103、于所述阶梯区域的所述第二连接区中形成沿所述第一方向延伸的阶梯槽，所述阶梯槽包括若干第一台阶以及若干第二台阶，所述第一台阶位于所述第一台阶分区，所述第二台阶位于所述第二台阶分区，在自所述堆叠结构指向所述半导体衬底的方向上，同级的所述第一台阶和所述第二台阶的顶面分别显露出位于不同层的所述牺牲层的表面；
步骤S104、于被所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成蚀刻缓冲层；
步骤S105、于形成有所述蚀刻缓冲层的所述阶梯区域中形成接触孔，所述接触孔显露所述蚀刻缓冲层或贯穿所述蚀刻缓冲层，其中，所述接触孔分别位于所述阶梯区域的所述第二连接区的所述第一台阶分区和所述第二台阶分区；
步骤S106、于至少部分所述接触孔中填充填孔牺牲层，其中，所述第一台阶分区和所述第二台阶分区中至少存在一填充有所述填孔牺牲层的所述接触孔；
步骤S107、于所述堆叠结构中形成贯穿所述堆叠结构的栅线隔离槽，所述栅线隔离槽显露出所述外延牺牲层；
步骤S108、基于所述栅线隔离槽去除所述堆叠结构中的所述牺牲层，以形成栅极间隙，所述栅极间隙显露出所述蚀刻缓冲层的部分端部，并且位于所述阶梯区域的第二连接区中部的所述牺牲层被保留；
步骤S109、于所述栅极间隙中形成栅极导电部，其中，所述栅极导电部与所述蚀刻缓冲层连接；
步骤S110、利用导电材料替换所述接触孔中的所述填孔牺牲层，以形成连接柱。
根据本实施例的三维存储器结构的制备方法制备的三维存储器结构参见图2以及图31-图33，其中，图2示出了制备获取的三维存储器结构的俯视图，需要说明的是，为了说明本发明的三维存储器结构的详细结构，在图2中只示出了三维存储器结构的部分结构特征，详见下文中相关部分的描述。
下面将结合各步骤对应的界面示意图详细说明本实施例半导体结构的制备方法。需要说明的是，在本实施例中，下文中的附图3以及后续的其他沿X-Y剖线截面示意图分别是对经过不同工艺步骤后形成的半导体结构分别按照与图2中的X-Y剖线相同的位置剖切后的截面图；图3以及其他沿X-Y剖线截面示意图中同时示出了X和Y方向的截面图，图3中竖向虚线左侧为沿X方向截面图，属于阶梯区域，而图3中竖向虚线右侧为Y方向截面图，属于核心区域。
首先，请参阅图3和4，执行步骤S101：提供一半导体衬底10。所述半导体衬底10包括衬底本体101，通过掺杂形成于衬底本体101中掺杂阱，以及形成于所述掺杂阱上的作为保护层的氧化硅层103。所述衬底本体101可以根据器件的实际需求进行选择，所述衬底本体101可以包括硅衬、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI(Silicon-on-insulator，绝缘体上硅)衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等等，所述衬底本体101还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述半导体衬底10还可以为堆叠结构12，例如硅/锗硅叠层等。在本发明中，所述衬底本体101例如可以选用单晶硅衬底，所述衬底本体101上可以通过P型掺杂或者N型掺杂以形成P阱或者N阱，进而作为掺杂阱，可以于形成有掺杂阱的衬底本体101上通过热氧化或者沉积工艺形成氧化硅层103，该氧化硅层103可以避免在去除后续步骤S102中形成于氧化硅层103上方的多晶硅外延牺牲层11时，位于氧化硅层103下方的掺杂阱被蚀刻破坏。
然后请参阅图3和4，执行步骤S102：于所述半导体衬底10上依次形成外延牺牲层11和堆叠结构12，所述堆叠结构12包括交替堆叠的层间介质层121与牺牲层122，所述堆叠结构12包括沿第一方向(X方向)依次设置的核心区域(Core)和阶梯区域(Stair-Step，简称SS)，所述核心区域用于数据的存储，所述台阶区域用于与下文将要介绍的连接柱32一端连接，连接柱32的另一端用于与互连结构连接；其中，所述阶梯区域包括沿第二方向(Y方向)依次设置的第一连接区Z1，第二连接区Z2以及第三连接区Z3；进一步所述第二连接区Z2通过后文将要介绍的侧壁间隔层16划分为沿所述第二方向依次设置的两个台阶分区分别定义为第一台阶分区Z21和第二台阶分区Z21，所述第一台阶分区Z21和所述第二台阶分区Z21中用于形成第一台阶和第二台阶。
在本实施例中，请参阅图3和4，所述堆叠结构12包括交替叠置的层间介质层121和牺牲层122，所述堆叠结构12的底层及顶层均为所述牺牲层122。需要说明的是，在本发明中，所述层间介质层121和所述牺牲层122具有较高的刻蚀选择比，以确保在后续去除所述牺牲层122时所述层间介质层121几乎不被去除；具体的，所述牺牲层122的材料可以包括但不仅限于氮化硅(Si3N4)层，所述层间介质层121的材料可以包括但不仅限于氧化硅(SiO2)。
需要说明的是，在本发明中，所述堆叠结构12内所述牺牲层122的层数可以包括32层、64层、96层或128层等等，具体的，所堆叠结构12内所述牺牲层122及所述层间介质层121的层数可以根据实际需要进行设定，此处不做限定。可以采用包括但不限于物理气相沉积(Physical Vapor Deposition,PVD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺或原子层沉积(Atomic Layer Deposition，ALD)工艺形成所述牺牲层122及所述层间介质层121，譬如化学气相沉积法。
请参阅图3和图4，在步骤S102中，还包括于所述堆叠结构12的核心区域中还形成有垂直沟道结构14的步骤，所述垂直沟道结构14包括沿径向由外向内依次设置的功能侧壁层142和沟道层143。具体地，可以首先于所述堆叠结构12的核心区域中形成沟道孔，所述沟道孔依次贯穿所述堆叠结构12和所述牺牲外延层28后延伸进入所述半导体衬底10的掺杂阱中，然后于所述沟道孔中依次形成阻挡层，存储层，隧穿层及所述沟道层143，所述阻挡层，存储层及隧穿层作为功能侧壁层142。作为示例，所述阻挡层，所述隧穿层的材料包括氧化硅，所述存储层的材料包括氮化硅，从而所述功能侧壁具有ONO结构。在一可选实施例中，于沟道孔的内壁上形成功能侧壁层142之前，还于所述沟道孔的内壁上形成高介电常数介质层(高K介质层，HK)，而于所述高介电常数介质层表面形成所述功能侧壁层142，其中，所述高介电常数介质层的材料可以是氧化铝等。在一可选实施例中，所述垂直沟道结构14还包括插塞氧化物144，所述插塞氧化物144形成于所述沟道层143表面，并填充于所述沟道孔内。
请参阅图3和图4，在步骤S102中，于所述堆叠结构12的核心区中形成垂直沟道结构14之后还包括于形成有垂直沟道结构14的堆叠结构12表面形成第一盖层13的步骤，所述第一盖层13的材料例如可以是氧化物，譬如氧化硅，后文为了描述方便，可以将所述第一盖层13和所述堆叠结构12的顶部的层间介质层121作为一个整体描述，也即后续提到的堆叠结构12的最顶部层间介质层121包括图3和图4中的顶部层间介质层121和第一盖层13，所述堆叠结构12的表面也即所述第一盖层13的表面。
需要说明的是，在本实施例中，是在步骤S103之前于所述堆叠结构12的核心区域中还形成有垂直沟道结构14，但可以理解的是，在其他实施例中，也可以是在步骤S103之后于所述堆叠结构12的核心区域中还形成有垂直沟道结构14，也即可以先在所述阶梯区域的所述第二连接区Z2中形成沿所述第一方向延伸的包括若干台阶的阶梯槽15之后，再于所述堆叠结构12的核心区域中还形成有垂直沟道结构14。
接着请参阅图3-6，执行步骤S103、于所述阶梯区域的所述第二连接区Z2中形成沿所述第一方向延伸的阶梯槽15，所述阶梯槽15包括若干第一台阶以及若干第二台阶，所述第一台阶位于所述第一台阶分区Z21，所述第二台阶位于所述第二台阶分区Z21，在自所述堆叠结构12指向所述半导体衬底10的方向上，同级的所述第一台阶和所述第二台阶的顶面分别显露出位于不同层的所述牺牲层122的表面。需要说明的是，在步骤S103中，位于所述第二连接区Z2两侧的所述第一连接区Z1和所述第三连接区Z3中不形成台阶，在后续步骤S109中，所述第一连接区Z1和所述第三连接区Z3以及所述第二连接区Z2边缘部分的牺牲层122会被替换为栅极导电部301，作为图34所示的墙(Wall)结构，可以利用该墙结构进行连线，这将在后文中进行阐述。
具体地，在步骤S103中，例如首先可通过使用图案化掩膜(未示出)对所述堆叠结构12进行重复的蚀刻-修剪工艺而于所述第二连接区Z2中形成若干沿第一方向延伸的第一初始台阶和若干第二初始台阶，所述第一初始台阶位于所述第一台阶分区Z21，所述第二初始台阶位于所述第二台阶分区Z21，在自所述堆叠结构12指向所述半导体衬底10的方向上，同级的所述第一初始台阶和所述第二初始台阶的顶面分别显露出位于不同层的所述层间介质层121的端部(请参阅图3和图4)，所述图案化掩膜可以包括光致抗蚀剂或者基于碳的聚合物材料，所述图案化掩模可以在形成台阶之后被去除；然后，蚀刻去被所述第一初始台阶和所述第二初始台阶的顶面显露出所述层间介质层121的端部，以显露出所述堆叠结构12的牺牲层122的端部表面，从而在所述第一台阶分区Z21形成若干第一台阶，在所述第二台阶分区Z21形成若干第二台阶(参见附图5和图6)。在本发明中，每个第一台阶和每个第二台阶至少包括一个层级，每个层级定义为一对堆叠的牺牲层122和层间介质层121；作为示例，图3和图4中只示出了每个第一台阶和每个第二台阶包含一个层级的情形。作为示例，图3只示出了包含5个第一台阶，以及4个第二台阶的情形，可以理解的是，所述第一台阶的个数和所述第二台阶的个数可以根据需要来调整，这主要取决于堆叠结构12中牺牲层122的个数，以及每个第一台阶包含的层级数。
接着请参阅图7-12，执行步骤S104、于被所述第一台阶和第二台阶显露出的所述牺牲层122的表面形成蚀刻缓冲层18。具体地，可以先分别于被所述第一台阶和第二台阶的顶面显露出的所述牺牲层122的表面形成多晶硅过渡层17(对应图9和图10)；接着于所述多晶硅过渡层17的表面通过沉积工艺形成金属层；然后进行退火处理，以使所述金属层与所述多晶硅过渡层17形成硅金属合金(MxSiy)，所述硅金属合金作为所述蚀刻缓冲层18(对应图11和图12)。作为示例，所述退火处理的温度介于400-1100°之间，退火的时间介于1-20min之间。作为示例，所述金属层M的材料包括钴、镍、铂中的一种或至少两种的组合。需要说明的是，在其他实施例中，也可以采用其他合适的制备工艺于被所述第一台阶和第二台阶显露出的所述牺牲层122的表面形成硅金属合金(MxSiy)作为蚀刻缓冲层18。
在步骤S104的一可选实施例中，在于所述多晶硅过渡层17的表面通过沉积工艺形成金属层时，由于所述金属层也形成于堆叠结构12的整个表面，因此在进行退火处理后，还需要蚀刻去除位于多晶硅过渡层17之外区域的金属层的步骤。
在一可选实施例中，步骤S104还可进一步包括，先于所述阶梯槽15的侧壁形成侧壁间隔层16的步骤(对应图7和图8)，然后于被形成有所述侧壁间隔层16的所述第一台阶和第二台阶的顶面显露出的所述牺牲层122的表面形成所述蚀刻缓冲层18；其中，所述侧壁间隔层16将所述第一台阶分区Z21和所述第二台阶分区Z21分隔开来，所述侧壁间隔层16形成于所述阶梯槽15各台阶(第一台阶和第二台阶)的侧壁上，也即所述侧壁间隔层16形成于被各台阶的侧壁暴露的层间介质层121和牺牲层122的共同侧壁上。作为示例，所述侧壁间隔层16的材料例如可采用氧化物，譬如二氧化硅。
需要说明的是，由于在步骤S104中，在第一台阶和第二台阶的表面形成蚀刻缓冲层18时，不希望蚀刻缓冲层形成于掺杂阱102的表面，故可以在步骤S103中对最底部的第一台阶(以在自所述堆叠结构12指向所述半导体衬底10的方向上，同级的所述第一台阶顶面比所述第二台阶的顶面高一个层级时为例)进行蚀刻时，蚀刻停止于堆叠结构12的最底部层间介质层121中，并不对牺牲外延层11及下方的半导体衬底10进行蚀刻(对应图9)，而是在于被所述第一台阶和第二台阶显露出的所述牺牲层122的表面形成蚀刻缓冲层18的步骤之后，对最底部第一台阶进行蚀刻，蚀刻停止于半导体衬底10的掺杂阱102。
接着请参阅图13和图14，执行步骤S105、于形成有所述蚀刻缓冲层18的所述阶梯区域中形成接触孔20，所述接触孔20显露所述蚀刻缓冲层18或贯穿所述蚀刻缓冲层18，其中，所述接触孔20分别位于所述阶梯区域的所述第二连接区Z2的所述第一台阶分区Z21和所述第二台阶分区Z21。具体地，可以首先于形成有蚀刻缓冲层18的所述阶梯区域的第二连接区Z2的阶梯槽15中填充阶梯覆盖层19，其材料例如可以是二氧化硅；然后通过光刻和蚀刻工艺向下蚀刻所述阶梯覆盖层19，以于所述阶梯区域的阶梯覆盖层19中形成若干接触孔20，所述接触孔20可显露所述蚀刻缓冲层18或贯穿所述蚀刻缓冲层18。需要说明的是，形成于所述阶梯区域中的接触孔20中全部或者部分用于后续填充导电材料形成连接柱32，而剩余的接触孔20作为伪接触孔20后续用于通过填充填孔氧化层24来形成伪连接柱。
于形成有所述蚀刻缓冲层18的所述阶梯区域中形成接触孔20的步骤中，还包括于所述阶梯区域中形成掺杂阱接触孔20的步骤，所述掺杂阱接触孔20显露出所述半导体衬底10中的掺杂阱；所述掺杂阱接触孔20用于在后续于所述掺杂阱接触孔20中形成掺杂阱连接柱32在所述利用导电材料替换所述接触孔20中的所述填孔牺牲层36，以形成连接柱32的步骤(步骤S110)的同时，于所述掺杂阱接触孔20中形成掺杂阱连接柱32。
需要说明的是，在附图13中，从左向右，除过第一个接触孔20(作为掺杂阱接触孔20)和第二个接触孔20(形成于堆叠结构12最底部牺牲层122的被台阶显露出的表面)外，其他各所述接触孔20贯穿所述蚀刻缓冲层18后向下还蚀刻穿透了底部的至少两层牺牲层122及两者之间的层间介质层121，这是为了便于说明本发明的技术方案即使接触孔20蚀刻过程中发生过蚀刻，后续在接触孔20中形成的接触柱也不会导致不同层的字线桥接(WordLine Bridge)，在实际制备过程中，所述接触孔20的底部也可以是直接停止于所述蚀刻缓冲层18的表面。
请参阅图13和图14中，在步骤S105的一个优选方案中，可通过光刻和蚀刻工艺向下蚀刻所述阶梯覆盖层19，以同时于所述阶梯区域的阶梯覆盖层19中形成若干接触孔20和若干伪沟道孔(用于后续形成伪沟道结构，见下文相关部分描述)，其中，所述伪沟道孔依次贯穿位于所述第一连接区Z1和/或所述第三连接区Z3的所述堆叠结构12及所述外延牺牲层11，所述伪沟道孔位于所述阶梯区域的所述第一连接区Z1和第三连接区Z3，也即所述伪沟道孔形成于所述第一连接区Z1和/或所述第三连接区Z3中。需要说明的是，现有制备工艺中，由于每个台阶距离堆叠结构12顶部的距离不同，也即蚀刻距离不同，每个台阶处的接触孔20需要在不同的蚀刻过程中分别蚀刻完成，而且接触孔20和伪沟道孔也是分别进行蚀刻完成，而在本发明的台阶表面设置了蚀刻缓冲层18，不仅可以在一个蚀刻工艺过程中完成所有接触孔20的蚀刻，而且接触孔20和伪沟道孔的蚀刻可以采用同一掩膜并且同一蚀刻步骤中完成，所述伪沟道孔和接触孔20具有基本相同的临界尺寸CD，所不同的是深度不同，这不仅简化了工艺步骤，降低了接触孔20的蚀刻难度，并且节约了成本。可以理解的是，在一些实施例中，所述伪沟道孔和所述接触孔20也可以在通过两道独立的蚀刻工序来完成。
请参阅图15-20，执行步骤S106，于至少部分所述接触孔20中填充填孔牺牲层36，而于形成有所述侧壁氧化层22的所述伪沟道孔及未填充所述填孔牺牲层36的所述接触孔20中填充填孔氧化层24，分别作为伪沟道结构和伪连接柱，所述伪沟道结构及伪连接柱可作为机械支撑部件，防止存储器件的坍塌，其中，所述第一台阶分区Z21和所述第二台阶分区Z21中至少存在一填充有所述填孔牺牲层36的所述接触孔20。具体地，步骤S106包括：步骤S1061、于各所述接触孔20和各伪沟道孔中填充填孔牺牲层36(对应图16和图17)；步骤S1062、于步骤S1061形成的堆叠结构12表面形成图案化掩膜层23，图案化掩膜层23中的开口暴露出所述伪沟道孔以及部分作为伪接触孔20(伪接触孔20的个数也可以为零，也即不设置伪接触孔20)(对应图18)；步骤S1063、基于所述图案化掩膜蚀刻去除所述伪沟道孔及伪接触孔20中填充的填孔牺牲层36，以重新打开所述伪沟道孔和所述伪接触孔20(对应图19)，而后续用于形成连接柱32的接触孔20中的填孔牺牲层36不被去除；步骤S1064、于通过蚀刻工艺(譬如干法蚀刻或湿法蚀刻)重新打开的所述伪沟道孔及未填充所述填孔牺牲层36的所述伪接触孔20中填充填孔氧化层24，所述填孔氧化层24形成于所述伪沟道孔中、所述伪接触孔20以及所述堆叠结构12的顶部表面(对应图20)。作为示例，所述填孔牺牲层36的材料例如可以是多晶硅，所述填孔氧化层24例如可以是氧化硅。作为示例，请参阅图19，沿第二方向，每个台阶上设置有6个接触孔20(当然也可以是其他合适的个数，但必须大于2)，其中，从左到右，第1,2,5,6个接触孔20作为伪接触孔20，而第3和第4个接触孔20作为形成连接柱32的接触孔20，也即所述第一台阶和所述第二台阶上至少存在一用于形成连接柱32的接触孔20，将后续用于形成连接柱32的接触孔20设置于所述第二区域的中部，可以避免后续基于栅线隔离槽25去除堆叠结构12的牺牲层122形成的栅线间隙与用于形成连接柱32的接触孔20接触，也即可以避免后续形成的连接柱32与形成于栅线间隙中的栅极层的栅极导电部301的接触。
需要说明的是，当所述填孔牺牲层36的材料采用多晶硅时，由于外延牺牲层11以及掺杂阱的材质也为多晶硅，于各所述接触孔20和各伪沟道孔中填充填孔牺牲层36之前还需要先通过热氧化工艺于被所述伪沟道孔显露的所述外延牺牲层11的侧壁表面及所述半导体衬底10的侧壁表面形成侧壁氧化层22(譬如氧化硅)，从而可以避免在步骤S1064中通过蚀刻工艺重新打开所述伪沟道孔和所述伪接触孔20的过程中，对所述外延牺牲层11及所述掺杂阱的蚀刻。
请参阅附图21，执行步骤S107,于所述堆叠结构12中形成沿第一方向延伸并贯穿所述堆叠结构12的栅线隔离槽25，所述栅线隔离槽25显露出所述外延牺牲层11。具体地，例如可采用光刻和干法刻蚀工艺于所述堆叠结构12中形成沿厚度方向贯穿所述堆叠结构12的栅线隔离槽25，所述栅线隔离槽25显露出所述外延牺牲层11，所述阶梯区域介于相邻的两个栅线隔离槽25之间，所述阶梯区域的第一连接区Z1和第三连接区Z3的未与第二连接区Z2的一侧分别与所述栅线隔离槽25临接。需要说明的是，位于核心区中的相邻的两个栅线隔离槽25之间还可以进一步包括若干个间隔更小的栅线隔离槽25，以便于将堆叠结构12核心区域的牺牲层122去除干净。
请参阅图22-25，执行步骤S108,基于所述栅线隔离槽25去除所述堆叠结构12中的所述牺牲层122，以形成栅极间隙29，所述栅极间隙29显露出所述蚀刻缓冲层18的部分端部，可以保证后续填充于栅极间隙29中的栅极导电部301与所述蚀刻缓冲层18接触，并且位于所述阶梯区域的第二连接区Z2中部的所述牺牲层122被保留，这可保证后续形成的连接柱32即使穿通蚀刻缓冲层18之后进入栅极层时，连接柱32也被残留的牺牲层122(作为栅极层的栅极绝缘部)包覆，而不与栅极层的栅极导电部301接触。具体地，例如可采用蚀刻工艺(例如湿法蚀刻)去除所述堆叠结构12中的核心区域，阶梯区域的第一连接区Z1、第三连接区Z3以及所述第二连接区Z2的靠近所述第一连接区Z1和靠近所述第二连接区Z2的边缘区域的所述牺牲层122被去除，而位于所述第二连接区Z2中部区域的所述牺牲层122被保留，其作为栅极层的栅极绝缘部，从而在栅极间隙29中形成栅极层的栅极导电部301后(请参阅步骤S109，以及图2，图21-30)，栅极导电部301在所述第二连接区Z2的第二方向(Y方向)的两侧的边缘区处与蚀刻缓冲层18连接，这样就可以通过蚀刻缓冲层18将接触孔20中的连接柱32与栅极层的电连接，换句话说，连接柱32可通过蚀刻缓冲层18将位于附图34中的墙结构(也即第一连接区Z1或/和第二连接区Z2)中对应层的栅极导电部引出。需要说明的是，所述栅极导电部301在所述第二连接区Z2的第一方向(X方向)的两侧的边缘区域与蚀刻缓冲层18可以连接也可以不连接，其中，图2中示出了不连接的情形，而在图26中示出了除位于最顶部台阶上的蚀刻缓冲层18在第二连接区Z2的第一方向的两侧的边缘区域与最顶部栅极层的栅极导电部301连接外(此时，需要保证最顶部台阶上的用于形成连接柱32的接触孔20在所述栅极层上的投影位于所述栅极绝缘部内)，其他台阶上的蚀刻缓冲层18均在第二连接区Z2的第一方向的两侧的边缘区域与对应的栅极层的栅极导电部301在不连接。在本发明的一个可选实施例中，基于所述栅线隔离槽25去除所述堆叠结构12中的所述牺牲层122，以形成栅极间隙29的步骤之前还包括，基于所述栅线隔离槽25去除所述外延牺牲层11以形成外延间隙27，并通过外延工艺SEG于所述外延间隙27中形成外延层28的步骤(对应图22-24)。基于所述栅线隔离槽25去除所述外延牺牲层11以形成外延间隙27，并于所述外延间隙27中形成外延层28的步骤进一步包括：于所述栅线隔离槽25的内壁及堆叠结构12表面的填孔氧化层24上形成侧壁保护层26(对应图22)，蚀刻去除位于栅线隔离槽25底部的侧壁保护层26，以于所述栅线隔离槽25的侧壁形成侧壁保护层26；基于形成有所述侧壁保护层26的所述栅线隔离槽25去除所述外延牺牲层11，被所述外延牺牲层11包围部分的所述垂直沟道结构14的功能侧壁层142，以及外延牺牲层11与掺杂阱之间的氧化硅层103，以形成所述外延间隙27(对应图23)。作为示例，所述侧壁保护层26依次包括氮化层-氧化层-氮化层构成的侧壁保护层26，所述氮化层261(譬如氮化硅)-氧化层262(譬如氧化硅)-氮化层261构成的侧壁保护层26是为了和移除垂直沟道结构14侧壁的功能侧壁层142(ONO层)相配套。
请参阅图26，执行步骤S109，于所述栅极间隙29中形成栅极导电部301，其中，所述栅极导电部301与所述蚀刻缓冲层18连接，所述栅极导电部301与同一层保留的牺牲层122(栅极绝缘部)共同作为栅极层，所述栅极层与层间介质层121构成栅极叠层结构30。作为示例，所述栅极导电部301的材料例如可采用氮化钛及钨复合层，或其他合适的导电材料。
在本发明中，所述于所述栅极间隙29中形成栅极层的步骤之后，还包括于所述栅线隔离槽25中填充隔离槽填充层31的步骤(对应图27和28)，所述隔离槽填充层31贯穿所述栅极叠层结构30，且所述隔离槽填充层31的底部与所述外延层28接触。作为示例，所述隔离槽填充层31的材料包括氮化硅或氧化硅。
请参阅图27-30，执行步骤S110，利用导电材料替换所述接触孔20中的所述填孔牺牲层36，以形成连接柱32，所述连接柱32在所述栅极层上的投影位于所述栅极层的所述栅极绝缘部内部，从而即使接触孔20过蚀刻(Punch)时，所述连接柱32也不与所述栅极层的栅极导电部301接触，避免不同层的字线桥接，所述连接柱32用于将对应台阶的栅极层引出。具体地，步骤S110包括，步骤S1101，于所述栅线隔离槽25中填充隔离槽填充层31的步骤(对应图27和28)；步骤S1102，采用化学机械研磨CMP工艺去除位于堆叠结构12表面的填孔氧化层24，以显露出填充有填孔牺牲层36的接触孔20；步骤S1103；蚀刻去除接触孔20中的填孔氧化层24，以重新打开所述接触孔20；步骤S1104；于重新打开的所述接触孔20和所述堆叠结构12的表面填充导电材料，采用化学机械研磨CMP去除位于堆叠结构12表面的导电材料，从而于重新打开的所述接触孔20中形成连接柱32。作为示例，所述隔离槽填充层31的材料包括氮化硅或氧化硅。作为示例，所述连接柱32的材料例如可以是氮化钛及钨复合层，或其他合适的导电材料。
在步骤S110中，在所述利用导电材料替换所述接触孔20中的所述填孔牺牲层36，以形成连接柱32的步骤中，也于所述掺杂阱接触孔20中形成掺杂阱连接柱32。
请参阅图31-33，在一可选实施例中，所述利用导电材料替换所述接触孔20中的所述填孔牺牲层36，以形成连接柱32的步骤之后还包括，于栅极叠层结构30的表面形成第二盖层35，并利用光刻工艺于所述第二盖层35中形成暴露所述连接柱32及所述垂直沟道结构14的开口，于所述开口中填充导电材料，以分别于位于所述连接柱32的顶部的开口及所述垂直沟道结构14的顶部的开口中形成第一栓塞33和第二栓塞34，所述第一栓塞33与所述连接柱32的顶部连接，所述第二栓塞34与所述垂直沟道结构14的沟道层143连接。作为示例，所述第一栓塞33、所述第二栓塞34的材料例如可以是氮化钛及钨复合层，或其他合适的导电材料。
请参阅图34，图34只示出了本发明的三维存储器结构的阶梯区域的第一台阶分区Z21和第二台阶分区Z21，墙结构，以及栅线隔离槽25；其中，所述墙结构也即上文中的第一连接区Z1和第二连接区Z2，通过引入墙结构来引线，具体地，通过形成于台阶区中各台阶上的蚀刻缓冲层18及连接柱32将位于墙结构中的相应层的栅极层的栅极导电部引出，具体引出方式请参见上文步骤S108的相关描述，在此不做赘述。
图2示出了，如图2所示，本实施例的三维存储器结构的制备方法适应于字线中间驱动(Word Line Center Driver SS)，也即阶梯区域位于相邻的两个核心区域之间；可以理解的是，在一些实施例中，也可以适用于字线端部驱动，也即阶梯区域位于核心区域的一侧或相对的两侧。
实施例二
请参阅图2以及图31-33，本发明还提供一种利用实施例一中的制备方法制备的三维存储器结构，所述三维存储器结构至少包括半导体衬底10，外延层28，栅极叠层结构30，若干台阶(若干第一台阶和若干第二台阶)，蚀刻缓冲层18以及若干连接柱32(图2中的CT)。本实施例的三维存储器结构可以降低阶梯区域接触孔20蚀刻的工艺难度，消除因为接触孔20蚀刻过程中发生穿孔(Punch)时导致的不同层的字线桥接(Word Line Bridge)，提高三维存储器件的性能。
请参阅图2以及图31-33，在本实施例中，所述半导体衬底10包括衬底本体101，通过掺杂工艺形成于衬底本体101中掺杂阱。所述衬底本体101可以根据器件的实际需求进行选择，所述衬底本体101可以包括硅衬、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI(Silicon-on-insulator，绝缘体上硅)衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等等，所述衬底本体101还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述半导体衬底10还可以为堆叠结构12，例如硅/锗硅叠层等。在本发明中，所述衬底本体101例如可以选用单晶硅衬底，所述衬底本体101上可以通过P型掺杂或者N型掺杂以形成P阱或者N阱，进而作为掺杂阱。
请参阅图31-33，在本实施例中，所述外延层28通过外延工艺SEG形成于所述半导体衬底10上，所述外延层28的材料例如可以是掺杂多晶硅，用于将垂直沟道结构14的沟道层143与半导体衬底10的掺杂阱连接。
请参阅图2以及图31-33，在本实施例中，所述栅极叠层结构30形成于所述外延层28上，所述栅极叠层结构30包括交替堆叠的层间介质层121与栅极层，所述栅极叠层结构30包括沿第一方向依次设置的核心区域和阶梯区域，所述阶梯区域包括沿第二方向依次设置的第一连接区Z1，第二连接区Z2以及第三连接区Z3，所述第二连接区Z2由位于其中部的侧壁间隔层16分割成沿所述第二方向依次设置的第一台阶分区Z21和第二台阶分区Z21，其中，各所述栅极层包括位于所述第二连接区Z2的中部的栅极绝缘部以及部分包围所述栅极绝缘部的栅极导电部301。作为示例，所述栅极导电部301的材料例如可采用氮化钛及钨复合层，或其他合适的导电材料。作为示例，所述栅极绝缘部的材料例如可包括氮化硅。在本实施例中，所述第一方向也即X方向，所述第一方向平行于所述半导体衬底10，所述第二方向也即Y方向，所述第二方向平行于所述半导体衬底10，且所述第一方向和所述第二方向呈一定的夹角，譬如90°。需要说明的是，在本实施例中，所述栅极叠层结构30内所述栅极层的层数可以包括32层、64层、96层或128层等等，具体的，所堆叠结构12内所述栅极层及所述层间介质层121的层数可以根据实际需要进行设定，此处不做限定。可以采用包括但不限于物理气相沉积(Physical Vapor Deposition,PVD)工艺、化学气相沉积(Chemical VaporDeposition，CVD)工艺或原子层沉积(Atomic Layer Deposition，ALD)工艺形成所述栅极层及所述层间介质层121，譬如化学气相沉积法。需要说明的是，在本实施例中，所述栅极叠层结构30的所述第二连接区Z2两侧的所述第一连接区Z1和所述第三连接区Z3中不形成台阶，作为墙(Wall)结构，利用墙结构进行连线。需要说明的是，所述栅极叠层结构30的形成过程及结构特征详见实施例一中的描述，在此不做赘述。
请参阅图31-33，在本实施例中，所述栅极叠层结构30上还形成有第一盖层13，所述第一盖层13的材料例如可以是氧化物，譬如氧化硅，后文为了描述方便，可以将所述第一盖层13和所述栅极叠层结构30的顶部的层间介质层121作为一个整体描述，也即后续提到的栅极叠层结构30的顶部层间介质层121包括图31和图33中的顶部层间介质层121和第一盖层13，所述堆叠结构12的表面也即所述第一盖层13的表面。
请参阅图2以及图31-33，在本实施例中，若干第一台阶和若干第二台阶，所述第一台阶位于所述第一台阶分区Z21，所述第二台阶位于所述第二台阶分区Z21，也即第二区域Z2中沿Y方向的截面包含通过侧壁间隔层16分割的一个第一台阶和一个第二台阶两个台阶(见图2及图33)。在本实施例中，在自所述栅极叠层结构30指向所述半导体衬底10的方向上，同级的所述第一台阶和所述第二台阶的顶面分别显露出位于不同层的所述栅极层的栅极绝缘部的表面及部分所述栅极导电部301的表面。作为示例，每个所述台阶至少包括一个层级，每个层级定义为一对堆叠的栅极层和层间介质层121；作为示例，图31和图33中只示出了每个台阶包含一个层级的情形。需要说明的是，所述台阶的形成过程及结构特征详见实施例一中的描述，在此不做赘述。
请参阅图2以及图31-33，所述蚀刻缓冲层18分别设置于被所述第一台阶和所述第二台阶的顶面显露出的所述栅极层的栅极绝缘部的表面及部分所述栅极导电部301的表面。作为示例，所述蚀刻缓冲层18包括硅金属合金(MxSiy)。作为示例，所述金属层M的材料包括钴、镍、铂中的一种或至少两种的组合。需要说明的是，所述台阶的形成过程及结构特征详见实施例一中的描述，在此不做赘述。
请请参阅图2以及图31-33，在本实施例中，若干连接柱32形成于所述蚀刻缓冲层18上，所述连接柱32靠近所述半导体衬底10的一端与所述蚀刻缓冲层18接触或者贯穿所述蚀刻缓冲层18，且所述连接柱32在所述栅极层上的投影位于所述栅极层的所述栅极绝缘部内，且所述第一台阶分区Z21、所述第二台阶分区Z21中至少存在一所述连接柱32，所述连接柱32与对应台阶的顶面上的蚀刻缓冲层18连接，从而将对应的栅极层引出。作为示例，所述连接柱32的材料例如可以是氮化钛及钨复合层，或其他合适的导电材料。需要说明的是，所述连接柱32的形成过程及结构特征详见实施例一中的描述，在此不做赘述。
请参阅图31-33，在一可选实施例中，所述三维存储器结构还包括掺杂阱连接柱32(图31中最左侧的一个连接柱32)，所述掺杂阱连接柱32位于所述第二连接区Z2中，且所述掺杂阱连接柱32与所述半导体衬底10中的掺杂阱连接。
请参阅图2以及图31-33，在一可选实施例中，所述的三维存储器结构还包括若干伪沟道结构(图2中的DCH)和若干伪连接柱(图2中的DCT，其个数也可以为零)，所述伪沟道结构及伪连接柱可作为机械支撑部件，防止存储器件的坍塌；所述伪沟道结构依次贯穿位于所述第一连接区Z1和/或所述第三连接区Z3的所述栅极叠层结构30及所述外延层28；所述伪连接柱形成于所述蚀刻缓冲层18上，所述伪连接柱靠近所述半导体衬底10的一端与所述蚀刻缓冲层18接触或者贯穿所述蚀刻缓冲层18。作为示例，请参阅图33，沿第二方向，第一台阶/第二台阶上分别设置有1个连接柱32(当然也可以是其他合适的个数，但必须大于等于1)和2个伪连接柱，其中，从左到右，第1,2,5,6个为伪连接柱，而第3和第4个伪连接柱，也即所述第一台阶和所述第二台阶上至少存在一用于形成连接柱32的接触孔20。作为示例，所述伪沟道结构和伪连接柱，以及连接柱32具有基本相同的临界尺寸CD，所不同的是深度不同。需要说明的是，所述伪沟道结构和伪连接柱的形成过程及结构特征详见实施例一中的描述，在此不做赘述。
请参阅图2以及图31-33，在本实施例中，所述核心区域中设置有垂直沟道结构14(图2中的CH)，所述垂直沟道结构14依次贯穿所述栅极叠层结构30和所述外延层28，所述直沟道结构包括沿径向由外向内依次设置的功能侧壁层142和沟道层143。所述功能侧壁层142包括沿径向由外向内依次设置阻挡层，存储层，隧穿层。作为示例，所述阻挡层，所述隧穿层的材料包括氧化硅，所述存储层的材料包括氮化硅，从而所述功能侧壁具有ONO结构。在一可选实施例中，所述垂直沟道结构14还包括高介电常数介质层(高K介质层，HK)，所述高介电常数介质层包围所述功能侧壁层142，所述高介电常数介质层的材料可以是氧化铝等。在一可选实施例中，所述垂直沟道结构14还包括插塞氧化物144，所述插塞氧化物144形成于所述沟道层143表面，并填充于所述沟道孔内。
请参阅图31-33，在一可选实施例中，所述三维存储器结构还包括侧壁氧化层22，所述伪沟道结构依次贯穿所述栅极叠层结构30及所述外延层28并延伸进入所述半导体衬底10中，所述侧壁氧化层22位于所述伪沟道结构的侧壁与所述半导体衬底10之间。
请参阅图31-33，在一可选实施例中，所述三维存储器结构包括侧壁间隔层16，形成于所述第一台阶分区Z21中的所述第一台阶的侧壁，以及所述第二台阶分区Z21的所述第二台阶的侧壁上。具体地，所述侧壁间隔层16形成于所述阶梯槽15各第一台阶和各第二台阶的侧壁上，也即所述侧壁间隔层16形成于被各台阶的侧壁暴露的层间介质层121和牺牲层122的共同侧壁上，所述侧壁间隔层16将所述第一台阶分区Z21和所述第二台阶分区Z21分隔开来。作为示例，所述侧壁间隔层16的材料例如可采用氧化物，譬如二氧化硅。
参阅图2以及图31-33，在一可选实施例中，所述三维存储器结构还包括隔离槽填充层31，所述隔离槽填充层31(其形成在栅线隔离槽GLS中)贯穿所述栅极叠层结构30，且所述隔离槽填充层31的底部与所述外延层28接触。作为示例，所述隔离槽填充层31的材料包括氮化硅或氧化硅。
请参阅图31-33，在一可选实施例中，所述三维存储器结构还包括第二盖层35，以及第一栓塞33和第二栓塞34；所述第二盖层35覆盖于所述栅极叠层结构30上方的第一盖层13的表面及栅极叠层结构30的阶梯区域的阶梯覆盖层19表面，所述第一栓塞33形成于所述连接柱32的顶部，且所述第一栓塞33贯穿所述第二盖层35后与所述连接柱32连接；所述第二栓塞34形成于所述垂直沟道结构14的顶部，且所述第二栓塞34依次贯穿所述第二盖层35和所述第一盖层13后与所述垂直沟道结构14的沟道层143连接。作为示例，所述第一栓塞33、所述第二栓塞34的材料例如可以是氮化钛及钨复合层，或其他合适的导电材料。
综上所述，在本发明的三维存储器结构的制备过程中，将阶梯区域沿第二方向划分为第一连接区Z1，第二连接区Z2以及第三连接区Z3，将第二连接区Z2沿第二方向划分为两个台阶分区，通过于被两个台阶分区的台阶的顶面显露出的堆叠结构12的牺牲层122表面形成硅金属合金(MxSiy)蚀刻缓冲层18，于形成有蚀刻缓冲层18的阶梯区域中形成接触孔20，并在利用栅极导电材料替换堆叠结构12的牺牲层122时，保留位于第二连接区Z2中部的牺牲层122，并且保证栅极导电材料在第二连接区Z2的边缘与蚀刻缓冲层18电连接，这样就可以通过蚀刻缓冲层18将接触孔20中的连接柱32与栅极层的电连接，即使发生接触孔20蚀刻过程中穿孔(Punch)情况时，在接触孔20中形成的连接柱32不会导致不同层的字线桥接(Word Line Bridge)现象，因此利用本发明可以降低阶梯区域接触孔20蚀刻的工艺难度，消除因为接触孔20蚀刻过程中发生穿孔(Punch)时导致的不同层的字线桥接(WordLine Bridge)，提高三维存储器件的性能；
在本发明的三维存储器结构的及其制备方法，由于设置了蚀刻缓冲层18，故接触孔20和伪沟道孔的蚀刻可以采用同一掩膜并且同一蚀刻步骤中完成，从而不仅简化了工艺步骤，降低了接触孔20的蚀刻难度，并且节约了成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (35)

1.一种三维存储器结构制备方法，其特征在于，所述三维存储器结构制备方法包括：
提供一半导体衬底；
于所述半导体衬底上依次形成外延牺牲层和堆叠结构，所述堆叠结构包括交替堆叠的层间介质层与牺牲层，所述堆叠结构包括沿第一方向依次设置的核心区域和阶梯区域，所述阶梯区域包括沿第二方向依次设置第一连接区，第二连接区以及第三连接区，所述第二连接区包括沿所述第二方向依次设置的第一台阶分区和第二台阶分区；
于所述阶梯区域的所述第二连接区中形成沿所述第一方向延伸的阶梯槽，所述阶梯槽包括若干第一台阶以及若干第二台阶，所述第一台阶位于所述第一台阶分区，所述第二台阶位于所述第二台阶分区，在自所述堆叠结构指向所述半导体衬底的方向上，同级的所述第一台阶和所述第二台阶的顶面分别显露出位于不同层的所述牺牲层的表面；
于被所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面上形成蚀刻缓冲层；
于形成有所述蚀刻缓冲层的所述阶梯区域中形成接触孔，所述接触孔显露所述蚀刻缓冲层或贯穿所述蚀刻缓冲层，其中，所述接触孔分别位于所述阶梯区域的所述第二连接区的所述第一台阶分区和所述第二台阶分区；
于至少部分所述接触孔中填充填孔牺牲层，其中，所述第一台阶分区和所述第二台阶分区中至少存在一填充有所述填孔牺牲层的所述接触孔；
于所述堆叠结构中形成贯穿所述堆叠结构的栅线隔离槽，所述栅线隔离槽显露出所述外延牺牲层；
基于所述栅线隔离槽去除所述堆叠结构中的所述牺牲层，以形成栅极间隙，所述栅极间隙显露出所述蚀刻缓冲层的部分端部，并且位于所述阶梯区域的第二连接区中部的所述牺牲层被保留；
于所述栅极间隙中形成栅极导电部，其中，所述栅极导电部与所述蚀刻缓冲层连接；
利用导电材料替换所述接触孔中的所述填孔牺牲层，以形成连接柱。
2.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述核心区域中形成有垂直沟道结构，所述垂直沟道结构包括沿径向由外向内依次设置的功能侧壁层和沟道层；所述基于所述栅线隔离槽去除所述堆叠结构中的所述牺牲层，以形成栅极间隙的步骤之前还包括，基于所述栅线隔离槽去除所述外延牺牲层以形成外延间隙，并于所述外延间隙中形成外延层的步骤。
3.根据权利要求2所述的三维存储器结构制备方法，其特征在于，所述基于所述栅线隔离槽去除所述外延牺牲层以形成外延间隙，并于所述外延间隙中形成外延层的步骤中：
于所述栅线隔离槽的侧壁形成侧壁保护层；
基于形成有所述侧壁保护层的所述栅线隔离槽去除所述外延牺牲层，以及被所述外延牺牲层包围部分的的所述垂直沟道结构的功能侧壁层，以形成所述外延间隙。
4.根据权利要求3所述的三维存储器结构制备方法，其特征在于，所述于所述栅线隔离槽的侧壁形成侧壁保护层的步骤包括，于所述栅线隔离槽的侧壁依次形成由氮化层-氧化层-氮化层构成的侧壁保护层。
5.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述于形成有所述蚀刻缓冲层的所述阶梯区域中形成接触孔的步骤包括：
于形成有所述蚀刻缓冲层的所述阶梯区域中同时形成伪沟道孔和所述接触孔，其中，所述伪沟道孔依次贯穿位于所述第一连接区和/或所述第三连接区的所述堆叠结构及所述外延牺牲层，所述伪沟道孔位于所述阶梯区域的所述第一连接区和第三连接区。
6.根据权利要求5所述的三维存储器结构制备方法，其特征在于，所述于至少部分所述接触孔中填充填孔牺牲层的步骤包括：
于被所述伪沟道孔显露的所述外延牺牲层的侧壁表面及所述半导体衬底的侧壁表面表面形成侧壁氧化层；
于至少部分所述接触孔中填充填孔牺牲层，于形成有所述侧壁氧化层的所述伪沟道孔及未填充所述填孔牺牲层的所述接触孔中填充填孔氧化层，分别作为伪沟道结构和伪连接柱。
7.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述于被所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成蚀刻缓冲层的步骤包括，
于所述阶梯槽的侧壁形成侧壁间隔层；
于被形成有所述侧壁间隔层的所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成所述蚀刻缓冲层。
8.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述侧壁间隔层的材料包括氧化硅。
9.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述于所述栅极间隙中形成栅极层的步骤之后，还包括于所述栅线隔离槽中填充隔离槽填充层的步骤。
10.根据权利要求9所述的三维存储器结构制备方法，其特征在于，所述隔离槽填充层的材料包括氮化硅或氧化硅。
11.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述利用导电材料替换所述接触孔中的所述填孔牺牲层，以形成连接柱的步骤之后还包括，于所述连接柱的顶部形成第一栓塞的步骤。
12.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述核心区域中形成有垂直沟道结构，所述利用导电材料替换所述接触孔中的所述填孔牺牲层，以形成连接柱的步骤之后还包括，于所述垂直沟道结构的顶部形成第二栓塞的步骤。
13.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述栅极导电部的材料包括氮化钛及钨复合层。
14.根据权利要求1所述的三维存储器结构制备方法，其特征在于，所述连接柱的材料包括包氮化钛及钨复合层。
15.根据权利要求1所述的三维存储器结构制备方法，其特征在于，于形成有所述蚀刻缓冲层的所述阶梯区域中形成接触孔的步骤中，还包括于所述阶梯区域中形成掺杂阱接触孔的步骤，所述掺杂阱接触孔显露出所述半导体衬底中的掺杂阱；
在所述利用导电材料替换所述接触孔中的所述填孔牺牲层，以形成连接柱的步骤中，也于所述掺杂阱接触孔中形成掺杂阱连接柱。
16.根据权利要求1-15中任意一项所述的三维存储器结构制备方法，其特征在于，于被所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成蚀刻缓冲层的步骤包括：
于被所述第一台阶和所述第二台阶的顶面显露出的所述牺牲层的表面形成多晶硅层；
于所述多晶硅层的表面形成金属层，所述金属层与所述多晶硅层形成硅金属合金，所述硅金属合金作为所述蚀刻缓冲层。
17.根据权利要求16所述的三维存储器结构制备方法，其特征在于，所述于所述多晶硅层的表面形成金属层，所述金属层与所述多晶硅层形成硅金属合金，所述硅金属合金作为所述蚀刻缓冲层的步骤包括：
于所述多晶硅层的表面形成金属层；
进行退火处理，以使所述金属层与所述多晶硅层形成硅金属合金，所述硅金属合金作为所述蚀刻缓冲层。
18.根据权利要求17所述的三维存储器结构制备方法，其特征在于，所述退火处理的温度介于400-1100°之间，退火的时间介于1-20min之间。
19.根据权利要求16所述的三维存储器结构制备方法，其特征在于，所述金属层的材料包括钴、镍、铂中的一种或至少两种的组合。
20.一种三维存储器结构，其特征在于，所述三维存储器结构包括：
半导体衬底；
栅极叠层结构，形成于所述半导体衬底上，所述栅极叠层结构包括交替堆叠的层间介质层与栅极层，所述栅极叠层结构包括沿第一方向依次设置的核心区域和阶梯区域，所述阶梯区域包括沿第二方向依次设置的第一连接区，第二连接区以及第三连接区，所述第二连接区包括沿所述第二方向依次设置的第一台阶分区和第二台阶分区，其中，各所述栅极层包括位于所述第二连接区的中部的栅极绝缘部以及包围所述栅极绝缘部的栅极导电部，其中，所述第一方向与所述第二方向不平行；
若干第一台阶和若干第二台阶，所述第一台阶位于所述第一台阶分区，所述第二台阶位于所述第二台阶分区，在自所述栅极叠层结构指向所述半导体衬底的方向上，同级的所述第一台阶和所述第二台阶的顶面分别显露出位于不同层的所述栅极层的栅极绝缘部的表面及部分所述栅极导电部的表面；
蚀刻缓冲层，形成于被所述第一台阶和所述第二台阶的顶面显露出的所述栅极层的栅极绝缘部的表面及部分所述栅极导电部的表面上；
若干连接柱，形成于所述蚀刻缓冲层上，所述连接柱靠近所述半导体衬底的一端与所述蚀刻缓冲层接触或者贯穿所述蚀刻缓冲层，且所述连接柱在所述栅极层上的投影位于所述栅极绝缘部内，且所述第一台阶分区、所述第二台阶分区中至少存在一所述连接柱。
21.根据权利要求20所述的三维存储器结构，其特征在于，所述核心区域中设置有垂直沟道结构，所述垂直沟道结构贯穿所述栅极叠层结构，所述直沟道结构包括沿径向由外向内依次设置的功能侧壁层和沟道层。
22.根据权利要求20所述的三维存储器结构，其特征在于，所述垂直沟道结构还包括高介电常数介质层，所述高介电常数介质层包围所述功能侧壁层。
23.根据权利要求20所述的三维存储器结构，其特征在于，所述的三维存储器结构还包括若干伪沟道结构和若干伪连接柱；所述伪沟道结构贯穿位于所述第一连接区和/或所述第三连接区的所述栅极叠层结构；所述伪连接柱形成于所述蚀刻缓冲层上，所述伪连接柱靠近所述半导体衬底的一端与所述蚀刻缓冲层接触或者贯穿所述蚀刻缓冲层。
24.根据权利要求23所述的三维存储器结构，其特征在于，所述三维存储器结构还包括侧壁氧化层，所述伪沟道结构贯穿所述栅极叠层结构并延伸进入所述半导体衬底中，所述侧壁氧化层位于所述伪沟道结构的侧壁与所述半导体衬底之间。
25.根据权利要求20所述的三维存储器结构，其特征在于，所述三维存储器结构包括侧壁间隔层，形成于所述第一台阶分区中的所述第一台阶的侧壁，以及所述第二台阶分区的所述第二台阶的侧壁上。
26.根据权利要求20所述的三维存储器结构，其特征在于，所述三维存储器结构还包括外延层，所述外延层设置于所述半导体衬底与所述栅极叠层结构之间。
27.根据权利要求26所述的三维存储器结构，其特征在于，所述三维存储器结构还包括隔离槽填充层，所述隔离槽填充层贯穿所述栅极叠层结构，且所述隔离槽填充层的底部与所述外延层接触。
28.根据权利要求27所述的三维存储器结构，其特征在于，所述隔离槽填充层的材料包括氮化硅或氧化硅。
29.根据权利要求20所述的三维存储器结构，其特征在于，所述三维存储器结构还包括若干第一栓塞，所述第一栓塞形成于所述连接柱的顶部。
30.根据权利要求21所述的三维存储器结构，其特征在于，所述三维存储器结构还包括若干第二栓塞，所述第二栓塞形成于所述垂直沟道结构的顶部。
31.根据权利要求20所述的三维存储器结构，其特征在于，所述栅极层的所述栅极导电部的材料包括氮化钛及钨复合层。
32.根据权利要求20所述的三维存储器结构，其特征在于，所述连接柱的材料包括氮化钛及钨复合层。
33.根据权利要求20所述的三维存储器结构，其特征在于，所述三维存储器结构还包括掺杂阱连接柱，所述掺杂阱连接柱位于所述第二连接区中，且所述掺杂阱连接柱与所述半导体衬底中的掺杂阱连接。
34.根据权利要求20所述的三维存储器结构，其特征在于，所述第一方向与所述第二方向垂直。
35.根据权利要求20-34中任意一项所述的三维存储器结构，其特征在于，所述蚀刻缓冲层包括硅金属合金。
CN202010540077.3A 2020-06-11 2020-06-11 三维存储器结构及其制备方法 Active CN111769115B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010540077.3A CN111769115B (zh) 2020-06-11 2020-06-11 三维存储器结构及其制备方法
CN202110251829.9A CN113097215B (zh) 2020-06-11 2020-06-11 三维存储器结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010540077.3A CN111769115B (zh) 2020-06-11 2020-06-11 三维存储器结构及其制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110251829.9A Division CN113097215B (zh) 2020-06-11 2020-06-11 三维存储器结构及其制备方法

Publications (2)

Publication Number Publication Date
CN111769115A true CN111769115A (zh) 2020-10-13
CN111769115B CN111769115B (zh) 2021-04-06

Family

ID=72721277

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010540077.3A Active CN111769115B (zh) 2020-06-11 2020-06-11 三维存储器结构及其制备方法
CN202110251829.9A Active CN113097215B (zh) 2020-06-11 2020-06-11 三维存储器结构及其制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110251829.9A Active CN113097215B (zh) 2020-06-11 2020-06-11 三维存储器结构及其制备方法

Country Status (1)

Country Link
CN (2) CN111769115B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614839A (zh) * 2020-12-14 2021-04-06 长江存储科技有限责任公司 存储结构、三维存储器及其制造方法
CN112635485A (zh) * 2020-12-15 2021-04-09 长江存储科技有限责任公司 三维存储器的制备方法
CN112673472A (zh) * 2020-12-04 2021-04-16 长江存储科技有限责任公司 半导体器件制作
CN112687694A (zh) * 2020-12-25 2021-04-20 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN112885835A (zh) * 2021-01-11 2021-06-01 长江存储科技有限责任公司 三维存储器件的制造方法
WO2023174421A1 (zh) * 2022-03-18 2023-09-21 长江存储科技有限责任公司 三维存储器及其制备方法、存储系统、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293532A (zh) * 2016-04-11 2017-10-24 旺宏电子股份有限公司 半导体结构及其制造方法
CN108231786A (zh) * 2016-12-14 2018-06-29 三星电子株式会社 垂直半导体装置
CN108428703A (zh) * 2018-04-17 2018-08-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN110391248A (zh) * 2018-04-20 2019-10-29 三星电子株式会社 垂直存储器装置及其制造方法
CN110797345A (zh) * 2018-08-03 2020-02-14 三星电子株式会社 垂直存储器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094470B1 (ko) * 2014-04-08 2020-03-27 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9419013B1 (en) * 2015-10-08 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
CN110383478B (zh) * 2017-03-09 2023-06-27 东京毅力科创株式会社 接触焊盘的制造方法及使用该方法的半导体装置的制造方法、以及半导体装置
US10504901B2 (en) * 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
CN108899322B (zh) * 2018-07-04 2024-07-12 长江存储科技有限责任公司 三维存储器件及在其阶梯区形成接触孔的方法
CN109524416B (zh) * 2018-11-06 2021-07-06 长江存储科技有限责任公司 制造存储器件的方法及存储器件
CN109952644A (zh) * 2019-01-31 2019-06-28 长江存储科技有限责任公司 三维存储器件中的阶梯形成
KR102636958B1 (ko) * 2019-02-26 2024-02-14 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 및 그 제조 방법
JP2022535022A (ja) * 2019-11-05 2022-08-04 長江存儲科技有限責任公司 ３次元メモリデバイスにおいて階段を形成するための方法および構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293532A (zh) * 2016-04-11 2017-10-24 旺宏电子股份有限公司 半导体结构及其制造方法
CN108231786A (zh) * 2016-12-14 2018-06-29 三星电子株式会社 垂直半导体装置
CN108428703A (zh) * 2018-04-17 2018-08-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN110391248A (zh) * 2018-04-20 2019-10-29 三星电子株式会社 垂直存储器装置及其制造方法
CN110797345A (zh) * 2018-08-03 2020-02-14 三星电子株式会社 垂直存储器件

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112673472A (zh) * 2020-12-04 2021-04-16 长江存储科技有限责任公司 半导体器件制作
WO2022116149A1 (en) * 2020-12-04 2022-06-09 Yangtze Memory Technologies Co., Ltd. Semiconductor device fabrication
CN112673472B (zh) * 2020-12-04 2022-07-15 长江存储科技有限责任公司 半导体器件及其制作方法
CN112614839A (zh) * 2020-12-14 2021-04-06 长江存储科技有限责任公司 存储结构、三维存储器及其制造方法
CN112614839B (zh) * 2020-12-14 2024-02-23 长江存储科技有限责任公司 存储结构、三维存储器及其制造方法
CN112635485A (zh) * 2020-12-15 2021-04-09 长江存储科技有限责任公司 三维存储器的制备方法
CN112635485B (zh) * 2020-12-15 2023-11-07 长江存储科技有限责任公司 三维存储器的制备方法
CN112687694A (zh) * 2020-12-25 2021-04-20 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN112687694B (zh) * 2020-12-25 2023-07-18 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN112885835A (zh) * 2021-01-11 2021-06-01 长江存储科技有限责任公司 三维存储器件的制造方法
WO2023174421A1 (zh) * 2022-03-18 2023-09-21 长江存储科技有限责任公司 三维存储器及其制备方法、存储系统、电子设备

Also Published As

Publication number Publication date
CN113097215A (zh) 2021-07-09
CN111769115B (zh) 2021-04-06
CN113097215B (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
CN111769114B (zh) 三维存储器结构及其制备方法
CN111769115B (zh) 三维存储器结构及其制备方法
JP7478512B2 (ja) 垂直型メモリ装置及びその製造方法
US20190348418A1 (en) Semiconductor device including air gaps and method for fabricating the same
CN110364529A (zh) 包括超低k间隔件的半导体器件及其制造方法
CN110808253B (zh) 三维存储器结构及其制备方法
CN111900164B (zh) 半导体结构及制备方法
CN112185980B (zh) 一种三维存储器及其制作方法
TW201907486A (zh) 積體電路元件及其製造方法
CN110797343B (zh) 三维存储器结构及其制备方法
KR20120057794A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20200012242A (ko) 집적회로 소자
CN111769116B (zh) 半导体结构及其制备方法
CN112466880B (zh) 三维存储器及其制备方法
KR101882360B1 (ko) 매립 게이트 구조물을 포함하는 반도체 장치 및 그 제조 방법
CN112071850B (zh) 三维存储器结构及其制备方法
CN115360200A (zh) 三维存储器及其制备方法
CN110808249B (zh) 三维存储器结构及其制备方法
CN111769120B (zh) 半导体结构及其制备方法
KR20200072313A (ko) 집적회로 소자
CN110061008B (zh) 3d nand闪存及其制备方法
US20240088043A1 (en) Semiconductor device and method for fabricating the same
EP4383979A1 (en) Integrated circuit device and method of manufacturing the same
KR20240143686A (ko) 집적회로 소자 및 그 제조 방법
CN114267674A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant