JP2022535022A - ３次元メモリデバイスにおいて階段を形成するための方法および構造 - Google Patents

３次元メモリデバイスにおいて階段を形成するための方法および構造 Download PDF

Info

Publication number
JP2022535022A
JP2022535022A JP2021571433A JP2021571433A JP2022535022A JP 2022535022 A JP2022535022 A JP 2022535022A JP 2021571433 A JP2021571433 A JP 2021571433A JP 2021571433 A JP2021571433 A JP 2021571433A JP 2022535022 A JP2022535022 A JP 2022535022A
Authority
JP
Japan
Prior art keywords
sacrificial
layers
staircase
layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021571433A
Other languages
English (en)
Inventor
シンシン・リウ
ジンジン・ゲン
ジュ・ヤン
チェン・ズオ
シャンニン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022535022A publication Critical patent/JP2022535022A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Figure 2022535022000001
３次元（３Ｄ）メモリデバイスおよびその製作方法の実施形態が開示される。一例では、３Ｄメモリデバイスは、複数の階段を有するメモリスタックを含む。各階段が、交互配置された１つまたは複数の導体層と１つまたは複数の誘電体層とを含み得る。階段の各々が、階段の頂面上に導体層のうちの１つを含み、この導体層のうちの１つが、（ｉ）誘電体層のうちの１つに接触する底部と、（ｉｉ）メモリスタックによって露出されて底部に接触する頂部とを有する。頂部の横方向の寸法は底部の横方向の寸法よりも小さくてよい。メモリスタックから遠位の頂部の終端は、ある距離だけ横方向に底部を超過する。

Description

本開示の実施形態は、３次元（３Ｄ）メモリデバイスおよびその製作方法に関する。
プレーナメモリセルは、プロセス技術、回路設計、プログラミングアルゴリズム、および加工プロセスを改善することによって、より小さいサイズにスケーリングされる。しかしながら、メモリセルの形状のサイズが下限に近づくにつれて、プレーナプロセスおよび製作技術は難易度が高くなり、費用がかかるようになる。結果として、プレーナメモリセルの記憶密度は上限に近づく。
３Ｄメモリアーキテクチャは、プレーナメモリセルの密度制限に対処することができる。３Ｄメモリアーキテクチャは、メモリアレイと、メモリアレイとの信号のやりとりを制御するための周辺デバイスとを含む。
本明細書では、３Ｄメモリデバイスおよびその製作方法の実施形態が開示される。
一例では、３Ｄメモリデバイスは、複数の階段を有するメモリスタックを含む。各階段が、交互配置された１つまたは複数の導体層と１つまたは複数の誘電体層とを含み得る。階段の各々が、階段の頂面上に導体層のうちの１つを含み、この導体層のうちの１つが、（ｉ）誘電体層のうちの１つに接触する底部と、（ｉｉ）メモリスタックによって露出されて底部に接触する頂部とを有する。頂部の横方向の寸法は底部の横方向の寸法よりも小さくてよい。頂部の、メモリスタックから遠位の終端は、ある距離だけ横方向に底部を超過する。
別の例では、３Ｄメモリデバイスは、複数の階段を有するメモリスタックを含む。各階段が、交互配置された１つまたは複数の導体層と１つまたは複数の誘電体層とを含み得る。階段の各々が、階段の頂面上に導体層のうちの１つを含み得る。この導体層のうちの１つが、（ｉ）誘電体層のうちの１つに接触する底部と、（ｉｉ）メモリスタックによって露出されて底部に接触する頂部とを含み得る。頂部の、メモリスタックから遠位の終端は、約０．１ｎｍ～約２０ｎｍの範囲のある距離だけ横方向に底部を超過する。
さらに別の例では、３Ｄメモリデバイスを形成するための方法は以下の動作を含む。最初に、誘電体スタックが、交互配置された複数の犠牲層と複数の誘電体層とを有するように形成され得る。誘電体スタックにおいて階段が形成され得る。階段は、複数の犠牲層のうちの１つまたは複数の犠牲層と、複数の誘電体層のうちの１つまたは複数の誘電体層とを含み得る。階段は、頂面において犠牲層のうちの１つを露出させ得、側面において１つまたは複数の犠牲層を露出させ得る。１つまたは複数の犠牲層を覆うために、階段の側面を覆うように、絶縁部分が形成され得る。階段の頂面を覆うために犠牲部分が形成されてよく、犠牲部分は犠牲層のうちの１つと接触する。１つまたは複数の犠牲層および犠牲部分が１つまたは複数の導体層で置換され得る。
添付図面は、本明細書に組み込まれて本明細書の一部を構成するものであって、本開示の実施形態を示し、本開示の原理を説明するため、また当業者が本開示を作製し、かつ利用することを可能にするために、記述とともにさらに役立つ。
複数の階段を有する３Ｄメモリデバイスを示す概略図である。 ３Ｄメモリデバイスにおいて階段を形成するための方法を示す図である。 いくつかの実施形態による、３Ｄメモリデバイスにおいて階段を形成するための例示的方法を示す図である。 いくつかの実施形態による、３Ｄメモリデバイスにおいて階段を形成するための例示的方法を示す流れ図である。
本開示の実施形態が添付図面を参照しながら説明される。
特定の構成や機構が論じられるが、これは説明のみを目的とするものであることを理解されたい。当業者なら、本開示の趣旨および範囲から逸脱することなく他の構成および機構が使用され得ることを認識するであろう。当業者には、他の種々の用途において本開示が採用され得ることが明らかであろう。
本明細書における「１つの実施形態」、「一実施形態」、「例示的実施形態」、「いくつかの実施形態」などに対する参照は、説明される実施形態が、特定の特徴、構造または特性を含み得るが、すべての実施形態が必ずしも特定の特徴、構造または特性を含んでいるとは限らないことを指示するものである。その上に、そのような慣用句は、必ずしも同一の実施形態を参照するわけではない。さらに、一実施形態に関連して特定の特徴、構造、または特性が説明されるときには、明示的に説明されたか否かにかかわらず、他の実施形態に関連して、そのような特徴、構造、または特性に影響を及ぼす、当業者の知識の範囲内にあるはずである。
一般に、専門用語は、文脈における使用法から、少なくとも部分的に理解され得る。たとえば、本明細書で使用される「１つまたは複数の」という用語は、文脈に少なくとも部分的に依拠して、何らかの特徴、構造、もしくは特性を単数の意味で記述するために使用され得、または特徴、構造、もしくは特性の組合せを複数の意味で記述するために使用され得る。同様に、「１つの（ａ）」、「１つの（ａｎ）」、または「その（ｔｈｅ）」などの用語も、文脈に少なくとも部分的に依拠して、単数の使用法または複数の使用法を伝えるものと理解されてよい。加えて、「に基づいて」という用語は、必ずしも要因の排他的なセットを伝えるように意図されたものではなく、これも、文脈に少なくとも部分的に依拠して、必ずしも明確には記述されていない、さらなる要因の存在を許容すると理解されてよい。
本開示における「上に（ｏｎ）」、「の上に（ａｂｏｖｅ）」、および「をおおって（ｏｖｅｒ）」は、「上に（ｏｎ）」が「あるものの上に直接」という意味ばかりでなく「中間のフィーチャまたは層を間に挟んでその上に」という意味をも含み、また「の上に（ａｂｏｖｅ）」または「をおおって（ｏｖｅｒ）」が、あるもの「の上に（ａｂｏｖｅ）」または「をおおって（ｏｖｅｒ）」という意味ばかりでなく「中間のフィーチャまたは層を間に挟むことなくその上に」という意味をも含むことができるように、最も広範な意味に解釈されるべきであることが容易に理解されよう。
さらに、「の下の（ｂｅｎｅａｔｈ）」、「より下の（ｂｅｌｏｗ）」、「より低い（ｌｏｗｅｒ）」、「より上の（ａｂｏｖｅ）」、「上部の（ｕｐｐｅｒ）」等の空間的に相対的な用語は、本明細書では、記述を容易にするために、図に示される１つの要素またはフィーチャの別の要素またはフィーチャとの関係を記述するために使用され得る。これらの空間的に相対的な用語は、デバイスの使用または動作において、図に表された配向に加えて異なる配向を包含するように意図される。その装置は、違った風に（９０度回転して、または他の配向に）配向されてよく、したがって、本明細書で使用される空間的に相対的な記述は同様に解釈されてよい。
本明細書で使用される「基板」という用語は、後続の材料層を上に追加される材料を指す。基板自体がパターニングされてよい。基板の頂部に追加される材料はパターニングされてよく、またはパターニングされなくてもよい。さらに、基板は、シリコン、ゲルマニウム、砒化ガリウム、りん化インジウムなどの多様な半導体材料を含むことができる。あるいは、基板は、ガラス、プラスチック、またはサファイアウェハなど非導電材料から作製され得る。
本明細書で使用される「層」という用語は、厚さのある領域を含む材料部分を指す。層は、下の構造もしくは上の構造の全体にわたって延在してよく、または下の構造もしくは上の構造よりも狭い範囲でよい。さらに、層は、連続構造体の厚さ未満の厚さを有する、均一または不均一な連続構造体の領域であり得る。たとえば、層は、連続構造体の、頂面における水平面の対の間、底面における水平面の対の間、または頂面と底面との間にある任意の水平面の対の間に配置され得る。層は、水平に延在し得、垂直に延在し得、かつ／またはテーパ面に沿って延在し得る。基板は層であり得、１つもしくは複数の層を含むことができ、かつ／または基板上、基板の上、および／もしくは基板の下に、１つもしくは複数の層があり得る。１つの層が複数の層を含むことができる。たとえば、インターコネクト層は、１つまたは複数の導体およびコンタクト層（これにインターコネクトラインおよび／またはビアコンタクトが形成される）、ならびに１つまたは複数の誘電体層を含むことができる。
本明細書で使用される「公称／名目上」という用語は、製品またはプロセスの設計段階中に設定された、構成要素またはプロセス動作に関する特性またはパラメータの所望の値、すなわち目標値を、所望の値を上回る値および／または所望の値を下回る値の範囲とともに指すものである。値の範囲は、製造のプロセスまたは公差におけるわずかな変動によるものであり得る。本明細書で使用される「約」という用語は、対象の半導体デバイスに関連した特定の技術ノードに基づいて変化し得る所与の量の値を指示するものである。特定の技術ノードを基に、「約」という用語は、たとえば値の１０～３０％の範囲内で変化する所与の量の値（たとえば値の±１０％、±２０％、または±３０％）を指示することができる。
本明細書で使用される「３Ｄメモリストリング」という用語は、メモリセルトランジスタのストリングが基板に対して垂直方向に延在するように、直列接続されたメモリセルトランジスタが、横方向に配向された基板上で、垂直に配向されたストリングを指す。本明細書で使用される「垂直の／垂直に」という用語は、基板の横方向の面に対して名目上垂直であることを意味する。
本明細書で使用される「階段」、「段」および「レベル」という用語は、区別なく使用され得る。本明細書で使用される階段構造は、水平面の第１の縁部から上方へ延在する第１の垂直面に各水平面が接し、水平面の第２の縁部から下方へ延在する第２の垂直面にも各水平面が接するように、少なくとも２つの水平面および少なくとも２つの垂直面を含む面のセットを指す。「階段」は、接する面のセットの高さにおける垂直のシフトを指す。「階段構造」は、垂直に延在する複数の階段を有する構造を指す。
より大きいメモリ容量に対する需要が増加し続けているので、３Ｄメモリデバイスに階段構造が導入された。メモリセルが垂直および横方向に分布する３Ｄメモリデバイスは、垂直方向に沿って所望数の（たとえば３２、６４、および９６の）階段／レベルを有することができる。多くの場合、３Ｄメモリデバイスは、最初に、それぞれに１つまたは複数の犠牲層／誘電体層がある複数の階段を有する階段構造を形成することによって形成され得る。次いで、犠牲層が導体層で置換され、導体層上に、周辺回路に対して電気的に接続するためのコンタクトが形成される。３Ｄメモリデバイスは垂直に（たとえば９６レベル以上に）スケールアップし続けるので、より薄い犠牲層／誘電体層の対が使用される。犠牲層がより薄ければ導体層もより薄くなり得る。
絶縁構造に配置された階段構造が延在することにより、導体層を露出させる開口を形成するが、より薄い導体層は、コンタクトの形成において、多くの場合絶縁構造をパターニングすることによって形成されるエッチング停止層として働くのが困難なことがある。救済策として、コンタクトと接触する導体層が厚くされる。やり方の１つには、導体層で置換される前に犠牲層を厚くするために、たとえば原子層堆積（ＡＬＤ）を使用して、犠牲層上に犠牲膜（たとえばシリコン窒化膜）を堆積させるものがある。ＡＬＤの結果として、犠牲膜が階段の側面をも覆うことができ、側面における犠牲膜の余剰部分を除去するために、多くの場合エッチバックプロセスが実施され、後続のゲート置換プロセスにおいて側面に望ましくない導体部分が形成されて短絡を引き起こすのを防止する。しかしながら、エッチバックプロセスによって、側面に露出した犠牲層の部分まで除去されてしまうこともあり、犠牲層の全領域が低減される。これによって、導体層の全領域が低減され、３Ｄメモリデバイスの抵抗が増加してしまう。したがって階段構造の製作を改善する必要がある。
本開示による様々な実施形態が、メモリスタックを有する３Ｄメモリデバイスを提供する。メモリスタックは、複数の階段を含み、階段構造を形成する。各階段の頂面には、コンタクトに接触して配設された導体層がある。それぞれの階段の頂面における導体層は、コンタクトを形成するためのエッチング停止層として機能するのに十分な厚さを有し得、一方、階段における他の導体層の合計面積は不変である（たとえば、製作プロセスによる影響／低減はなかった）。階段の頂面における導体層が厚いので、導体層の抵抗増加は、わずかであるかまたはゼロである。
具体的には、犠牲層が導体層で置換される前に、複数の階段を有するスタック構造が形成され得る。各階段のそれぞれの頂面上にはそれぞれの犠牲層が配設され得る。階段の側面を覆う絶縁部分を形成するために、（たとえばＡＬＤを使用して）絶縁層を堆積してエッチバックすることができる。後続の製作動作において導体層がエッチングされる／損傷を受けるのを防止するために、絶縁部分が、階段の側面の導体層を覆うことができる。絶縁層は、酸化シリコンおよび／または高誘電率（ｈｉｇｈ－ｋ）の誘電材料などを堆積して形成され得る任意の適切な絶縁材料を含むことができる。次いで、頂面を覆うとともに、犠牲層の露出した部分に接触する部分を形成するために、犠牲膜を堆積してエッチバックすることができる。次いで、犠牲層および犠牲膜の部分が、同一のプロセス（たとえばゲート置換プロセス）において複数の導体層で置換され得る。犠牲層の長さ／幅は維持され得る。したがって、階段の頂面における導体層は、それぞれが、導体層を形成するためのエッチング停止層として機能するように、より厚いものであり得る。
本開示による３Ｄメモリデバイスでは、各階段の頂面における導体層は頂部および底部を含み得る。底部は下の誘電体層に接触してよく、頂部は底部の上にあってコンタクトに接触し得る。頂部の、メモリスタックから遠位の終端は、側面を覆うそれぞれの絶縁部分の厚さに基づいて決まる距離だけ底部を超えてよい。絶縁部分は頂部によって覆われ得る。距離（すなわち絶縁部分の厚さ）は約０．１ｎｍ～約２０ｎｍであり得る。いくつかの実施形態では、この距離は約１ｎｍ～約１０ｎｍである。
図１は、基板１０２の上にメモリスタック１１２を有する３Ｄメモリデバイス１００を示す。メモリスタック１１２は、交互配置された複数の導体層１０６と複数の誘電体層１０８とを含み得、複数の３Ｄメモリストリング１１０がメモリスタック１１２の中を基板１０２へと延在する。３Ｄメモリデバイス１００は絶縁構造１１６をも含み得、絶縁構造１１６の中に、メモリスタック１１２が配置されており、複数のコンタクト１１４が絶縁構造１１６の中に延在してそれぞれの導体層１０６と接触する。なお、構造物／デバイスの中の構成要素の空間的関係をさらに示すために、図１～図３にはｘ軸、ｙ軸、およびｚ軸が追加されている。たとえば、基板１０２は、ｘ軸およびｙ軸（横方向）において横方向に延在する２つの横方向の面（たとえば頂面および底面）を含む。本明細書で使用される、半導体デバイス（たとえば３Ｄメモリデバイス１００）の１つの構成要素（たとえば層またはデバイス）が別の構成要素（たとえば層またはデバイス）の「上に」、「上方に」、または「下方に」あるかどうかということは、基板がｚ軸における半導体デバイスの最下面に配置されているとき、半導体デバイスの基板（たとえば基板１０２）に対してｚ軸（垂直方向すなわち厚さ方向）において判定される。空間的関係を説明するために、本開示の全体にわたって同一の概念が適用される。
いくつかの実施形態では、基板１０２は、シリコン（たとえば単一の結晶シリコン、ｃ－Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、砒化ガリウム（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、シリコンオンインシュレータ（ＳＯＩ）、またはその他の適切な材料を含む。いくつかの実施形態では、絶縁構造１１６は酸化シリコンを含む。いくつかの実施形態では、コンタクト１１４は、限定はしないが、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、不純物添加シリコン、シリサイド、または任意のその組合せを含んでいる導体材料を含む。
メモリスタック１１２は、複数の階段１０４を含み得、階段構造を形成する。メモリスタック１１２は、ｘ軸およびｙ軸において延在する交互配置された複数の導体層１０６と複数の誘電体層１０８とを含み得、ｚ軸／垂直方向に沿って積み重なる複数の導体／誘電体の対を形成する。メモリスタック１１２において交互配置された導体層１０６と誘電体層１０８とは、垂直方向に沿って交互に並ぶことができる。言い換えれば、メモリスタック１１２の頂部または底部にあるものを除いて、各導体層１０６の両側に２つの誘電体層１０８が隣接し得、各誘電体層１０８の両側に２つの導体層１０６が隣接し得る。導体層１０６は、それぞれが同一の厚さまたは異なる厚さを有し得る。同様に、誘電体層１０８は、それぞれが同一の厚さまたは異なる厚さを有し得る。導体層１０６は、限定はしないが、Ｗ、Ｃｏ、Ｃｕ、Ａｌ、不純物添加シリコン、シリサイド、または任意のその組合せを含んでいる導体材料を含み得る。誘電体層１０８は、限定はしないが、酸化シリコン、窒化ケイ素、酸窒化ケイ素、または任意のその組合せを含んでいる誘電材料を含み得る。
３Ｄメモリストリング１１０と導体層１０６との交点が、メモリスタック１１２におけるメモリセルの配列を形成することができる。いくつかの実施形態では、各３Ｄメモリストリング１１０は、半導体チャネルおよびメモリ膜を含む「電荷捕獲」タイプのＮＡＮＤメモリストリングである。いくつかの実施形態では、半導体チャネルは、アモルファスシリコン、ポリシリコン、または単一の結晶シリコンなどのシリコンを含む。いくつかの実施形態では、メモリ膜は、トンネリング層、記憶層（「電荷捕獲／記憶層」としても知られている）、および遮断層を含む複合誘電体層である。各３Ｄメモリストリング１１０が円筒形状（たとえばポスト形状）を有し得る。いくつかの実施形態によれば、メモリ膜の半導体チャネル、トンネリング層、記憶層、および遮断層は、ポスト形の中心から外表面に向かう方向に沿ってこの順に配置される。トンネリング層は、酸化シリコン、酸窒化ケイ素、または任意のその組合せを含み得る。記憶層は、窒化シリコン、酸窒化ケイ素、シリコン、または任意のその組合せを含み得る。遮断層は、酸化シリコン、酸窒化ケイ素、ｈｉｇｈ－ｋ誘電体、または任意のその組合せを含み得る。一例では、遮断層は、酸化シリコン／酸窒化ケイ素／酸化シリコン（ＯＮＯ）の複合層を含み得る。別の例では、遮断層は、酸化アルミニウム（Ａｌ２Ｏ３）、ハフニウム酸化物（ＨｆＯ２）またはタンタルオキサイド（Ｔａ２Ｏ５）層などのｈｉｇｈ－ｋ誘電体層などを含み得る。
いくつかの実施形態では、３Ｄメモリストリング１１０は、（それぞれワード線の一部である）複数のコントロールゲートをさらに含む。メモリスタック１１２における各導体層１０６が、３Ｄメモリストリング１１０の各メモリセルに対するコントロールゲートとして働き得る。いくつかの実施形態では、各３Ｄメモリストリング１１０が、垂直方向におけるそれぞれの終端において２つのプラグを含む。３Ｄメモリストリング１１０の下端にあって半導体チャネルに接触する１つのプラグは、基板１０２からエピタキシャル成長させた単一結晶のシリコンなどの半導体材料を含み得る。このプラグは、３Ｄメモリストリング１１０のソース選択ゲートによって制御されるチャネルとして機能し得る。基板１０２が３Ｄメモリデバイス１００の最下面に配置されているとき、本明細書で使用される、構成要素（たとえば３Ｄメモリストリング１１０）の「上端」は、ｚ軸において基板１０２から遠い終端であり、構成要素（たとえば３Ｄメモリストリング１１０）の「下端」は、ｚ軸において基板１０２に近い終端である。もう一つのプラグは半導体材料（たとえばポリシリコン）を含むことができる。製作プロセス中に３Ｄメモリストリング１１０の上端を覆うことにより、他方のプラグは、３Ｄメモリストリング１１０の中に満たされている酸化シリコンおよび窒化ケイ素などの誘電体のエッチングを防止するためのエッチング停止層として機能することができる。いくつかの実施形態では、他方のプラグは３Ｄメモリストリング１１０のドレインとして機能する。
図１に示されるように、各階段１０４は、垂直方向に沿って積み重なる１つまたは複数の導体／誘電体の対を含み得る。いくつかの実施形態では、各階段１０４は、それぞれの頂面上に配設されてそれぞれのコンタクト１１４と接触する導体層１０６を含み、これが、メモリスタック１１２の周辺回路（図示せず）に対して電気的に接続される。
図２Ａおよび図２Ｂは、階段構造における階段を形成するための、既存の動作を使用する部分的製作プロセス２００を示す。図２Ｂは、図２Ａから続くものである。具体的には、図２Ａおよび図２Ｂは、ゲート置換プロセスに先んじて各階段の頂面における犠牲層を厚くするためのプロセスを示す。製作プロセス２００のステップ（Ｉ）に示されるように、複数の階段を有する階段構造２０２が形成され得る。図示の容易さのために、図２Ａおよび図２Ｂから基板が省略されており、２つの連続した階段２０２－１と２０２－２とで階段構造２０２における階段を表現するように示されている。階段構造２０２は、垂直方向に沿って積み重なる交互配置された複数の誘電体層２０４と複数の犠牲層２０６とを含む。犠牲層２０６は、誘電体層２０４の材料とは異なる適切な材料を含むことができ、後続のゲート置換動作において導体層で置換され得る。たとえば、犠牲層２０６は窒化ケイ素を含み、誘電体層２０４は酸化シリコンを含む。階段２０２－１および２０２－２の各々が、１つまたは複数の犠牲層／誘電体層の対を含む。階段２０１－１および２０２－２が側面２０８をそれぞれ含み、側面２０８が、垂直方向に沿って延在し、それぞれの階段の犠牲層２０６を露出させる。
製作プロセス２００のステップ（Ｉ）および（ＩＩ）に示されるように、階段構造２０２が垂直にエッチングされて、各階段（たとえば２０２－１および２０２－２）の頂面上に犠牲層２０６が露出する。ステップ（ＩＩＩ）において、少なくとも、たとえば２０２－１および２０２－２といった階段の頂面を覆うために犠牲膜２１０が堆積されて、たとえば犠牲層２０６の厚さと犠牲膜２１０の厚さとの合計である、各階段の頂面における犠牲材料の総厚が、所望の値／範囲まで増加する。犠牲膜２１０はＡＬＤによって形成され得、たとえば窒化ケイ素を含むことができる。ステップ（ＩＩＩ）において陥凹エッチングが実施され、たとえば２０２－１および２０２－２といった階段の側面２０８の犠牲膜２１０の任意の部分が除去される。陥凹エッチングによって、たとえば２０２－１および２０２－２といった各階段の頂面における犠牲材料の一部も除去され得、頂面における犠牲材料の最終的な厚さが、ゲート置換プロセスにとって好ましいものになる。続いてたとえば２０２－１および２０２－２といった階段の頂面上に形成された導体層も、続いてコンタクトを形成するためのエッチング停止層として機能するのに十分な厚さを有し得る。
しかしながら、ステップ（ＩＶ）に示されるように、陥凹エッチングは、側面２０８の犠牲膜２１０の一部を除去するばかりでなく、たとえば２０２－１および２０２－２といった階段の側面２０８に露出した、各犠牲層２０６の一部を不必要に除去してしまう可能性がある。そこで、犠牲層２０６のｘ軸に沿った長さ／幅が縮小され、ゲート置換プロセスによって形成された、メモリスタックにおける導体層のｘ軸に沿った長さ／幅が縮小される。この部分は、ｘ軸に沿って約２０ｎｍ～約５０ｎｍであり、たとえば約３０ｎｍである。後続の動作において、犠牲層２０６が導体層で置換された後に、犠牲層２０６を除去することによって形成された空間を埋めるように絶縁構造が形成され、犠牲層２０６の一部が除去されたことにより、この絶縁構造の横方向の距離／空間は約２０ｎｍ～約５０ｎｍとなり、たとえば約３０ｎｍとなる。導体層の抵抗が不必要に増加する恐れがある。
本開示の実施形態は、基板と、階段構造を有するメモリスタックと、複数のメモリストリングと、メモリスタックが配置されている絶縁構造とを含む、３Ｄメモリデバイスの階段の構造と製作方法とを提供するものである。３Ｄメモリデバイスの全体構造は３Ｄメモリデバイス１００に類似し得る。メモリスタック／階段構造は、階段１０４に類似して、ｚ軸に沿って積み重なった複数の階段を含み得る。しかしながら、階段を形成するための本開示の構造および製作方法は、既存の技術とは異なるものであり得、図３Ａ～図３Ｃにおいて詳細に説明される。本開示では、３Ｄメモリデバイスにおける、たとえばすべての階段といった複数の階段の製作および構造を表現するために、２つの連続した階段が示される。図示の簡単さのために、本開示の実施形態は、たとえば導体層の長さ／幅を縮小することなく、コンタクトに接触する導体層を厚くして階段を形成することを強調しており、他の部分は図３Ａ～図３Ｃの説明から省略されている。
図３Ａ～図３Ｃは、いくつかの実施形態による、メモリスタックの中に複数の階段を形成するための例示的製作方法３００を示すものである。図３Ｂは図３Ａから続くものであり、図３Ｃは図３Ｂから続くものである。このメモリスタックでは、導体層の、ｘ軸に沿った長さ／幅は維持されている（すなわち、犠牲層の長さ／幅は、製作プロセスによる影響を受けていない）。図４は、いくつかの実施形態による方法３００の流れ図４００を示す。方法３００に示された動作は網羅的なものでなく、示された動作のうち任意のものの、前、後、または途中でも、他の動作が実施され得ることが理解される。さらに、動作のうちのいくつかは同時に実施されてよく、または図３および図４に示されたものとは異なる順序で実施されてもよい。
図４を参照して、方法３００は動作４０２から始まって、複数の階段を有するスタック構造が形成され、各階段において、それぞれの頂面に誘電体層が露出され、それぞれの側面に１つまたは複数の犠牲層が露出される。図３Ａは対応する構造を示す。
図３Ａのステップ（Ｉ）に示されるように、基板（図示せず）上に、たとえば３０２－１および３０２－２といった複数の階段を有する階段構造３０２が形成され得る。階段構造３０２は、垂直方向に沿って交互に積み重ねられた複数の誘電体層３０４と複数の犠牲層３０６とを含み得る。各犠牲層３０６とその下の誘電体層３０４とで、犠牲層／誘電体層の対を形成し得る。いくつかの実施形態では、たとえば３０２－１および３０２－２といった各階段が、１つまたは複数の犠牲層／誘電体層の対を含む。すなわち、各階段が、垂直方向に沿って交互に配置された１つまたは複数の犠牲層３０６と１つまたは複数の誘電体層３０４とを含み得る。いくつかの実施形態では、各階段が２つ以上の犠牲層／誘電体層の対を含む。たとえば、犠牲層３０６と誘電体層３０４とが異なる材料を含み得、したがって、たとえばゲート置換プロセスで選択的にエッチングされ得る。
階段構造３０２は、複数の交互配置された初期の誘電体層と初期の犠牲層とを有するスタック構造を、たとえばそれぞれのスタック構造の上にパターニングされたＰＲ層といったエッチングマスクを使用して繰り返しエッチングすることによって形成され得る。それぞれの初期の犠牲層とその下の初期の誘電体層とが、誘電体の対と称されることがある。いくつかの実施形態では、１つまたは複数の誘電体の対が、１つのレベル／階段を形成することができる。階段構造３０２の形成中に、ＰＲ層がトリミングされ（たとえば、大抵の場合は全方向から、材料スタックの境界から内向きに漸増的にエッチングされ）、スタック構造の露出した部分をエッチングするためのエッチングマスクとして使用される。トリミングされるＰＲの量は、階段の寸法（たとえば決定要因）に直接関連付けられ得る。ＰＲ層は、適切なエッチング（たとえばウェットエッチングなどの等方性エッチングプロセス）を使用してトリミングされ得る。階段構造３０２を形成するために、１つまたは複数のＰＲ層を連続的に形成してトリミングすることができる。ＰＲ層をトリミングした後に、初期の犠牲層とその下の初期の誘電体層との両方の部分を除去するために、適切なエッチング液を使用して、各誘電体の対がエッチングされ得る。エッチングされた初期の犠牲層および初期の誘電体層が、それぞれ犠牲層３０６および誘電体層３０４を形成し得、これらがスタック構造の階段を形成する。次いでＰＲ層が除去され得る。
ステップ（Ｉ）に示されるように、階段構造３０２がエッチングされて、たとえば３０２－１および３０２－２といった各階段の頂面に誘電体層３０４が露出する。各階段が側面３０８を含み得、それぞれの階段において１つまたは複数の犠牲層３０６が露出している。いくつかの実施形態では、側面３０８は、それぞれの階段の頂面における誘電体層３０４を含む１つまたは複数の誘電体層３０４をも露出させる。
図４に戻って、方法３００は、階段構造を形成した後に動作４０４に進み、少なくとも各階段の側面を覆うために絶縁層が形成される。図３Ａは対応する構造を示す。
図３Ａのステップ（ＩＩ）に示されるように、階段構造３０２の、たとえば３０２－１および３０２－２といった階段の、少なくとも側面３０８を覆うために絶縁層３１２が形成され得る。絶縁層３１２は、少なくとも、たとえば３０２－１および３０２－２といった階段の側面３０８に露出した犠牲層３０６を覆い得る。いくつかの実施形態では、絶縁層３１２は、たとえば、たとえば３０２－１および３０２－２といった階段の頂面をも部分的または全面的に覆い、頂面における誘電体層３０４と接触する。説明の容易さのために、絶縁層３１２は、それぞれの階段（たとえば３０２－１／３０２－２）の頂面にそれぞれ堆積された複数の第１の部分３１２－１と、階段（たとえば３０２－１／３０２－２）の側面にそれぞれ堆積された複数の第２の部分３１２－２とを含み得る。絶縁層３１２はＡＬＤなどの適切な堆積プロセスを使用して形成され得、ＡＬＤを使用して形成することができる誘電材料を含み得る。絶縁層３１２は、誘電体層３０４と同一の材料または誘電体層３０４とは異なる材料を含み得る。絶縁層３１２は、誘電体層３０４と同一の材料を含むこともまたは異なる材料を含むことも可能である。いくつかの実施形態では、（後続のステップに示される）犠牲膜３１０と同一の材料を有する犠牲層３０６のエッチバックを防止するために、絶縁層３１２によって犠牲膜３１０のエッチングを阻止するように、絶縁層３１２は、犠牲膜３１０の材料とは異なる誘電材料を含む。たとえば、犠牲膜３１０のエッチングの間に絶縁層３１２が除去されるのを防止するために、絶縁層３１２の誘電材料は、犠牲膜３１０の材料と比較して十分に高いエッチング選択性を有し得る。いくつかの実施形態では、絶縁層３１２は、酸化シリコンならびに／または酸化アルミニウム（Ａｌ２Ｏ３）、ハフニウム酸化物（ＨｆＯ２）、および／もしくはタンタルオキサイド（Ｔａ２Ｏ５）などのｈｉｇｈ－ｋ誘電材料を含む。いくつかの実施形態では、絶縁層３１２は酸化シリコンを含む。絶縁層３１２は、後続の動作において犠牲層３０６がエッチングされるのを防止するために、十分に厚いものでよい。いくつかの実施形態では、絶縁層３１２を形成するために、化学気相堆積法（ＣＶＤ）および／または物理気相堆積法（ＰＶＤ）などの他の適切な堆積方法も使用される。
図４に戻って、方法３００は、絶縁層を形成した後に動作４０６に進んで、階段の頂面における絶縁層および誘電体層の第１の部分を除去し、（ｉ）階段の側面の絶縁層の第２の部分を保ち、（ｉｉ）階段の頂面において犠牲層を露出させる。図３Ｂは対応する構造を示す。
図３Ｂのステップ（ＩＩＩ）に示されるように、たとえば３０２－１および３０２－２といった各階段の頂面における絶縁層３１２の第１の部分３１２－１および誘電体層３０４が除去され得る。絶縁層３１２の第２の部分３１２－２は、階段の側面３０８に保たれ得る。（たとえば、除去されるそれぞれの誘電体層３０４の下の）犠牲層３０６が、たとえば３０２－１および３０２－２といった各階段の頂面において露出され得る。絶縁層３１２の第２の部分３１２－２のｘ軸に沿った厚さＤは、０．１ｎｍ～２０ｎｍなど、約０．１ｎｍ～約２０ｎｍであり得る。いくつかの実施形態では、第２の部分３１２－２の厚さは、１ｎｍ～１０ｎｍ（たとえば、１ｎｍ、１．５ｎｍ、２ｎｍ、２．５ｎｍ、３ｎｍ、３．５ｎｍ、４ｎｍ、４．５ｎｍ、５ｎｍ、５．５ｎｍ、６ｎｍ、６．５ｎｍ、７ｎｍ、７．５ｎｍ、８ｎｍ、８．５ｎｍ、９ｎｍ、９．５ｎｍ、１０ｎｍといった値のいずれかを下限とする範囲、またはこれらの値のうちの２つによって定義される範囲）など、約１ｎｍ～約１０ｎｍである。いくつかの実施形態では、絶縁層３１２の第２の部分３１２－２の厚さＤは、図２Ｂのステップ（ＩＶ）においてエッチバックされる、犠牲層２０６の一部の厚さよりも薄い。絶縁層３１２の第１の部分３１２－１と誘電体層３０４とを除去するために、たとえばドライエッチングといった異方性エッチングプロセスが採用される。第２の部分３１２－２の厚さを所望の範囲までトリミングするために、任意選択で、たとえばウェットエッチングといった等方性エッチングプロセスが採用され得る。
図４に戻って、方法３００は、絶縁層の第２の部分および誘電体層を除去した後に、動作４０８に進んで、少なくとも各階段の頂面を覆うために犠牲膜を形成する。図３Ｂは対応する構造を示す。
図３Ｂのステップ（ＩＶ）に示されるように、少なくともたとえば３０２－１および３０２－２といった各階段の頂面を覆うために、犠牲膜３１０が形成され得る。犠牲膜３１０は、たとえば３０２－１および３０２－２といった階段の頂面の犠牲層３０６と接触し得る。いくつかの実施形態では、犠牲膜３１０は、たとえば３０２－１および３０２－２といった階段の側面３０８をも、たとえば部分的または全面的に覆う。犠牲膜３１０は、犠牲層３０６の材料と同一の材料を含み得、後に各階段の頂面上に十分に厚い導体層を形成することを可能にする好ましい厚さを有し得る。いくつかの実施形態では、犠牲膜３１０は、ＡＬＤなどの適切な堆積プロセスを使用して堆積される。いくつかの実施形態では、犠牲膜３１０を形成するためにＣＶＤおよび／またはＰＶＤなどの他の適切な堆積方法も使用される。
図４に戻って、方法３００は、犠牲膜を形成した後に動作４１０に進んで、階段の側面における犠牲膜の第１の部分を除去し、（ｉ）階段の頂面における犠牲膜の第２の部分を保ち、（ｉｉ）階段の側面における絶縁層の第２の部分を露出させる。図３Ｃは対応する構造を示す。
図３Ｃのステップ（Ｖ）に示されるように、たとえば３０２－１および３０２－２といった階段の側面３０８における犠牲膜３１０の第１の部分が除去され得、絶縁層３１２の第２の部分３１２－２が露出され得る。犠牲膜３１０の第１の部分を除去するために、たとえばウェットエッチングといった等方性エッチングプロセスが実施され得る。たとえば３０２－１および３０２－２といった階段の頂面における犠牲膜３１０の残りの部分が、犠牲膜３１０の第２の部分３１０－２を形成し得る。犠牲膜３１０のそれぞれの第２の部分３１０－２が、それぞれの階段の頂面におけるそれぞれの犠牲層３０６と接触し得る。
ステップ（Ｖ）に示されるように、第２の部分３１０－２は、たとえば３０２－１および３０２－２といった各階段の頂面におけるそれぞれの犠牲層３０６の上にあって、これと接触し得る。第２の部分３１０－２の、階段構造３０２から遠位の終端は、ｘ軸に沿って、絶縁層３１２の第２の部分３１２－２の厚さだけ犠牲層３０６を超過し得る。いくつかの実施形態では、たとえば３０２－２といった１つの階段における犠牲膜３１０の第２の部分３１０－２の頂面は、たとえば３０２－１といった真上の階段の底面よりも高い。いくつかの実施形態では、たとえば３０２－１または３０２－２といったそれぞれの階段の底面は、階段の底部における誘電体層３０４の底面である。
方法３００は、犠牲膜３１０の第２の部分３１０－２が形成された後に動作４１２に進み、犠牲層と犠牲膜の第２の部分とが複数の導体層で置換される。図３Ｃは対応する構造を示す。
図３Ｃのステップ（ＶＩ）に示されるように、犠牲層３０６と犠牲膜３１０の第２の部分３１０－２とが、ゲート置換プロセスにおいて複数の導体層３２０で置換され得る。たとえば３０２－１および３０２－２といった各階段において、頂面における導体層３２０は頂部３２０－１および底部３２０－２を含む。犠牲膜の第２の部分３１０－２を導体材料で置き換えることによって頂部３２０－１が形成され得、犠牲層３０６を導体材料で置き換えることによって底部３２０－２が形成され得る。導体層３２０の頂部３２０－１の形状は、犠牲膜３１０のそれぞれの第２の部分３１０－２の形状と類似のものであり得る。いくつかの実施形態では、頂部３２０－１の、階段構造３０２から遠位の終端は、ｘ軸に沿って、絶縁層３１２の第２の部分３１２－２の厚さによって決まる距離だけ底部３２０－２を超過し得る。導体層３２０の頂部３２０－１は、（たとえば、それぞれの階段の真上の階段によって覆われることなく）階段構造３０２によって露出され、絶縁層３１２のそれぞれの第２の部分３１２－２を覆うことができ、この第２の部分３１２－２は、それぞれの階段の側面を覆うことができ、たとえば、それぞれの階段における頂面における導体層３２０の底部３２０－２およびその他の導体層３２０を覆うことができる。導体層３２０は、メモリストリングと交差し（図３では構造および製作プロセスは省略されている）、階段構造３０２において延在してメモリセルの配列を形成し得る。階段構造３０２はメモリスタックを形成し得る。
いくつかの実施形態では、階段構造３０２に複数の横方向陥凹を形成するために、たとえばウェットエッチングといった等方性エッチングプロセスを使用して犠牲膜３１０の第２の部分３１０－２および犠牲層３０６を除去することにより、導体層３２０が形成され得る。横方向陥凹を埋めるために、たとえばＷ、Ｃｏ、Ａｌ、Ｃｕ、不純物添加シリコン、および／またはシリサイドといった導体材料が堆積されてよく、導体層３２０を形成する。導体材料は、ＣＶＤ、ＰＶＤ、ＡＬＤまたはその組合せなどの任意の適切な堆積方法を使用して堆積され得る。
いくつかの実施形態では、導体層３２０を形成した後に、階段構造３０２が絶縁構造３１８の中に収まるように、階段構造３０２を囲むための絶縁構造３１８が形成される。絶縁構造３１８は、階段の側面３０８（または絶縁層３１２の第２の部分３１２－２）および頂面と接触し得る。絶縁構造３１８は、酸化シリコンなどの任意の適切な絶縁材料を含み得、ＣＶＤ、ＰＶＤ、および／またはＡＬＤなどの任意の適切な堆積プロセスによって形成され得る。コンタクトを形成するための開口が、絶縁構造３１８の中に延在して、たとえば３０２－１および３０２－１といったそれぞれの階段の頂面を露出させるように、形成され得る。いくつかの実施形態では、頂部３２０－１と底部３２０－２との総厚は、それぞれの開口を形成するための（たとえばそれぞれのコンタクトを形成するための）エッチング停止層として機能するのに十分なものである。すなわち、開口によって、それぞれの階段の頂面における導体層３２０の頂部３２０－１の一部が露出され得る。この開口を埋めてコンタクト３１４を形成するように、たとえばＷ、Ｃｏ、Ａｌ、Ｃｕ、不純物添加シリコン、および／またはシリサイドといった適切な導電材料が堆積されてよい。導電材料は、ＣＶＤ、ＰＶＤ、ＡＬＤまたはその組合せなどの任意の適切な堆積方法を使用して堆積され得る。任意選択で、任意の余分な絶縁材料および／または導電材料を除去するために、絶縁構造３１８の頂面において、化学機械平坦化および／またはウェットエッチングなどの平坦化プロセスが実施され得る。
本開示の実施形態によれば、３Ｄメモリデバイスは、複数の階段を有するメモリスタックを含む。各階段が、交互配置された１つまたは複数の導体層と１つまたは複数の誘電体層とを含み得る。階段の各々が、階段の頂面上に導体層のうちの１つを含み、この導体層のうちの１つが、（ｉ）誘電体層のうちの１つに接触する底部と、（ｉｉ）メモリスタックによって露出されて底部に接触する頂部とを有する。頂部の横方向の寸法は底部の横方向の寸法よりも小さくてよい。頂部の、メモリスタックから遠位の終端は、ある距離だけ横方向に底部を超過する。
いくつかの実施形態では、３Ｄメモリデバイスには、頂部によって覆われ、この距離を横方向に満たす絶縁部分がさらに含まれる。絶縁部分は、（ｉ）階段の底部と側面における１つまたは複数の導体層の残りの部分とを覆うことができ、（ｉｉ）それぞれの階段の真下の別の階段の頂部と接触し得る。
いくつかの実施形態では、頂部の頂面は、それぞれの階段の直上の第３の階段の底面よりも高い。
いくつかの実施形態では、この距離は約０．１ｎｍ～約２０ｎｍである。
いくつかの実施形態では、この距離は約１ｎｍ～約１０ｎｍである。
いくつかの実施形態では、絶縁部分は、酸化シリコンまたはｈｉｇｈ－ｋ誘電体のうちの少なくとも１つを含む。
いくつかの実施形態では、３Ｄメモリデバイスは、メモリスタックが位置された絶縁構造と、絶縁構造の中に延在して導体層のうちの対応する導体層の頂部に接触するコンタクトとをさらに含む。
本開示の実施形態によれば、３Ｄメモリデバイスは、複数の階段を有するメモリスタックを含む。各階段が、交互配置された１つまたは複数の導体層と１つまたは複数の誘電体層とを含み得る。階段の各々が、階段の頂面上に導体層のうちの１つを含み得る。この導体層のうちの１つが、（ｉ）誘電体層のうちの１つに接触する底部と、（ｉｉ）メモリスタックによって露出されて底部に接触する頂部とを含み得る。頂部の、メモリスタックから遠位の終端は、約０．１ｎｍ～約２０ｎｍの範囲のある距離だけ横方向に底部を超過する。
いくつかの実施形態では、この距離は約１ｎｍ～約１０ｎｍである。
いくつかの実施形態では、３Ｄメモリデバイスには、頂部によって覆われ、この距離を横方向に満たす絶縁部分がさらに含まれる。絶縁部分は、（ｉ）階段の底部と側面における１つまたは複数の導体層の残りの部分とを覆うことができ、（ｉｉ）それぞれの階段の真下の別の階段の頂部と接触し得る。
いくつかの実施形態では、頂部の横方向の寸法は底部の横方向の寸法よりも小さい。
いくつかの実施形態では、絶縁部分は、酸化シリコンまたはｈｉｇｈ－ｋ誘電体のうちの少なくとも１つを含む。
いくつかの実施形態では、３Ｄメモリデバイスは、メモリスタックが位置された絶縁構造と、絶縁構造の中に延在して導体層のうちの対応する導体層の頂部に接触するコンタクトとをさらに含む。
本開示の実施形態によれば、３Ｄメモリデバイスを形成するため方法は以下の動作を含む。最初に、誘電体スタックが、交互配置された複数の犠牲層と複数の誘電体層とを有するように形成され得る。誘電体スタックにおいて階段が形成され得る。階段は、複数の犠牲層のうちの１つまたは複数の犠牲層と、複数の誘電体層のうちの１つまたは複数の誘電体層とを含み得る。階段は、頂面において犠牲層のうちの１つを露出させ得、側面において１つまたは複数の犠牲層を露出させ得る。１つまたは複数の犠牲層を覆うために、階段の側面を覆うように、絶縁部分が形成され得る。階段の頂面を覆うために犠牲部分が形成されてよく、犠牲部分は犠牲層のうちの１つと接触する。１つまたは複数の犠牲層および犠牲部分が１つまたは複数の導体層で置換され得る。
いくつかの実施形態では、絶縁部分を形成するステップは、階段を形成して頂面における誘電体層のうちの１つを露出させるステップと、絶縁層を形成して階段の頂面と側面とを覆うステップと、階段の頂面における絶縁層の一部および誘電体層のうちの１つを除去して犠牲層のうちの１つを露出させるステップとを含む。階段の側面における絶縁層の残りの部分が、絶縁部分を形成し得る。
いくつかの実施形態では、絶縁層を形成するステップはＡＬＤを実施するステップを含む。
いくつかの実施形態では、絶縁層の一部を除去するステップは異方性エッチングプロセスを実施するステップを含む。
いくつかの実施形態では、絶縁層を形成するステップは、酸化シリコンまたはｈｉｇｈ－ｋ誘電体のうちの少なくとも１つを堆積するステップを含む。
いくつかの実施形態では、犠牲部分を形成するステップは、犠牲膜を形成して階段の頂面における犠牲層のうちの少なくとも１つを覆うステップと、階段の側面における犠牲膜の一部を除去して絶縁部分を露出させるステップとを含む。階段の頂面における犠牲膜の残りの部分が、犠牲部分を形成し得る。
いくつかの実施形態では、絶縁層を形成するステップは、犠牲膜の材料とは異なる誘電材料の層を堆積するステップを含む。
いくつかの実施形態では、犠牲膜の一部を除去するステップは等方性エッチングプロセスを実施するステップを含む。
いくつかの実施形態では、犠牲膜を形成するステップは、複数の犠牲層の材料と同じ犠牲材料の膜を堆積するステップを含む。
いくつかの実施形態では、１つまたは複数の犠牲層および犠牲部分を１つまたは複数の導体層で置き換えるステップは、１つまたは複数の犠牲層および犠牲部分を除去して１つまたは複数の横方向陥凹を形成するステップと、導体材料を堆積して横方向陥凹を埋めて１つまたは複数の導体層を形成するステップとを含む。
いくつかの実施形態では、この方法は、誘電体スタックが絶縁構造の中に収まるように、誘電体スタックを囲む絶縁構造を形成するステップと、絶縁性スタックの中に延在して階段の頂面における導体層に接触するコンタクトを形成するステップとをさらに含む。
特定の実施形態の前述の説明は、他人が、当技術の技量の範囲内の知見を適用することによって、本開示の一般的性質を、本開示の一般概念から逸脱することなく、過度の実験作業なしで、そのような特定の実施形態を様々な用途向けに容易に改修し、かつ／または適合させることができるように、明らかにするはずである。したがって、そのような適合および改修は、本明細書で提示した教示および案内に基づく、開示された実施形態の等価物の意味および範囲の中に入るように意図されている。本明細書の言葉遣いまたは専門用語は、当業者によって、本明細書の専門用語または語法が教示および案内に照らして解釈されるように説明するためのものであって、制限するものではないことを認識されたい。
本開示の実施形態が、明示された機能およびその関連の実装形態を示す機能構築ブロックの支援の下に、上記で説明されてきた。本明細書では、これらの機能構築ブロックの境界は、説明に都合がよいように便宜的に定義されている。指定された機能およびその関連が適切に実施される限り、代替の境界が定義され得る。
発明の概要および要約の節は、発明者によって企図されたように、本開示の例示的実施形態のすべてではなく１つまたは複数を明記し得るものであり、したがって、本開示および添付の特許請求の範囲を制限するようには意図されていない。
本開示の広さおよび範囲は、前述の例示的実施形態のいかなるものによっても制限されるべきではなく、以下の特許請求の範囲およびそれらの等価物によってのみ定義されるべきである。
１００ ３次元（３Ｄ）メモリデバイス
１０２ 基板
１０４ 階段
１０６ 導体層
１０８ 誘電体層
１１０ ３Ｄメモリストリング
１１２ メモリスタック
１１４ コンタクト
１１６ 絶縁構造
２００ 製作プロセス
２０２ 階段構造
２０２－１ 階段
２０２－２ 階段
２０４ 誘電体層
２０６ 犠牲層
２０８ 側面
２１０ 犠牲膜
３００ 製作方法
３０２ 階段構造
３０２－１ 階段
３０２－２ 階段
３０４ 誘電体層
３０６ 犠牲層
３０８ 側面
３１０ 犠牲膜
３１２ 絶縁層
３１２－１ 絶縁層の第１の部分
３１２－２ 絶縁層の第２の部分
３２０ 導体層
３２０－１ 導体層の頂部
３２０－２ 導体層の底部

Claims (24)

  1. 交互配置された１つまたは複数の導体層と１つまたは複数の誘電体層とをそれぞれ備える複数の階段を含むメモリスタックを備える３次元（３Ｄ）メモリデバイスであって、
    前記階段の各々が、前記階段の頂面上に前記導体層のうちの１つを備え、前記導体層のうちの前記１つが、（ｉ）前記誘電体層のうちの１つに接触する底部と、（ｉｉ）前記メモリスタックによって露出されて前記底部に接触する頂部とを備え、
    前記頂部の横方向の寸法が前記底部の横方向の寸法よりも小さく、
    前記メモリスタックから遠位の前記頂部の終端が、ある距離だけ横方向に前記底部を超過する、３Ｄメモリデバイス。
  2. 前記頂部によって覆われ、横方向に前記距離を満たす絶縁部分をさらに備え、前記絶縁部分が、（ｉ）前記底部と前記階段の側面における前記１つまたは複数の導体層の残りの部分とを覆い、（ｉｉ）それぞれの前記階段の真下の別の階段の頂部と接触する、請求項１に記載の３Ｄメモリデバイス。
  3. 前記頂部の頂面がそれぞれの前記階段の直上の第３の階段の底面よりも高い、請求項２に記載の３Ｄメモリデバイス。
  4. 前記距離が約０．１ｎｍ～約２０ｎｍの範囲である、請求項２に記載の３Ｄメモリデバイス。
  5. 前記距離が約１ｎｍ～約１０ｎｍの範囲である、請求項４に記載の３Ｄメモリデバイス。
  6. 前記絶縁部分が酸化シリコンまたは高誘電率（ｈｉｇｈ－ｋ）誘電体のうちの少なくとも１つを含む、請求項２に記載の３Ｄメモリデバイス。
  7. 前記メモリスタックが位置された絶縁構造と、
    前記絶縁構造の中に延在して前記導体層のうちのそれぞれ１つの頂部に接触するコンタクトと
    をさらに備える、請求項１から６のいずれか一項に記載の３Ｄメモリデバイス。
  8. 交互配置された１つまたは複数の導体層と１つまたは複数の誘電体層とをそれぞれ備える複数の階段を含むメモリスタックを備える３次元（３Ｄ）メモリデバイスであって、
    前記階段の各々が、前記階段の頂面上に前記導体層のうちの１つを備え、前記導体層のうちの前記１つが、（ｉ）前記誘電体層のうちの１つに接触する底部と、（ｉｉ）前記メモリスタックによって露出されて前記底部に接触する頂部とを備え、
    前記メモリスタックから遠位の前記頂部の終端は、約０．１ｎｍ～約２０ｎｍの範囲のある距離だけ横方向に前記底部を超過する、３Ｄメモリデバイス。
  9. 前記距離が約１ｎｍ～約１０ｎｍの範囲である、請求項８に記載の３Ｄメモリデバイス。
  10. 前記頂部によって覆われ、横方向に前記距離を満たす絶縁部分をさらに備え、前記絶縁部分が、（ｉ）前記底部と前記階段の側面における前記１つまたは複数の導体層の残りの部分とを覆い、（ｉｉ）それぞれの前記階段の真下の別の階段の頂部と接触する、請求項８または９に記載の３Ｄメモリデバイス。
  11. 前記頂部の横方向の寸法が前記底部の横方向の寸法よりも小さい、請求項８に記載のメモリデバイス。
  12. 前記絶縁部分が酸化シリコンまたは高誘電率（ｈｉｇｈ－ｋ）誘電体のうちの少なくとも１つを含む、請求項８に記載の３Ｄメモリデバイス。
  13. 前記メモリスタックが位置された絶縁構造と、
    前記絶縁構造の中に延在して前記導体層のうちのそれぞれ１つの前記頂部に接触するコンタクトと
    をさらに備える、請求項８から１１のいずれか一項に記載の３Ｄメモリデバイス。
  14. ３次元（３Ｄ）メモリデバイスを形成するための方法であって、
    交互配置された複数の犠牲層と複数の誘電体層とを備える誘電体スタックを形成するステップと、
    前記誘電体スタックにおいて階段を形成するステップであって、前記階段が、前記複数の犠牲層のうちの１つまたは複数の犠牲層と、前記複数の誘電体層のうちの１つまたは複数の誘電体層とを備え、前記階段は、前記犠牲層のうちの１つを頂面に露出させ、前記１つまたは複数の犠牲層を側面に露出させる、ステップと、
    前記１つまたは複数の犠牲層を覆うために、前記階段の側面を覆うように、絶縁部分を形成するステップと、
    前記階段の前記頂面を覆うために犠牲部分を形成するステップであって、前記犠牲部分が犠牲層のうちの１つと接触する、ステップと、
    前記１つまたは複数の犠牲層および前記犠牲部分を１つまたは複数の導体層で置き換えるステップと
    を含む方法。
  15. 前記絶縁部分を形成するステップが、
    前記階段を形成して、前記頂面における前記誘電体層のうちの１つを露出させるステップと、
    絶縁層を形成して、前記階段の前記頂面および前記側面を覆うステップと、
    前記階段の前記頂面における前記絶縁層の一部および前記誘電体層のうちの前記１つを除去して、犠牲層のうちの前記１つを露出させるステップであって、前記階段の前記側面における前記絶縁層の残りの部分が前記絶縁部分を形成する、ステップと
    を含む、請求項１４に記載の方法。
  16. 前記絶縁層を形成するステップが原子層堆積（ＡＬＤ）を実施するステップを含む、請求項１５に記載の方法。
  17. 前記絶縁層の前記一部を除去するステップが異方性エッチングプロセスを実施するステップを含む、請求項１５または１６に記載の方法。
  18. 前記絶縁層を形成するステップが酸化シリコンまたは高誘電率（ｈｉｇｈ－ｋ）誘電体のうちの少なくとも１つの層を堆積するステップを含む、請求項１６に記載の方法。
  19. 前記犠牲部分を形成するステップが、
    犠牲膜を形成して、前記階段の前記頂面における前記犠牲層のうちの少なくとも前記１つを覆うステップと、
    前記階段の前記側面における前記犠牲膜の一部を除去して前記絶縁部分を露出させるステップであって、前記階段の前記頂面における前記犠牲膜の残りの部分が前記犠牲部分を形成する、ステップと
    を含む、請求項１４から１８のいずれか一項に記載の方法。
  20. 前記絶縁層を形成するステップが、前記犠牲膜の材料とは異なる誘電材料の層を堆積するステップを含む、請求項１９に記載の方法。
  21. 前記犠牲膜の前記一部を除去するステップが等方性エッチングプロセスを実施するステップを含む、請求項１９に記載の方法。
  22. 前記犠牲膜を形成するステップが前記複数の犠牲層の材料と同じ犠牲材料の膜を堆積するステップを含む、請求項２１に記載の方法。
  23. 前記１つまたは複数の犠牲層および前記犠牲部分を１つまたは複数の導体層で置き換えるステップが、
    前記１つまたは複数の犠牲層および前記犠牲部分を除去して１つまたは複数の横方向陥凹を形成するステップと、
    導体材料を堆積して前記横方向陥凹を埋めて、前記１つまたは複数の導体層を形成するステップと
    を含む、請求項１４から２２のいずれか一項に記載の方法。
  24. 前記誘電体スタックが絶縁構造の中に収まるように、前記誘電体スタックを囲む絶縁構造を形成するステップと、
    前記絶縁スタックの中に延在して前記階段の前記頂面における導体層に接触するコンタクトを形成するステップと
    をさらに含む、請求項２３に記載の方法。
JP2021571433A 2019-11-05 2019-11-05 ３次元メモリデバイスにおいて階段を形成するための方法および構造 Pending JP2022535022A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/115668 WO2021087735A1 (en) 2019-11-05 2019-11-05 Method and structure for forming stairs in three-dimensional memory devices

Publications (1)

Publication Number Publication Date
JP2022535022A true JP2022535022A (ja) 2022-08-04

Family

ID=70198330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021571433A Pending JP2022535022A (ja) 2019-11-05 2019-11-05 ３次元メモリデバイスにおいて階段を形成するための方法および構造

Country Status (6)

Country Link
US (3) US11552097B2 (ja)
JP (1) JP2022535022A (ja)
KR (1) KR20220002497A (ja)
CN (1) CN111033729A (ja)
TW (1) TWI749434B (ja)
WO (1) WO2021087735A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021243703A1 (en) 2020-06-05 2021-12-09 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
KR20210152471A (ko) 2020-06-05 2021-12-15 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 계단 구조와 그 형성 방법
CN113097215B (zh) * 2020-06-11 2021-12-07 长江存储科技有限责任公司 三维存储器结构及其制备方法
WO2022151033A1 (en) * 2021-01-13 2022-07-21 Yangtze Memory Technologies Co., Ltd. Methods for forming stairs in three-dimensional memory devices
CN113013174A (zh) * 2021-03-26 2021-06-22 长江存储科技有限责任公司 一种三维存储器及其制备方法
CN112909005B (zh) * 2021-03-26 2022-12-27 长江存储科技有限责任公司 一种三维存储器及其制备方法
CN113571523A (zh) * 2021-07-21 2021-10-29 长江存储科技有限责任公司 三维存储器及其制备方法
WO2023070616A1 (en) * 2021-10-30 2023-05-04 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having staircase structure and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658309A (zh) * 2017-08-31 2018-02-02 长江存储科技有限责任公司 一种三维存储器阵列的多级接触及其制造方法
US20180053686A1 (en) * 2016-08-16 2018-02-22 Chung-il Hyun Semiconductor devices
CN108428703A (zh) * 2018-04-17 2018-08-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN108493192A (zh) * 2018-06-04 2018-09-04 长江存储科技有限责任公司 三维存储器及其制造方法
US20180277558A1 (en) * 2017-03-23 2018-09-27 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN109196644A (zh) * 2018-04-18 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器设备的阶梯结构的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029236A (ko) * 2014-09-04 2016-03-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9397115B1 (en) * 2014-12-29 2016-07-19 Sandisk Technologies Llc Methods for making a trim-rate tolerant self-aligned contact via structure array
KR102536261B1 (ko) * 2015-12-18 2023-05-25 삼성전자주식회사 3차원 반도체 장치
KR102497116B1 (ko) * 2015-12-30 2023-02-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102619876B1 (ko) * 2016-07-19 2024-01-03 삼성전자주식회사 메모리 장치
KR20180066745A (ko) * 2016-12-09 2018-06-19 삼성전자주식회사 반도체 메모리 장치
US10461163B2 (en) 2017-11-15 2019-10-29 Sandisk Technologies Llc Three-dimensional memory device with thickened word lines in terrace region and method of making thereof
US10608010B2 (en) * 2018-03-09 2020-03-31 Sandisk Technologies Llc Three-dimensional memory device containing replacement contact via structures and method of making the same
KR102565714B1 (ko) * 2018-03-28 2023-08-10 삼성전자주식회사 적층 구조체를 갖는 반도체 소자
KR102466008B1 (ko) * 2018-05-23 2022-11-10 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
JP2020035833A (ja) * 2018-08-28 2020-03-05 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR102633107B1 (ko) * 2018-09-21 2024-02-05 에스케이하이닉스 주식회사 수직형 메모리 장치 및 그 제조 방법
US20220148971A1 (en) * 2019-05-09 2022-05-12 Intel Corporation Non-conductive etch stop structures for memory applications with large contact height differential

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180053686A1 (en) * 2016-08-16 2018-02-22 Chung-il Hyun Semiconductor devices
US20180277558A1 (en) * 2017-03-23 2018-09-27 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN107658309A (zh) * 2017-08-31 2018-02-02 长江存储科技有限责任公司 一种三维存储器阵列的多级接触及其制造方法
CN108428703A (zh) * 2018-04-17 2018-08-21 长江存储科技有限责任公司 三维存储器及其制造方法
CN109196644A (zh) * 2018-04-18 2019-01-11 长江存储科技有限责任公司 用于形成三维存储器设备的阶梯结构的方法
CN108493192A (zh) * 2018-06-04 2018-09-04 长江存储科技有限责任公司 三维存储器及其制造方法

Also Published As

Publication number Publication date
TW202119598A (zh) 2021-05-16
US20210134830A1 (en) 2021-05-06
WO2021087735A1 (en) 2021-05-14
US11552097B2 (en) 2023-01-10
US20210249438A1 (en) 2021-08-12
US20230095343A1 (en) 2023-03-30
TWI749434B (zh) 2021-12-11
KR20220002497A (ko) 2022-01-06
CN111033729A (zh) 2020-04-17
US11950418B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
US11101276B2 (en) Word line contact structure for three-dimensional memory devices and fabrication methods thereof
JP2022535022A (ja) ３次元メモリデバイスにおいて階段を形成するための方法および構造
JP7427685B2 (ja) スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
JP7317995B2 (ja) ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法
WO2020000289A1 (en) Staircase structures for three-dimensional memory device double-sided routing
US10985182B2 (en) Methods for forming three-dimensional memory device without conductor residual caused by dishing
WO2019200561A1 (en) Method for forming channel hole plug of three-dimensional memory device
CN110088906B (zh) 三维存储器件中的高k电介质层及其形成方法
US11765892B2 (en) Three-dimensional memory device and method of manufacture
US11361988B2 (en) Staircase formation in three-dimensional memory device
US11844216B2 (en) Three-dimensional memory devices and fabricating methods thereof
JP7325522B2 (ja) 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス
US11792980B2 (en) Contact structures having conductive portions in substrate in three-dimensional memory devices and methods for forming the same
US11195853B2 (en) Contact structures having conductive portions in substrate in three-dimensional memory devices and methods for forming the same
US11729977B2 (en) Multi-division staircase structure of three-dimensional memory device and method for forming the same
US20220123010A1 (en) Three-dimensional memory devices with channel structures having plum blossom shape

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230807