CN110211964B - 3d nand存储器及其形成方法 - Google Patents

3d nand存储器及其形成方法 Download PDF

Info

Publication number
CN110211964B
CN110211964B CN201910522002.XA CN201910522002A CN110211964B CN 110211964 B CN110211964 B CN 110211964B CN 201910522002 A CN201910522002 A CN 201910522002A CN 110211964 B CN110211964 B CN 110211964B
Authority
CN
China
Prior art keywords
layer
channel
gate
stacked structure
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910522002.XA
Other languages
English (en)
Other versions
CN110211964A (zh
Inventor
霍宗亮
欧文
杨号号
徐伟
严萍
黄攀
周文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201910522002.XA priority Critical patent/CN110211964B/zh
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to KR1020217038979A priority patent/KR20220002582A/ko
Priority to PCT/CN2019/102116 priority patent/WO2020252893A1/en
Priority to CN201980001838.3A priority patent/CN110914989B/zh
Priority to JP2021570218A priority patent/JP7279202B2/ja
Publication of CN110211964A publication Critical patent/CN110211964A/zh
Priority to TW108135961A priority patent/TWI791131B/zh
Priority to US16/670,586 priority patent/US11251195B2/en
Priority to US17/100,874 priority patent/US11765897B2/en
Priority to US17/556,745 priority patent/US11963356B2/en
Application granted granted Critical
Publication of CN110211964B publication Critical patent/CN110211964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

一种3D NAND存储器及其形成方法，本发明的3D NAND存储器的形成方法，直接在半导体衬底上形成控制栅和隔离层的相互层叠的堆叠结构，在堆叠结构中形成存储结构后，刻蚀所述顶层选择栅层，将所述顶层选择栅层断开为若干条顶层选择栅，通过断开的若干条顶层选择栅将3D NAND存储器对应分为若干存储块，因而本申请3D NAND存储器存储块的划分是通过断开的若干条顶层选择栅，无需在堆叠结构中形成栅极隔槽用于不同存储块的划分，因而避免了栅极隔槽特征尺寸的波动，简化了工艺步骤。

Description

3D NAND存储器及其形成方法
技术领域
本发明涉及半导体制作领域，尤其涉及一种降低3D NAND存储器及其方法。
背景技术
NAND闪存是一种功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3D NAND存储器。
现有3D NAND存储器的形成过程一般包括：在衬底上形成隔离层和牺牲层交替层叠的堆叠结构；刻蚀所述堆叠结构，在堆叠结构中形成沟道通孔，在形成沟道通孔后，刻蚀沟道通孔底部的衬底，在衬底中形成凹槽；在沟道通孔底部的凹槽中，通过选择性外延生长(Selective Epitaxial Growth)形成外延硅层，通常该外延硅层也称作SEG；在所述沟道通孔中形成电荷存储层和沟道层，所述沟道层与外延硅层连接；去除牺牲层，在去除牺牲层的位置形成控制栅或字线。
现有的存储器一般包括若干存储块(Block)，存储块与存储块之间一般通过沿垂直方向贯穿所述堆叠结构的栅极隔槽，且所述伪共源极两侧的栅极隔槽暴露出伪共源极对应的侧壁(Gate Line Slit，GLS)隔开，但是现有3D NAND存储器制作过程中，栅极隔槽的特征尺寸容易波动，影响存储器的性能。
发明内容
本发明所要解决的技术问题是在怎样保持3D NAND存储器制作过程中栅极隔槽的特征尺寸的稳定性。
本发明提供了一种3D NAND存储器的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中最顶层的一层控制栅作为顶层选择栅层；
在所述堆叠结构中形成若干沿垂直方向贯穿所述堆叠结构的存储结构；
刻蚀所述顶层选择栅层，将所述顶层选择栅层断开为若干条顶层选择栅，所述断开的若干条顶层选择栅以及断开位置下的控制栅为连续的，所述断开的若干条顶层选择栅将3D NAND存储器对应分为若干存储块。
可选的，所述控制栅的材料为多晶硅、锗、锗硅或金属。
可选的，所述堆叠结构中未形成栅极隔槽以及位于栅极隔槽中的阵列共源极。
可选的，所述堆叠结构中最底层的一层控制栅作为底层选择栅层，所述底层选择栅层被隔断为若干条底层选择栅。
可选的，在所述堆叠结构中形成若干沿垂直方向贯穿堆叠结构的沟道通孔，在所述沟道通孔中形成存储结构。
可选的，在所述沟道通孔中形成存储结构之前，沿所述沟道通孔继续刻蚀所述半导体衬底，在所述半导体衬底中形成凹槽；在所述凹槽和部分沟道通孔中形成第一外延半导体层，所述第一外延半导体层的顶部表面位于底层选择栅层表面的隔离层中；在所述第一外延半导体层上的沟道通孔中形成存储结构；在形成存储结构后，回刻蚀去除部分厚度的存储结构，所述回刻蚀后的存储结构的表面高于顶层选择栅层的顶部表面低于最顶层的隔离层的顶部表面；在回刻蚀后的存储结构上的沟道通孔中形成第二半导体层。
可选的，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层。
可选的，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。
可选的，所述堆叠结构包括下层堆叠结构和位于下层堆叠结构上的上层堆叠结构，下层堆叠结构和上层堆叠结构均包括若干交替层叠的控制栅和隔离层，先在所述半导体衬底上形成下层堆叠结构；刻蚀所述下层堆叠结构，在下层堆叠结构中形成沿垂直方向贯穿下层堆叠结构的若干下层沟道通孔；在所述下层沟道通孔中形成下层牺牲材料层；在下层堆叠结构上形成上层堆叠结构，所述上层堆叠结构中的最顶层控制栅作为顶层选择栅层；刻蚀所述上层堆叠结构，在上层堆叠结构中形成沿垂直方向贯穿上层堆叠结构的上层沟道通孔，所述上层沟道通孔位于对应的下层沟道通孔上，所述上层沟道通孔与对应的下层沟道通孔构成沟道通孔。
可选的，去除所述下层沟道通孔中的下层牺牲材料层，在所述上层沟道通孔与对应的下层沟道通孔形成存储结构。
可选的，在所述顶层选择栅层断开的位置填充隔离材料，形成顶层选择栅隔断区。
本发明还提供了一种3D NAND存储器，包括：
半导体衬底，所述半导体衬底上具有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中最顶层的一层控制栅作为顶层选择栅层，所述堆叠结构中具有若干沿垂直方向贯穿所述堆叠结构的存储结构；
顶层选择栅隔断区，将所述顶层选择栅层断开为若干条顶层选择栅，所述断开的若干条顶层选择栅将3D NAND存储器对应分为若干存储块。
可选的，所述控制栅的材料为多晶硅、锗、锗硅或金属
可选的，所述堆叠结构中不具有栅极隔槽以及位于栅极隔槽中的阵列共源极。
可选的，所述堆叠结构中最底层的一层控制栅作为底层选择栅，所述底层选择栅层被底层选择栅隔断区隔断为若干条底层选择栅。
可选的，所述堆叠结构中具有若干沟道通孔，所述沟道通孔底部的所述半导体衬底中形成有凹槽；所述凹槽和部分沟道通孔中具有第一外延半导体层，所述第一外延半导体层的顶部表面位于底层选择栅层表面的隔离层中；所述存储结构位于所述第一外延半导体层上的沟道通孔中，所述存储结构的表面高于顶层选择栅层的顶部表面低于最顶层的隔离层的顶部表面；位于所述存储结构上的沟道通孔中的第二半导体层。
可选的，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。
可选的，所述堆叠结构包括下层堆叠结构和位于下层堆叠结构上的上层堆叠结构，下层堆叠结构和上层堆叠结构均包括若干交替层叠的控制栅和隔离层；位于下层堆叠结构中的沿垂直方向贯穿下层堆叠结构的若干下层沟道通孔；位于上层堆叠结构的沿垂直方向贯穿上层堆叠结构的上层沟道通孔，所述上层沟道通孔位于对应的下层沟道通孔上，所述上层沟道通孔与对应的下层沟道通孔构成沟道通孔；位于所述上层沟道通孔与对应的下层沟道通孔的存储结构。
可选的，所述下层堆叠结构中最底层的控制栅为底层选择栅层，所述上层堆叠结构中最顶层的控制栅为顶层选择栅层，所述下层沟道通孔底部的所述半导体衬底中形成有凹槽；所述凹槽和部分下层沟道通孔中具有第一外延半导体层，所述第一外延半导体层的顶部表面位于底层选择栅层表面的隔离层中；所述存储结构位于所述第一外延半导体层上的下层沟道通孔和上层沟道通孔中，所述存储结构的表面高于顶层选择栅层的顶部表面低于最顶层的隔离层的顶部表面；位于所述存储结构上的上层沟道通孔中的第二半导体层。
与现有技术相比，本发明技术方案具有以下优点：
本发明的3D NAND存储器的形成方法，直接在半导体衬底上形成控制栅和隔离层的相互层叠的堆叠结构，在堆叠结构中形成存储结构后，刻蚀所述顶层选择栅层，将所述顶层选择栅层断开为若干条顶层选择栅，所述断开的若干条顶层选择栅以及断开位置下的控制栅为连续的，通过断开的若干条顶层选择栅将3D NAND存储器对应分为若干存储块，即本申请3D NAND存储器存储块的划分是通过断开的若干条顶层选择栅，无需在断开的若干条顶层选择栅以及断开位置下的堆叠结构中形成栅极隔槽用于不同存储块的划分，因而避免了栅极隔槽特征尺寸的波动，简化了工艺步骤，并且在半导体衬底上直接形成若干层堆叠的控制栅，无需进行形成牺牲层，然后去除牺牲层，然后在去除牺牲层回填金属形成控制栅的步骤，因而简化了3D NAND存储器的制作工艺。
进一步，所述底层选择栅层通过底层选择栅隔断区被隔断为若干条底层选择栅，且顶层选择栅隔断区将顶层选择栅层隔断为若干条顶层选择栅，因而不同的底层选择栅和顶层选择栅的组合可以实现对3D NAND存储器页(Page)存储的选定。
进一步，所述堆叠结构包括下层堆叠结构和位于下层堆叠结构上的上层堆叠结构，使得形成的3D NAND存储器的集成度更高。
本发明的3D NAND存储器，半导体衬底，所述半导体衬底上具有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中最顶层的一层控制栅作为顶层选择栅层，所述堆叠结构中具有若干沿垂直方向贯穿所述堆叠结构的存储结构；顶层选择栅隔断区，将所述顶层选择栅层断开为若干条顶层选择栅，所述顶层选择栅隔断区以及断开的若干条顶层选择栅下的控制栅为连续的，所述断开的若干条顶层选择栅将3D NAND存储器对应分为若干存储块。因而本申请3D NAND存储器存储块的划分是通过断开的若干条顶层选择栅，无需在顶层选择栅隔断区以及断开的若干条顶层选择栅下的堆叠结构中形成栅极隔槽用于不同存储块的划分，因而避免了栅极隔槽特征尺寸的波动，简化了工艺步骤
附图说明
图1-图4为本发明第一实施例3D NAND形成过程的结构示意图；
图5为本发明第二实施例3D NAND形成过程的结构示意图。
具体实施方式
如背景技术所言，现有3D NAND存储器制作过程中，栅极隔槽的特征尺寸容易波动，影响存储器的性能。
研究发现，现有的栅极隔槽的侧壁容易倾斜，使得测量获得的栅极隔槽的特征尺寸容易产生波动。
进一步研究发现，由于形成的栅极隔槽的高宽比很大，且在形成栅极隔槽后，还会去除堆叠结构中的牺牲层，因而使得堆叠结构的强度不足，进而使得栅极隔槽的侧壁容易变形或倾斜。并且，由于3D NAND存储器制作过程中很多制作工艺都是在高温下进行，高温环境使得隔离层会产生变形，从而使得栅极隔槽的侧壁也跟着变形或倾斜。此外，后续在栅极隔槽中形成阵列共源极时，由于阵列共源极的材料会产生不同程度的应力，也会使得栅极隔槽的侧壁容易变形或倾斜。
为此，本发明提供了一种3D NAND存储器及其形成方法，本发明的3D NAND存储器的形成方法，直接在半导体衬底上形成控制栅和隔离层的相互层叠的堆叠结构，在堆叠结构中形成存储结构后，刻蚀所述顶层选择栅层，将所述顶层选择栅层断开为若干条顶层选择栅，通过断开的若干条顶层选择栅将3D NAND存储器对应分为若干存储块，因而本申请3DNAND存储器存储块的划分是通过断开的若干条顶层选择栅，无需在堆叠结构中形成栅极隔槽用于不同存储块的划分，因而避免了栅极隔槽特征尺寸的波动，简化了工艺步骤，并且在半导体衬底上直接形成若干层堆叠的控制栅，无需进行形成牺牲层，然后去除牺牲层，然后在去除牺牲层回填金属形成控制栅的步骤，因而简化了3D NAND存储器的制作工艺。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1-图4为本发明第一实施例3D NAND形成过程的结构示意图。
参考图1，提供半导体衬底100；在所述半导体衬底100上形成控制栅103和隔离层104交替层叠的堆叠结构111，所述堆叠结构111中最顶层的一层控制栅作为顶层选择栅层114；在所述堆叠结构111中形成若干沿垂直方向贯穿所述堆叠结构的存储结构119。
所述半导体衬底100的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中，所述半导体衬底100的材料为单晶硅(Si)。
所述堆叠结构111中控制栅103和隔离层104交替层叠，即在形成一层控制栅103后，相应的在该控制栅103上形成一层隔离层104，然后重复进行形成控制栅103和隔离层104的步骤。所述控制栅103直接作为3D NAND存储器的字线，所述控制栅103的材料可以为多晶硅、锗、锗硅或金属。形成所述控制栅层103可以采用溅射、化学气相沉积、物理气相沉积或其他合适的工艺。本申请中直接在半导体衬底100上形成若干层控制栅，无需进行形成牺牲层，然后去除牺牲层，然后在去除牺牲层回填金属形成控制栅的步骤，因而简化了3DNAND存储器的制作工艺。
在一实施例中，将堆叠结构111中最底层的一层控制栅作为底层选择栅层112，具体的，所述堆叠结构111的形成过程包括：在所述半导体衬底上形成缓冲氧化层；在所述缓冲氧化层上形成底层选择栅层112；刻蚀所述底层选择栅层112，形成若干贯穿底层选择栅层112的(第一)开口，所述(第一)开口将所述底层选择栅层112隔断为若干条底层选择栅，所述底层选择栅用于控制沟道通孔沟道层与半导体衬底之间(源区)的导通；在所述(第一)开口中填充隔离层材料，形成底层选择栅隔断区131；然后在所述隔断开的底层选择栅层112上重复交替形成隔离层104和位于隔离层104上的控制栅103，直至形成堆叠结构111，所述堆叠结构111中的最顶层的一层控制栅作为顶层选择栅层114。
所述隔离层104用于相邻控制栅103之间以及控制栅103与存储结构之间的电学隔离。
所述隔离层104的材料可以为氧化硅、氮化硅、氮氧化硅、氮碳化硅中的一种。本实施例中，所述隔离层104的材料为氧化硅，所述隔离层104可以采用化学气相沉积工艺形成。
在一实施例中，所述堆叠结构可以包括台阶区和核心区，所述台阶区中若干层控制栅呈台阶分布，每一个台阶后续会连接一个接触插塞，所述核心区为形成存储结构的区域，图1所示的结构为部分核心区的示意图。
所述堆叠结构111中具有若干沿垂直方向贯穿所述堆叠结构的存储结构119，在一实施例中，所述存储结构119的形成过程包括：在所述堆叠结构111中形成若干沿垂直方向贯穿堆叠结构的沟道通孔，在所述沟道通孔中形成存储结构119。
所述存储结构119包括位于沟道通孔侧壁表面上的电荷存储层109和位于电荷存储层109侧壁表面的沟道层108。
在一实施例中，所述电荷存储层109包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层；所述沟道层108填充满剩余的沟道通孔。所述隧穿层可以包括氧化硅、氮氧化硅或其任何组合。所述储存层可以包括氮化硅、氮氧化硅、硅或其任何组合。所述阻挡层可以包括氧化硅、氮氧化硅、高介电常数(高k)电介质或其任何组合，所述沟道层108材料可以为掺杂N型杂质离子(比如磷离子)的多晶硅。在一个具体的实施例中，所述电荷存储层109可以为氧化硅/氮氧化硅(或氮化硅)/氧化硅(ONO)的复合层。
在另一实施例中，在所述沟道通孔中形成存储结构之前，沿所述沟道通孔继续刻蚀所述半导体衬底100，在所述半导体衬底100中形成凹槽；在所述凹槽和部分沟道通孔中形成第一半导体外延层107，所述第一半导体外延层107的顶部表面位于底层选择栅112表面的隔离层104中；在所述第一半导体外延层107上的沟道通孔中形成存储结构；在形成存储结构后，回刻蚀去除部分厚度的存储结构，所述回刻蚀后的存储结构的表面高于顶层选择栅层114的顶部表面低于最顶层的隔离层104的顶部表面；在回刻蚀后的存储结构上的沟道通孔中形成第二半导体层110。所述第一半导体外延层107和第二半导体层110的材料可以为硅、锗或硅锗。
在一实施例中，所述存储结构119的形成过程包括：在沟道通孔的侧壁和底部形成电荷存储层，电荷存储层109包括位于沟道通孔的侧壁和底部表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层；在电荷存储层上形成第一沟道层；刻蚀去除沟道通孔底部上的第一沟道层和电荷存储层，形成暴露出第一外延半导体层107表面的开口；在所述开口中以及第一沟道层表面形成第二沟道层，所述第二沟道层和第一沟道层构成沟道层108。
参考图2，刻蚀所述顶层选择栅层114，将所述顶层选择栅层114断开为若干条顶层选择栅(所述顶层选择栅用于控制沟道通孔中的沟道层与相应的位线之间的导通)，所述断开的若干条顶层选择栅以及断开位置下的控制栅103为连续的，所述断开的若干条顶层选择栅将3D NAND存储器对应分为若干存储块。
刻蚀所述顶层选择栅层114可以采用各项异性的干法刻蚀工艺(比如可以为等离子刻蚀工艺)，刻蚀所述顶层选择栅层114时，在所述顶层选择栅层114中形成分立的若干(第二)开口115，相邻的两个(第二)开口115之间即为一条顶层选择栅。
在一实施例中，当所述顶层选择栅层114表面上还具有一层隔离层(顶层隔离层)104时，先刻蚀所述底层隔离层104，然后刻蚀所述顶层选择栅层114，在底层隔离层104和顶层选择栅层114中形成若干(第二)开口115。
在一实施例中，刻蚀所述选择栅114之前在所述顶层的隔离层104表面上形成图形化的掩膜层(比如图形化的光刻胶层)，以所述图形化的光刻胶层为掩膜，刻蚀所述顶层隔离层和顶层选择栅114。
参考图3和图4，图4为俯视结构示意图，图3为图4沿切割线AB方向的剖面结构示意图，在所述顶层选择栅层断开的位置(若干(第二)开口115中)填充隔离材料，形成顶层选择栅隔断区116。
所述顶层选择栅隔断区116的材料为氧化硅、氮化硅、氮氧化硅中的一种或几种，或者也可以其他合适的隔离材料。
所述顶层选择栅隔断区116将顶层选择栅层断开为若干(≥2)条顶层选择栅，所述断开的若干条顶层选择栅将3D NAND存储器对应分为若干存储块(Block)，选中(通过选择电路(形成在半导体衬底上)在相应的顶层选择栅上施加电压)相应的顶层选择栅，即可对相应的存储块进行相应的操作(包括擦除，编程等)。请参考图4，三个分立的顶层选择栅隔断区116将顶层选择栅层断开为四条分立的顶层选择栅，包括顶层选择栅114a，顶层选择栅114b，顶层选择栅114c，顶层选择栅114d，4条顶层选择栅将3D NAND存储器对应分为4个存储块，包括存储块41、存储块42、存储块43和存储块44，即对4个存储块中的存储单元进行相关的操作(包括擦除，编程等)时，选中顶层选择栅114a，顶层选择栅114b，顶层选择栅114c，顶层选择栅114d中的任何一个，即可对相应的存储块中的存储单元进行相应的操作，比如在对存储块42进行擦除(将半导体衬底100或者沟道层108中的空穴注入到存储结构的电荷存储层109中)时，将存储块42对应的顶层选择栅114b和对应的底层选择栅浮空(不施加电压)，在其他存储块(41、43和44)对应的顶层选择栅114a、顶层选择栅114c，顶层选择栅114d以及底层选择栅施加操作电压，使得相应层存储结构上下两端的通道是关闭的。需要说明的是，图3和图4所示的存储块结构仅是为了方便说明做出的一个示例，其不应限制本发明的保护范围。
在一实施例中，由于底层选择栅层112通过底层选择栅隔断区131被隔断为若干条底层选择栅，且顶层选择栅隔断区116将顶层选择栅层114隔断为若干条顶层选择栅，通过不同的底层选择栅和顶层选择栅的组合可以实现对3D NAND存储器页(Page)存储的选定。
前述3D NAND存储器制作过程，直接在半导体衬底上形成控制栅和隔离层的相互层叠的堆叠结构，在堆叠结构中形成存储结构后，刻蚀所述顶层选择栅层，将所述顶层选择栅层断开为若干条顶层选择栅，所述断开的若干条顶层选择栅以及断开位置下的控制栅103为连续的，通过断开的若干条顶层选择栅将3D NAND存储器对应分为若干存储块，即本申请3D NAND存储器存储块的划分是通过断开的若干条顶层选择栅，无需在断开的若干条顶层选择栅以及断开位置下的堆叠结构中形成栅极隔槽用于不同存储块的划分，因而避免了栅极隔槽特征尺寸的波动，并且在半导体衬底上直接形成若干层堆叠的控制栅，无需进行形成牺牲层，然后去除牺牲层，然后在去除牺牲层回填金属形成控制栅的步骤，因而简化了3D NAND存储器的制作工艺。
图5为本发明第二实施例3D NAND形成过程的结构示意图。本实施例与前述实施例(第一实施例)的区别在于所述堆叠结构包括下层堆叠结构和位于下层堆叠结构上的上层堆叠结构。需要说明的是，本实施例中与前述实施例中相同或相似结构的限定或描述，在后续不再赘述，具体请参考前述实施例(第一实施例)中相应部分的限定或描述。
参考图1，提供半导体衬底100；在所述半导体衬底上形成堆叠结构，所述堆叠结构包括下层堆叠结构211和位于下层堆叠结构211上的上层堆叠结构212，下层堆叠结构211和上层堆叠结构212均包括若干交替层叠的控制栅103和隔离层104，所述堆叠结构的形成过程包括：先在所述半导体衬底100上形成下层堆叠结构211；刻蚀所述下层堆叠结构211，在下层堆叠结构211中形成沿垂直方向贯穿下层堆叠结构211的若干下层沟道通孔；在所述下层沟道通孔中形成下层牺牲材料层；在下层堆叠结构211上形成上层堆叠结构212，所述上层堆叠结构212中的最顶层控制栅作为顶层选择栅层114；刻蚀所述上层堆叠结构212，在上层堆叠结构212中形成沿垂直方向贯穿上层堆叠结构的上层沟道通孔，所述上层沟道通孔位于对应的下层沟道通孔上，所述上层沟道通孔与对应的下层沟道通孔构成沟道通孔；去除所述下层沟道通孔中的下层牺牲材料层，在所述上层沟道通孔与对应的下层沟道通孔形成存储结构109。
在一实施例中，将下层堆叠结构211中最底层的一层控制栅作为底层选择栅层112，下层堆叠结构211的形成过程包括：所述堆叠结构111的形成过程包括：在所述半导体衬底上形成缓冲氧化层；在所述缓冲氧化层上形成底层选择栅层112；刻蚀所述底层选择栅层112，形成若干贯穿底层选择栅层112的(第一)开口，所述(第一)开口将所述底层选择栅层112隔断为若干条底层选择栅，所处底层选择栅用于控制沟通通孔沟道层与半导体衬底之间(源区)的导通；在所述(第一)开口中填充隔离层材料，形成底层选择栅隔断区131；然后在所述隔断开的底层选择栅层112上重复交替形成隔离层104和位于隔离层104上的控制栅103，直至形成下层堆叠结构211。
在另一实施例中，在形成下层沟道通孔后，沿所述下层沟道通孔继续刻蚀所述半导体衬底100，在所述半导体衬底100中形成凹槽；在所述凹槽和部分沟道通孔中形成第一外延半导体层107，所述第一外延半导体层107的顶部表面位于底层选择栅112表面的隔离层104中；在所述第一外延半导体层107上的下层沟道通孔中形成下层牺牲材料层；在下层堆叠结构211上形成上层堆叠结构212，所述上层堆叠结构212中的最顶层控制栅作为顶层选择栅层114；刻蚀所述上层堆叠结构212，在上层堆叠结构212中形成沿垂直方向贯穿上层堆叠结构的上层沟道通孔，所述上层沟道通孔位于对应的下层沟道通孔上，所述上层沟道通孔与对应的下层沟道通孔构成沟道通孔；去除所述下层沟道通孔中的下层牺牲材料层，在所述上层沟道通孔与对应的下层沟道通孔形成存储结构109；在形成存储结构后，回刻蚀去除部分厚度的存储结构，所述回刻蚀后的存储结构的表面高于顶层选择栅层114的顶部表面低于最顶层的隔离层104的顶部表面；在回刻蚀后的存储结构上的上层沟道通孔中形成第二半导体层110。所述第一外延半导体层107和第二半导体层110的材料可以为硅、锗或硅锗。
本发明还提供了一种3D NAND存储器，请参考图3和图4，包括：
半导体衬底100，所述半导体衬底100上具有控制栅103和隔离层104交替层叠的堆叠结构111，所述堆叠结构111中最顶层的一层控制栅作为顶层选择栅层114，所述堆叠结构111中具有若干沿垂直方向贯穿所述堆叠结构的存储结构119；
顶层选择栅隔断区116，将所述顶层选择栅层114断开为若干条顶层选择栅(114a-114b)，所述断开的若干条顶层选择栅(114a-114b)将3D NAND存储器对应分为若干存储块。
具体的，所述控制栅的材料为多晶硅或金属。
所述堆叠结构中不具有栅极隔槽以及位于栅极隔槽中的阵列共源极。
所述堆叠结构中最底层的一层控制栅作为底层选择栅112，所述底层选择栅层112被底层选择栅隔断区131隔断为若干条底层选择栅。
在一实施例中，所述堆叠结构111中具有若干沟道通孔，所述沟道通孔底部的所述半导体衬底100中形成有凹槽；所述凹槽和部分沟道通孔中具有第一外延半导体层107，所述第一外延半导体层107的顶部表面位于底层选择栅层112表面的隔离层104中；所述存储结构119位于所述第一外延半导体层上的沟道通孔中，所述存储结构119的表面高于顶层选择栅层114的顶部表面低于最顶层的隔离层104的顶部表面；位于所述存储结构119上的沟道通孔中的第二半导体层110。
所述存储结构119包括位于沟道通孔侧壁表面上的电荷存储层109和位于电荷存储层侧壁表面的沟道层108，所述电荷存储层108包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。
在一实施例中，请参考图5，所述堆叠结构包括下层堆叠结构211和位于下层堆叠结构211上的上层堆叠结构212，下层堆叠结构211和上层堆叠结构212均包括若干交替层叠的控制栅103和隔离层104；位于下层堆叠结构211中的沿垂直方向贯穿下层堆叠结构的若干下层沟道通孔；位于上层堆叠结构212的沿垂直方向贯穿上层堆叠结构的上层沟道通孔，所述上层沟道通孔位于对应的下层沟道通孔上，所述上层沟道通孔与对应的下层沟道通孔构成沟道通孔；位于所述上层沟道通孔与对应的下层沟道通孔的存储结构119。
在一实施例中，所述下层堆叠结构211中最底层的控制栅为底层选择栅层，所述上层堆叠结构212中最顶层的控制栅为顶层选择栅层，所述下层沟道通孔底部的所述半导体衬底100中形成有凹槽；所述凹槽和部分下层沟道通孔中具有第一外延半导体层107，所述第一外延半导体层107的顶部表面位于底层选择栅层112表面的隔离层104中；所述存储结构119位于所述第一外延半导体层上的下层沟道通孔和上层沟道通孔中，所述存储结构119的表面低于高于顶层选择栅层114的顶部表面低于最顶层的隔离层104的顶部表面；位于所述存储结构119上的上层沟道通孔中的第二半导体层110。
需要说明的是，本实施例中关于3D NAND存储器的其他限定或描述，在本实施例中不再限定，具体请参考前述实施例(3D NAND存储器形成过程)中相关限定或描述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (17)

1.一种3D NAND存储器的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中最顶层的一层控制栅作为顶层选择栅层，所述堆叠结构中最底层的一层控制栅作为底层选择栅层，所述底层选择栅层被隔断为若干条底层选择栅；
在所述堆叠结构中形成若干沿垂直方向贯穿所述堆叠结构的存储结构；
刻蚀所述顶层选择栅层，将所述顶层选择栅层断开为若干条顶层选择栅，所述断开的若干条顶层选择栅以及断开位置下的控制栅为连续的，所述断开的若干条顶层选择栅将3DNAND存储器对应分为若干存储块，通过不同的底层选择栅和顶层选择栅的组合实现对3DNAND存储器页存储的选定。
2.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述控制栅的材料为多晶硅、锗、锗硅或金属。
3.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述堆叠结构中未形成栅极隔槽以及位于栅极隔槽中的阵列共源极。
4.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，在所述堆叠结构中形成若干沿垂直方向贯穿堆叠结构的沟道通孔，在所述沟道通孔中形成存储结构。
5.如权利要求4所述的3D NAND存储器的形成方法，其特征在于，在所述沟道通孔中形成存储结构之前，沿所述沟道通孔继续刻蚀所述半导体衬底，在所述半导体衬底中形成凹槽；在所述凹槽和部分沟道通孔中形成第一外延半导体层，所述第一外延半导体层的顶部表面位于底层选择栅层表面的隔离层中；在所述第一外延半导体层上的沟道通孔中形成存储结构；在形成存储结构后，回刻蚀去除部分厚度的存储结构，所述回刻蚀后的存储结构的表面高于顶层选择栅层的顶部表面低于最顶层的隔离层的顶部表面；在回刻蚀后的存储结构上的沟道通孔中形成第二半导体层。
6.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层。
7.如权利要求6所述的3D NAND存储器的形成方法，其特征在于，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。
8.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，所述堆叠结构包括下层堆叠结构和位于下层堆叠结构上的上层堆叠结构，下层堆叠结构和上层堆叠结构均包括若干交替层叠的控制栅和隔离层，先在所述半导体衬底上形成下层堆叠结构；刻蚀所述下层堆叠结构，在下层堆叠结构中形成沿垂直方向贯穿下层堆叠结构的若干下层沟道通孔；在所述下层沟道通孔中形成下层牺牲材料层；在下层堆叠结构上形成上层堆叠结构，所述上层堆叠结构中的最顶层控制栅作为顶层选择栅层；刻蚀所述上层堆叠结构，在上层堆叠结构中形成沿垂直方向贯穿上层堆叠结构的上层沟道通孔，所述上层沟道通孔位于对应的下层沟道通孔上，所述上层沟道通孔与对应的下层沟道通孔构成沟道通孔。
9.如权利要求8所述的3D NAND存储器的形成方法，其特征在于，去除所述下层沟道通孔中的下层牺牲材料层，在所述上层沟道通孔与对应的下层沟道通孔形成存储结构。
10.如权利要求1所述的3D NAND存储器的形成方法，其特征在于，在所述顶层选择栅层断开的位置填充隔离材料，形成顶层选择栅隔断区。
11.一种3D NAND存储器，其特征在于，包括：
半导体衬底，所述半导体衬底上具有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中最顶层的一层控制栅作为顶层选择栅层，所述堆叠结构中具有若干沿垂直方向贯穿所述堆叠结构的存储结构，所述堆叠结构中最底层的一层控制栅作为底层选择栅层，所述底层选择栅层被隔断为若干条底层选择栅；
顶层选择栅隔断区，将所述顶层选择栅层断开为若干条顶层选择栅，所述顶层选择栅隔断区以及断开的若干条顶层选择栅下的控制栅为连续的，所述断开的若干条顶层选择栅将3D NAND存储器对应分为若干存储块，通过不同的底层选择栅和顶层选择栅的组合实现对3D NAND存储器页存储的选定。
12.如权利要求11所述的3D NAND存储器，其特征在于，所述控制栅的材料为多晶硅、锗、锗硅或金属。
13.如权利要求11所述的3D NAND存储器，其特征在于，所述堆叠结构中不具有栅极隔槽以及位于栅极隔槽中的阵列共源极。
14.如权利要求11所述的3D NAND存储器，其特征在于，所述堆叠结构中具有若干沟道通孔，所述沟道通孔底部的所述半导体衬底中形成有凹槽；所述凹槽和部分沟道通孔中具有第一外延半导体层，所述第一外延半导体层的顶部表面位于底层选择栅层表面的隔离层中；所述存储结构位于所述第一外延半导体层上的沟道通孔中，所述存储结构的表面高于顶层选择栅层的顶部表面低于最顶层的隔离层的顶部表面；位于所述存储结构上的沟道通孔中的第二半导体层。
15.如权利要求14所述的3D NAND存储器，其特征在于，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层，所述电荷存储层包括位于沟道通孔侧壁表面上的阻挡层、位于阻挡层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿层。
16.如权利要求11所述的3D NAND存储器，其特征在于，所述堆叠结构包括下层堆叠结构和位于下层堆叠结构上的上层堆叠结构，下层堆叠结构和上层堆叠结构均包括若干交替层叠的控制栅和隔离层；位于下层堆叠结构中的沿垂直方向贯穿下层堆叠结构的若干下层沟道通孔；位于上层堆叠结构的沿垂直方向贯穿上层堆叠结构的上层沟道通孔，所述上层沟道通孔位于对应的下层沟道通孔上，所述上层沟道通孔与对应的下层沟道通孔构成沟道通孔；位于所述上层沟道通孔与对应的下层沟道通孔的存储结构。
17.如权利要求16所述的3D NAND存储器，其特征在于，所述下层堆叠结构中最底层的控制栅为底层选择栅层，所述上层堆叠结构中最顶层的控制栅为顶层选择栅层，所述下层沟道通孔底部的所述半导体衬底中形成有凹槽；所述凹槽和部分下层沟道通孔中具有第一外延半导体层，所述第一外延半导体层的顶部表面位于底层选择栅层表面的隔离层中；所述存储结构位于所述第一外延半导体层上的下层沟道通孔和上层沟道通孔中，所述存储结构的表面高于顶层选择栅层的顶部表面低于最顶层的隔离层的顶部表面；位于所述存储结构上的上层沟道通孔中的第二半导体层。
CN201910522002.XA 2019-06-17 2019-06-17 3d nand存储器及其形成方法 Active CN110211964B (zh)

Priority Applications (9)

Application Number Priority Date Filing Date Title
CN201910522002.XA CN110211964B (zh) 2019-06-17 2019-06-17 3d nand存储器及其形成方法
PCT/CN2019/102116 WO2020252893A1 (en) 2019-06-17 2019-08-23 Three-dimensional memory device without gate line slits and method for forming the same
CN201980001838.3A CN110914989B (zh) 2019-06-17 2019-08-23 不具有栅极线缝隙的三维存储器件及用于形成其的方法
JP2021570218A JP7279202B2 (ja) 2019-06-17 2019-08-23 ゲート線スリットがない３次元メモリデバイスおよびそれを形成するための方法
KR1020217038979A KR20220002582A (ko) 2019-06-17 2019-08-23 게이트 라인 슬릿이 없는 3차원 메모리 디바이스 및 그 형성 방법
TW108135961A TWI791131B (zh) 2019-06-17 2019-10-04 不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法
US16/670,586 US11251195B2 (en) 2019-06-17 2019-10-31 Three-dimensional memory device without gate line slits and method for forming the same
US17/100,874 US11765897B2 (en) 2019-06-17 2020-11-21 Three-dimensional memory device without gate line slits and method for forming the same
US17/556,745 US11963356B2 (en) 2019-06-17 2021-12-20 Three-dimensional memory device without gate line slits and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910522002.XA CN110211964B (zh) 2019-06-17 2019-06-17 3d nand存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN110211964A CN110211964A (zh) 2019-09-06
CN110211964B true CN110211964B (zh) 2022-03-18

Family

ID=67793127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910522002.XA Active CN110211964B (zh) 2019-06-17 2019-06-17 3d nand存储器及其形成方法

Country Status (3)

Country Link
CN (1) CN110211964B (zh)
TW (1) TWI791131B (zh)
WO (1) WO2020252893A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931500B (zh) * 2019-10-25 2023-09-05 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111146209A (zh) * 2019-12-25 2020-05-12 长江存储科技有限责任公司 3d存储器件及其制造方法
CN114038793A (zh) * 2020-01-21 2022-02-11 长江存储科技有限责任公司 三维nand存储器件及形成其的方法
CN111162078A (zh) * 2020-02-21 2020-05-15 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN112289798B (zh) * 2020-10-28 2021-10-15 长江存储科技有限责任公司 三维存储器及其制造方法
CN112530966B (zh) * 2020-12-04 2021-07-16 长江存储科技有限责任公司 三维存储器及其制造方法
CN112614845B (zh) * 2020-12-15 2024-05-07 长江存储科技有限责任公司 存储器的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831887A (zh) * 2018-06-20 2018-11-16 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
CN109786382A (zh) * 2019-01-24 2019-05-21 长江存储科技有限责任公司 三维存储器及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101812260B1 (ko) * 2010-10-20 2017-12-28 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
US8614126B1 (en) * 2012-08-15 2013-12-24 Sandisk Technologies Inc. Method of making a three-dimensional memory array with etch stop
KR20140028968A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10355015B2 (en) * 2016-03-23 2019-07-16 Sandisk Technologies Llc Three-dimensional NAND memory device with common bit line for multiple NAND strings in each memory block
US10050054B2 (en) * 2016-10-05 2018-08-14 Sandisk Technologies Llc Three-dimensional memory device having drain select level isolation structure and method of making thereof
US10236300B2 (en) * 2017-07-25 2019-03-19 Sandisk Technologies Llc On-pitch drain select level isolation structure for three-dimensional memory device and method of making the same
CN109690774B (zh) * 2018-12-07 2019-11-22 长江存储科技有限责任公司 用于三维存储器的阶梯结构和接触结构
CN111276486B (zh) * 2018-12-07 2021-03-12 长江存储科技有限责任公司 新型3d nand存储器件及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831887A (zh) * 2018-06-20 2018-11-16 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
CN109786382A (zh) * 2019-01-24 2019-05-21 长江存储科技有限责任公司 三维存储器及其制造方法

Also Published As

Publication number Publication date
TW202101737A (zh) 2021-01-01
TWI791131B (zh) 2023-02-01
CN110211964A (zh) 2019-09-06
WO2020252893A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
CN110176461B (zh) 3d nand存储器及其形成方法
CN110112134B (zh) 3d nand存储器及其形成方法
CN110211964B (zh) 3d nand存储器及其形成方法
CN110211965B (zh) 3d nand存储器及其形成方法
CN108735754B (zh) 半导体器件
KR101944201B1 (ko) 빗살 형상의 소스 전극을 갖는 3차원 메모리 디바이스 및 그 제조 방법
CN106024794B (zh) 半导体器件及其制造方法
CN110211966B (zh) 一种3d nand存储器件及其制造方法
CN110289265B (zh) 3d nand存储器的形成方法
US20210210507A1 (en) Non-volatile storage device and method of manufacturing the same
CN110289263B (zh) 3d nand存储器及其形成方法
CN110197830B (zh) 3d nand存储器及其形成方法
KR20180076298A (ko) 대체 게이트를 갖는 수직 채널형 3차원 비휘발성 반도체 메모리 디바이스의 제조방법
CN109755252B (zh) 一种存储器件及其制造方法
CN109830483B (zh) 3d nand存储器及其形成方法
CN109872997B (zh) 一种3d nand存储器件及其制造方法
CN109860196B (zh) 3d nand存储器的形成方法
KR102399462B1 (ko) 수직형 메모리 장치
CN109904169B (zh) 3d nand存储器的形成方法
CN111668228B (zh) 3d nand存储器及其形成方法
CN111785733A (zh) 3d nand存储器的形成方法
CN115360200A (zh) 三维存储器及其制备方法
CN109887924B (zh) 3d nand存储器的形成方法
CN109817635B (zh) 3d nand存储器的形成方法
CN111403400B (zh) 存储器的阵列共源极及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant