TW202101737A - 不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法 - Google Patents

不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法 Download PDF

Info

Publication number
TW202101737A
TW202101737A TW108135961A TW108135961A TW202101737A TW 202101737 A TW202101737 A TW 202101737A TW 108135961 A TW108135961 A TW 108135961A TW 108135961 A TW108135961 A TW 108135961A TW 202101737 A TW202101737 A TW 202101737A
Authority
TW
Taiwan
Prior art keywords
conductor
layers
layer
selection
forming
Prior art date
Application number
TW108135961A
Other languages
English (en)
Other versions
TWI791131B (zh
Inventor
霍宗亮
楊號號
徐偉
嚴萍
黃攀
周文斌
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202101737A publication Critical patent/TW202101737A/zh
Application granted granted Critical
Publication of TWI791131B publication Critical patent/TWI791131B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Image Processing (AREA)

Abstract

提供了用於形成三維（3D）記憶體裝置的結構和方法的實施例。在一示例中，3D記憶體裝置包括堆疊結構。堆疊結構包括在基底之上交織的複數個導體層和複數個絕緣層。複數個導體層包括由第一頂部選擇結構劃分的頂部選擇導體層的對和由底部選擇結構劃分的底部選擇導體層的對。第一頂部選擇結構和底部選擇結構可以沿著水平方向延伸並且沿著垂直方向對齊。複數個通道結構沿著垂直方向延伸並且進入基底內，並且分佈在頂部選擇結構和底部選擇結構的兩側上。

Description

不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法
相關申請的交叉引用
本申請要求於2019年6月17日提交的中國專利申請第201910522002.X號的優先權權益，所述申請的內容透過引用將其全部內容併入本文。
本公開內容的實施例有關於不具有閘極線縫隙（GLS）的三維（3D）記憶體裝置，以及用於形成所述3D記憶體裝置的方法。
透過改進製程技術、電路設計、程式設計演算法和製造製程來將平面儲存單元縮放到較小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限時，平面製程和製造技術變得有挑戰性且昂貴。作為結果，針對平面儲存單元的儲存密度接近上限。
3D儲存架構可以解決在平面儲存單元中的密度限制。3D儲存架構包括儲存陣列和用於控制去往和來自儲存陣列的訊號的周邊元件。
提供了3D記憶體裝置和用於形成所述3D記憶體裝置的方法的實施例。
在一個示例中，3D記憶體裝置包括堆疊結構。所述堆疊結構可以包括在基底之上交織的複數個導體層和複數個絕緣層。複數個導體層可以包括由第一頂部選擇結構劃分的頂部選擇導體層的對和由底部選擇結構劃分的底部選擇導體層的對。第一頂部選擇結構和底部選擇結構可以沿著水平方向延伸並且沿著垂直方向對齊。複數個通道結構可以沿著垂直方向延伸並且進入基底內，並且分佈在頂部選擇結構和底部選擇結構的兩側上。
在另一示例中，用於形成3D記憶體裝置的方法包括：形成沿著垂直方向穿過在基底之上的底部導體層和沿著水平方向延伸以將底部導體層劃分成底部選擇導體層的對的底部選擇結構；形成在底部選擇導體層的對和底部選擇結構上交織的複數個導體層和複數個絕緣層；以及形成沿著垂直方向穿過底部選擇導體層的對、複數個導體層和複數個絕緣層延伸並且進入基底內的複數個通道結構。所述方法還可以包括形成沿著垂直方向穿過多個導體層的頂部導體層並且沿著水平方向延伸以將頂部導體層分成頂部選擇導體層的對的第一頂部選擇結構。第一頂部選擇結構和底部選擇結構可以沿著垂直方向對齊，並且可以將由複數個導體層和複數個通道結構形成的複數個儲存單元劃分成儲存塊的對。
在不同的示例中，用於形成3D記憶體裝置的方法包括：形成沿著水平方向延伸並且將在基底之上的底部導體層劃分成底部選擇導體層的對的底部選擇結構；形成在底部選擇導體層的對和底部選擇結構上交織的複數個導體層和複數個絕緣層；以及形成沿著垂直方向延伸穿過底部選擇導體層的對、複數個導體層和複數個絕緣層並且進入基底內的複數個通道結構。複數個通道結構可以沿著垂直於水平方向的另一水平方向對稱地分佈在底部選擇結構的每側上。在一些實施例中，所述方法還包括：形成沿著水平方向延伸並且將複數個導體層的頂部導體層劃分成複數個頂部選擇導體層的複數個頂部選擇結構。頂部選擇結構可以包括沿著垂直方向與底部選擇結構對齊的第一頂部選擇結構和沿著另一水平方向在第一頂部選擇結構的每側上的至少一個第二頂部選擇結構。第一頂部選擇結構和底部選擇結構可以將由複數個通道結構和複數個導體層形成的複數個儲存單元劃分成儲存塊的對，以及在第一頂部選擇結構的每側上的至少一個第二頂部結構將相應的儲存塊劃分成複數個指狀儲存區。
雖然討論了特定的配置和排列，但應當理解的是，這是僅出於說明目的而完成的。相關領域技術人員將認識到，其它配置和排列可被使用而不偏離本公開內容的精神和範圍。對相關領域技術人員將是顯而易見的，本公開內容也可在各種其它應用中被採用。
要注意的是，在本說明書中對“一個實施例”、“實施例”、“示例實施例”、“一些實施例”等的提及指示所描述的實施例可以包括特定特徵、結構或特性，但不是每個實施例都一定包括特定特徵、結構或特性。此外，這樣的短語不一定指代同一實施例。此外，當結合實施例描述特定特徵、結構或特性時，其將是在相關領域技術人員的知識內來結合其它實施例（不管是否被明確描述）來影響這樣的特徵、結構或特性的。
通常，可以至少部分地從在上下文中的用法來理解術語。例如，至少部分地取決於上下文，如在本文中使用的術語“一個或複數個”可以用於在單數意義上描述任何特徵、結構或特性或者可以用於在複數意義上描述特徵、結構或特性的組合。類似地，至少部分地取決於上下文，諸如“一個（a）”、“一（an）”和“所述（the）”的術語再次可以被理解為傳達單數用法或傳達複數用法。此外，再一次地至少部分地取決於上下文，術語“基於”可以被理解為不一定旨在傳達排他的因素集，並且替代地，可以允許不一定被明確描述的額外因素的存在。
如本文中使用的，術語“名義上/名義上地”指在產品或製程的設計階段期間設置的、針對元件或過程步驟的特性或參數的期望或目標值，連同高於和/或低於期望值的值的範圍。值的範圍可能是由於在製造過程或容限中的輕微變化。如本文中使用的，術語“大約”指示給定量的值可以基於與主題半導體元件相關聯的特定技術節點而變化。基於特定技術節點，術語“大約”可以指示例如，給定量的值在值的10-30%（例如值的±10%、±20%或±30%）內變化。
如本文中使用的，階梯結構指代包括至少兩個水平表面（例如，沿著X-Y平面）和至少兩個（例如，第一和第二）垂直表面（例如，沿著Z軸）的一組表面，使得每個水平表面毗連於從水平表面的第一邊緣向上延伸的第一垂直表面，並且毗連於從水平表面的第二邊緣向下延伸的第二垂直表面。“臺階”或“階梯”是指在一組毗連表面的高度上的垂直移動。在本公開內容中，術語“階梯”和術語“臺階”是指階梯結構的一個層並且被互換地使用。在本公開內容中，水平方向可以指代與基底（例如，提供用於形成在其之上的結構的製造平臺的基底）的頂表面平行的方向（例如，X軸或Y軸），以及垂直方向可以指代垂直於結構的頂表面的方向（例如，Z軸）。
在各種電子產品中廣泛使用的NAND快閃記憶體元件是非揮發性的、重量輕的、具有低功耗和良好的性能。當前，平面NAND快閃記憶體元件已經達到了它的儲存限制。為了進一步增加儲存容量並且減小每位元儲存成本，已經提出了3D NAND記憶體裝置。為了形成現有的3D NAND記憶體裝置的過程常常包括下面的步驟。首先，在基底之上形成複數個交織的犧牲層和絕緣層的堆疊結構。形成在堆疊結構中延伸的通道孔。通道孔的底部被蝕刻以形成在基底中的凹坑。透過選擇性磊晶生長在通道孔的底部處形成磊晶部分。在通道孔中形成導電地連接到磊晶部分的半導體通道。犧牲層可以被移除並且利用導體層替代。導體層在3D NAND記憶體裝置中充當字元線。
現有的3D NAND記憶體裝置常常包括複數個儲存塊。相鄰儲存塊常常被閘極線縫隙（GLS）分隔開，ACS形成在所述GLS中。在形成現有3D NAND記憶體裝置的製造方法中，GLS的特徵尺寸易受波動的影響，這可能影響3D NAND記憶體裝置的性能。
本公開內容提供不具有GLS或在GLS中的ACS的3D記憶體裝置（例如，3D NAND記憶體裝置），以及用於形成所述3D記憶體裝置的方法。3D記憶體裝置採用在堆疊結構中的頂部選擇結構和底部選擇結構作為對儲存塊的劃分。分別由介電質材料製成的頂部選擇結構和底部選擇結構位於沿著垂直方向與彼此對齊的堆疊結構的頂部部分和底部部分處。頂部選擇結構和底部選擇結構各自劃分至少一個導體層以形成相應的選擇導體層的對（例如，充當頂部/底部選擇柵的頂部/底部選擇導體層的對）。選擇導體層可以分別被配有電壓以選擇針對讀/寫/擦除操作的期望儲存塊。在一些實施例中，3D記憶體裝置包括在儲存塊中的、與頂部選擇結構平行地對齊的一個或複數個其它頂部選擇結構，其將相應的選擇導體層劃分成複數個頂部選擇子導體層，每個頂部選擇子導體層的對應於指狀儲存區。頂部選擇子導體層和對應的底部選擇導體層可以分別被配有電壓以選擇期望的指狀儲存區和/或期望的儲存頁面。透過將頂部和底部選擇結構應用作為對儲存塊和指狀儲存區的劃分，不形成GLS或在GLS中的ACS，避免對GLS的特徵尺寸的波動。在一些實施例中，基底被加偏壓或接地作為體源。方法用於形成單疊片結構或多疊片結構（例如雙疊片結構）的堆疊結構。在一些實施例中，堆疊結構的導體層是透過導體材料的直接沉積，而不是透過閘極替代製程來形成的，在閘極替代製程中，利用導體材料來替代犧牲層以形成導體層。3D記憶體裝置的製造可以被簡化。
第1A圖根據一些實施例，示出了示例性3D記憶體150的平面圖。第1B圖示出了沿著A-B方向的在第1A圖中示出的3D記憶體裝置的橫截面視圖。如第1A圖和第1B圖中所示，3D記憶體裝置150可以包括基底100、緩衝氧化物層101和在緩衝氧化物層101之上的堆疊結構111。堆疊結構111可以包括在緩衝氧化物層101之上交織的複數個導體層（即，具有頂部選擇導體層的對的頂部導體層114、具有底部選擇導體層的對的底部導體層112和控制導體層103）和複數個絕緣層104。堆疊結構111還可以包括覆蓋複數個導體層（即114、103和112）和絕緣層104的介電質包覆層105。堆疊結構111還可以包括沿著垂直方向（例如，Z方向）從介電質包覆層105的頂表面到基底100內延伸的複數個通道結構130。每個通道結構130可以包括在通道結構的底部處的磊晶部分117、在通道結構的頂部處的汲極結構110、和在磊晶部分117與汲極結構110之間的半導體通道119。磊晶部分117可以與基底100相接觸並且導電地連接到基底100，以及半導體通道119可以與汲極結構110和磊晶部分117相接觸並且導電地連接汲極結構110和磊晶部分117。複數個儲存單元可以是由半導體通道119和控制導體層103形成的。
堆疊結構111還可以包括沿著垂直方向對齊的以將儲存單元劃分成儲存塊的對120-1和120-2的第一頂部選擇結構116-1和底部選擇結構131。在一些實施例中，第一頂部選擇結構116-1將頂部導體層114劃分成頂部選擇導體層的對，每個頂部選擇導體層位於相應的儲存塊（例如120-1或120-2）中。在一些實施例中，底部選擇結構131將底部導體層112劃分成底部選擇導體層的對112a和112b，每個底部選擇導體層位於相應的儲存塊（例如120-1或120-2）中。在一些實施例中，堆疊結構111可以包括在每個儲存塊（例如120-1或120-2）中的與第一頂部選擇結構116-1平行地對齊的至少一個第二頂部選擇結構116-2。第二頂部選擇結構116-2可以將相應的儲存塊（例如120-1或120-2）劃分成複數個指狀儲存區（例如，在儲存塊120-1中的指狀儲存區41和42以及在儲存塊120-2中的指狀儲存區43和44）。特別地，第二頂部選擇結構116-2還可以將在相應儲存塊中的相應頂部選擇導體層劃分成複數個頂部選擇導體子層（例如，114a、114b、114c或114d）。每個指狀儲存區（例如41、42、43或44）可以對應於相應的頂部選擇導體子層（例如，114a、114b、114c或114d）。當電壓被施加在期望的頂部選擇導體子層（例如，114a、114b、114c或114d）和期望的底部選擇導體層112a或112b上時，可以選擇期望的指狀儲存區或儲存頁面。
基底100可以包括矽（例如，單晶矽）、矽鍺（SiGe）、砷化鎵（GaAs）、鍺（Ge）、絕緣體上矽（SOI）、絕緣體上鎵（GOI）、或任何其它適合的材料。在一些實施例中，基底100是經薄化的基底（例如，半導體層），其是透過研磨、蝕刻、化學機械拋光（CMP）或其任何組合來薄化的。在一些實施例中，基底100包括矽。
在一些實施例中，3D記憶體裝置150包括通道結構130的陣列，每個通道結構130在基底100之上垂直地延伸。通道結構130可以延伸穿過多個對，每個對（在本文中被稱為“導體/絕緣層對”）包括導體層（例如，114、103或112）和絕緣層104。在一些實施例中，緩衝氧化物層101形成在基底100與堆疊結構111之間。至少在沿著水平方向（例如，X方向或Y方向）的一側上，堆疊結構111可以包括階梯結構（未示出）。在堆疊結構111中的導體/絕緣層對的數量（例如，32、64、96或128）確定在3D記憶體裝置150中的儲存單元的數量。在一些實施例中，在堆疊結構111中的導體層（例如，114、103或112）和絕緣層124是沿著垂直方向交替地排列的。導體層（例如，114、103或112）可以包括導電材料，包括但不限於，鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、多晶矽、摻雜矽、矽化物或其任何組合。絕緣層104可以包括介電質材料，包括但不限於，氧化矽、氮化矽、氮氧化矽或其任何組合。在一些實施例中，緩衝氧化物層101和介電質包覆層105各自包括介電質，諸如氧化矽。在一些實施例中，頂部選擇導體子層（例如，114a、114b、114c或114d）充當頂部選擇閘極電極，控制導體層103充當選擇閘極電極並且形成具有交叉通道結構130的儲存單元，以及底部選擇導體層112a和112b充當底部選擇閘極電極。頂部選擇閘極電極和底部選擇閘極電極可以分別被施加有期望電壓以選擇期望的儲存塊/指狀記憶體/儲存頁面。
如第1B圖中所示，通道結構130可以包括垂直延伸穿過堆疊結構111的半導體通道119。半導體通道119可以包括填充有通道形成結構（例如，半導體材料（例如，作為半導體層108）和介電質材料（例如，作為儲存膜107））的通道孔。在一些實施例中，半導體層108包括矽，諸如非晶形矽、多晶矽或單晶矽。在一些實施例中，儲存膜107是包括穿隧層、儲存層（也被稱為“電荷捕獲層”）和阻障層的複合層。半導體通道119的通道孔的剩餘空間可以部分地或全部被填充有包括介電質材料（諸如氧化矽）的介電質核心109。半導體通道119可以具有圓柱體形狀（例如，立柱形狀）。根據一些實施例，介電質核心109、半導體層108、穿隧層、儲存層和阻障層是以這個順序從立柱的中心朝著外表面徑向地排列的。穿隧層可以包括氧化矽、氮氧化矽或其任何組合。儲存層可以包括氮化矽、氮氧化矽、矽或其任何組合。阻障層可以包括氧化矽、氮氮化矽、高介電常數（高k）介電質或其任何組合。在一個示例中，儲存膜107可以包括氧化矽/氮氧化矽（或氮化矽）/氧化矽（ONO）的複合層。
在一些實施例中，通道結構130還包括在通道結構130的下部分處（例如，底部的下端處）的磊晶部分117（例如，半導體插塞）。如本文中使用的，當基底100位於3D記憶體裝置150的最低平面中時，元件（例如，通道結構130）的“上端”是在垂直方向上更遠離基底100的端部，以及元件（例如，通道結構130）的“下端”是在垂直方向上更接近基底100的端部。磊晶部分117可以包括在任何適當的方向上從基底100磊晶地生長的半導體材料，諸如矽。要理解的是，在一些實施例中，磊晶部分117包括單晶矽（與基底100相同的材料）。換句話說，磊晶部分117可以包括從基底100生長的磊晶地生長的半導體層。磊晶部分117還可以包括與基底100不同的材料。在一些實施例中，磊晶部分117包括矽、鍺和矽鍺中的至少一項。在一些實施例中，磊晶部分117的一部分位於基底100的頂表面之上並且與半導體通道119相接觸。磊晶部分117可以導電地連接到半導體通道119。在一些實施例中，磊晶部分117的頂表面位於底部絕緣層104（例如，在堆疊結構111的底部處的絕緣層）的頂表面與底表面之間。
在一些實施例中，通道結構130還包括在通道結構130的上部分中（例如，在上端處）的汲極結構110（例如，通道插塞）。汲極結構110可以與半導體通道119的上端相接觸並且可以導電地連接到半導體通道119。汲極結構110可以包括半導體材料（例如，多晶矽）或導電材料（例如，金屬）。在一些實施例中，汲極結構包括填充有Ti/TiN或Ta/TaN作為粘附層以及鎢作為導電材料的開口。透過在3D記憶體裝置150的製造期間覆蓋半導體通道119的上端，汲極結構110可以充當蝕刻停止層以防止對在半導體通道119中填充的介電質（諸如氧化矽和氮化矽）的蝕刻。
第一頂部選擇結構116-1和底部選擇結構131可以垂直地對齊並且將在3D記憶體裝置150中的儲存單元分成儲存塊的對120-1和120-2。第一頂部選擇結構116-1和底部選擇結構131可以均沿著X方向延伸。底部選擇結構131可以垂直延伸穿過底部導體層112，並且將底部導體層112劃分成底部選擇導體層的對112a和112b。底部選擇導體層112a和112b中的每一者可以被加偏壓以選擇相應的儲存塊（例如，120-1或120-2）。在一些實施例中，底部選擇結構131的頂表面是與底部導體層112的頂表面共面的，以及底部選擇結構131的底表面是在緩衝氧化物層101的頂表面與底表面之間的。第一頂部選擇結構116-1可以垂直延伸穿過頂部導體層114，並且將頂部導體層114劃分成頂部選擇導體層的對。在一些實施例中，第一頂部選擇結構116-1和底部選擇結構131僅位於儲存塊的邊界處（或在儲存塊之間），並且不在儲存塊中形成。
在一些實施例中，3D記憶體裝置150可以包括在儲存塊120-1和120-2中的至少一者中的、與第一頂部選擇結構116-1平行地對齊的至少一個第二頂部選擇結構116-2。在一些實施例中，在每個塊中的第二頂部選擇結構116-2的數量是等於或大於零的整數。在一些實施例中，如第1A圖和第1B圖中所示，第二頂部選擇結構116-2可以將相應的頂部選擇導體層劃分成複數個頂部選擇導體子層（例如，114a、114b、114c和114d），並且將相應的儲存塊（例如，120-1或120-2）的儲存單元劃分成複數個指狀儲存區，例如，41、42、43和44。可以透過在對應的頂部選擇導體子層（例如，114a、114b、114c或114d）和對應的底部選擇導體層112a或112b上施加電壓來選擇/控制每個指狀儲存區。為了易於觀看在第1A圖中省略了介電質包覆層105。在一些實施例中，頂部選擇結構（例如，第一頂部選擇結構116-1和第二頂部選擇結構116-2）的頂表面可以是與介電質包覆層105的頂表面共面的，以及頂部選擇結構的底表面可以位於頂部絕緣層104（例如，在頂部導體層114之下的絕緣層104）的頂表面與底表面之間。換句話說，頂部選擇結構可以垂直延伸穿過頂部導體層114並且將頂部導體層114劃分成複數個頂部選擇導體子層（例如，114a-114d），每個頂部選擇導體子層用於控制對應的指狀儲存區（例如，41-44）。在一些實施例中，在相鄰頂部選擇結構116之間（例如，在第一頂部選擇結構116-1與第二頂部選擇結構116-2之間，或在第二頂部選擇結構116-2之間）的通道結構130的數量可以是等於或大於1的任何適當數量。例如，至少兩個通道結構130可以沿著Y方向排列在相鄰頂部選擇結構116之間。在一些實施例中，在相鄰頂部選擇結構116之間的通道結構130的數量可以在不同區域處改變，例如，形成不同儲存單元的指狀儲存區，這取決於設計和/或製造製程。
在一些實施例中，底部選擇結構131和頂部選擇結構116的垂直尺寸取決於設計和/或製造製程而改變。例如，底部選擇結構131和頂部選擇結構116可以垂直延伸穿過不止一個導體層並且劃分不止一個導體層，在不止一個層中形成選擇導體層/子層。由底部選擇結構131和頂部選擇結構116中的每一者劃分的導體層的特定數量不應當受到本公開內容的實施例的限制。在一些實施例中，底部選擇結構131和頂部選擇結構116可以各自包括氧化物、氮化物和氮氧化物中的一者或多者。
3D記憶體裝置150可以是單片3D記憶體裝置的部分。術語“單片”意指3D記憶體裝置的元件（例如，周邊元件和記憶體陣列元件）形成在單個基底上。對於單片3D記憶體裝置，由於周邊元件處理和儲存陣列元件處理的卷積，製造遭遇額外的限制。例如，儲存陣列元件（例如，NAND通道結構）的製造是受到與已經或者要形成在同一基底上的周邊元件相關聯的熱預算約束的。
替代地，3D記憶體裝置150可以是非單片3D記憶體裝置的部分，其中元件（例如，周邊元件和儲存陣列元件）可以分開地形成在不同的基底上並且隨後例如以面對面方式鍵合。在一些實施例中，儲存陣列元件基底（例如，基底100）保持作為經鍵合的非單片3D記憶體裝置的基底，並且周邊元件（例如，包括用於促進3D記憶體裝置150的操作的任何適當的數位、類比和/或混合訊號周邊電路，諸如頁面緩衝器、解碼器和鎖存器；未示出）被翻轉並且面向下朝著儲存陣列元件（例如，NAND儲存串）以用於混合鍵合。要理解的是，在一些實施例中，儲存陣列元件基底（例如，基底100）被翻轉並且面向下朝著週邊設備（未示出）以用於混合鍵合，使得在鍵合的非單片3D記憶體裝置中，儲存陣列元件在周邊元件之上。儲存陣列元件基底（例如，基底100）可以是經薄化的基底（其不是鍵合的非單片3D記憶體裝置的基底），並且非單片3D記憶體裝置的後段製程（BEOL）互連可以形成在經薄化的儲存陣列元件基底的背面上。
第2圖-第4圖示出了形成在第1A圖和第1B圖中所示的3D記憶體裝置的製造製程。第6圖是在第2圖-第4圖中所示的方法600的流程圖。為了易於說明，在本公開內容的第1圖-第5圖中利用相同數字標記相同或相似的元件。
在步驟的開始處，在基底之上形成延伸穿過底部導體材料層的底部選擇結構（步驟602）。第2圖示出了對應的結構200。
如第2圖中所示，可以在基底100之上形成底部選擇結構131。在一些實施例中，緩衝氧化物層101可以沉積在基底100之上，並且底部導體材料層可以沉積在緩衝氧化物層101之上。為了隨後形成底部選擇結構131，可以在底部導體材料層中形成底部開口。底部開口的底表面可以位於緩衝氧化物層101的頂表面與底表面之間。底部開口可以例如，沿著X方向水平地延伸。介電質材料可以被沉積以填充底部開口。在一些實施例中，進行平面化製程（例如，化學機械拋光（CMP）和/或凹坑蝕刻）以移除來自沉積製程的任何過量介電質材料。可以形成底部選擇結構131，將底部導體材料層劃分成兩個部分，其隨後形成底部選擇導體層的對112a和112b。
在一些實施例中，可以透過使用非等向性蝕刻製程（例如，乾蝕刻）將底部導體材料層圖案化來形成底部開口。在一些實施例中，緩衝氧化物層101和底部選擇結構131各自包括氧化矽，並且是透過物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）和濺射中的至少一項來形成的。在一些實施例中，底部導體材料層包括鎢，並且是透過PVD、CVD、ALD和濺射中的至少一項來沉積的。
返回參考第6圖，在形成底部選擇結構131之後，複數個導體層和複數個絕緣層形成在底部選擇導體層的對112a和112b和底部選擇結構之上（步驟604）。第2圖示出了對應的結構200。
如第2圖所示，複數個導體層（例如，控制導體層103和頂部導體層114-0）和複數個絕緣層104可以形成在底部選擇結構131和底部選擇導體層的對112a和112b之上並且在其之上交織。導體層114-0代表頂部導體層。在一些實施例中，介電質包覆層105被沉積在頂部導體層114-0之上。複數個導體層（例如，103和114-0）和複數個絕緣層104可以形成堆疊結構111，其可以具有階梯結構。
可以透過使用蝕刻遮罩（例如，在材料堆疊體之上的經圖案化的PR層）重複地蝕刻包括複數個交織的導體材料層和絕緣材料層的材料堆疊體來形成階梯結構。可以透過將導體材料的層和絕緣材料的層交替地沉積在底部導體層112之上直到達到期望數量的層為止來形成交織的導體材料層和絕緣材料層。在一些實施例中，絕緣材料層被沉積在底部導體材料層之上，並且導體材料層被沉積在絕緣材料層之上，如此等等。導體材料層和絕緣材料層可以具有相同或不同的厚度。在一些實施例中，導體材料層和下方的絕緣材料層被稱為導體/絕緣對。在一些實施例中，一個或複數個導體/絕緣對可以形成一個層/階梯。在形成階梯結構期間，PR層被修剪（例如，從材料堆疊體的邊界、常常從所有方向遞增地並且向內蝕刻）並且用作用於蝕刻材料堆疊體的被暴露部分的蝕刻遮罩。修剪的PR的數量可以是與階梯的尺寸直接相關的（例如，決定性的）。對PR層的修剪可以使用適當的蝕刻（例如，各向同性乾蝕刻，諸如濕蝕刻）來獲得。可以連續地形成和修剪一個或複數個PR層，以用於形成階梯結構。在對PR層的修剪之後，可以使用適當的蝕刻劑來蝕刻每個介電質對以移除導體材料層和下方的絕緣材料層兩者的一部分。經蝕刻的導體材料層（例如，包括底部導體材料層和在底部導體材料層之上形成的導體材料層）和絕緣材料層可以形成導體層（例如，114-0、103和112）和絕緣層104。可以隨後移除PR層。在一些實施例中，頂部導體材料層形成頂部導體層114-0，其隨後形成頂部選擇導體子層114a-114b。在一些實施例中，底部導體材料層可以形成底部導體層112和底部選擇導體層的對112a和112b。在一些實施例中，在頂部與底部導體材料層之間的導體材料層形成控制導體層103，其充當3D記憶體裝置150的字元線。
在一些實施例中，絕緣材料層包括氧化矽，並且絕緣材料層的沉積包括CVD、PVD、ALD和濺射中的一項或多項。在一些實施例中，導體材料層包括鎢，並且絕緣材料層的沉積包括CVD、PVD、ALD和濺射中的一項或多項。在一些實施例中，導體材料層和絕緣材料層的蝕刻包括一個或複數個適當的非等向性蝕刻製程，例如乾蝕刻。在一些實施例中，蝕刻劑具有對導體材料層和絕緣材料層的不同蝕刻選擇性。
返回參考第6圖，在形成導體層和絕緣層之後，在堆疊結構中形成複數個通道結構。通道結構可以延伸穿過堆疊結構並且進入基底內（步驟606）。第2圖示出了對應的結構200。
如第2圖所示，可以形成延伸穿過介電質包覆層105、導體層（114-0、103和112）、緩衝氧化物層101並且進入基底100內的複數個通道結構130。
可以形成穿過堆疊結構111的複數個通道孔。在一些實施例中，穿過交織的導體層（114-0、103和112）和絕緣層104形成複數個通道孔。可以透過使用蝕刻遮罩（諸如經圖案化的PR層）來進行非等向性蝕刻製程以移除堆疊結構111的部分並暴露基底100，來形成複數個通道孔。在一些實施例中，在底部選擇結構131的每側上沿著X方向形成複數個通道孔。可以透過在基底100之上形成通道孔的相同的蝕刻製程和/或透過不同的凹坑蝕刻製程來在每個通道孔的底部處形成暴露基底100的頂部分的凹進區。在一些實施例中，可以在每個通道孔的底部處（例如，在凹進區之上）形成半導體插塞。可以透過磊晶生長製程和/或沉積製程來形成半導體插塞。在一些實施例中，半導體插塞透過磊晶生長來形成，並且被稱為磊晶部分117。可選地，可以進行凹坑蝕刻（例如，乾蝕刻和/或濕蝕刻）以移除在通道孔的側壁上的過量半導體材料和/或控制在期望位置處的磊晶部分117的頂表面。在一些實施例中，磊晶部分117的頂表面位於底部絕緣層104的頂表面與底表面之間。
在一些實施例中，透過進行適當的蝕刻製程（例如非等向性蝕刻製程（例如，乾蝕刻）和/或等向性蝕刻製程（濕蝕刻））來形成通道孔。在一些實施例中，磊晶部分117包括從基底100透過磊晶生長而形成的單晶矽。在一些實施例中，磊晶部分117包括透過沉積製程形成的多晶矽。形成磊晶生長的磊晶部分117可以包括但不限於，氣相磊晶（VPE）、液相磊晶（LPE）、分子束磊晶（MPE）或其任何組合。形成經沉積的磊晶部分117可以包括但不限於，CVD、PVD和/或ALD。
在一些實施例中，半導體通道119形成在通道孔中的磊晶部分117之上並且與磊晶部分117相接觸。半導體通道可以包括具有儲存膜107（例如，包括阻障層、儲存層和穿隧層）的通道形成結構、形成在磊晶部分117之上並且連接磊晶部分117的半導體層108以及填滿通道孔的其餘部分的介電質核心109。在一些實施例中，首先沉積儲存膜107以覆蓋通道孔的側壁和磊晶部分117的頂表面，以及隨後將半導體層108沉積在儲存膜107之上和磊晶部分117上方。阻障層、儲存層和穿隧層可以隨後使用一種或多種薄膜沉積製程（諸如ALD、CVD、PVD、任何其它適當的製程或其任何組合）以這個順序被沉積，以形成儲存膜107。接著可以使用一種或多種薄膜沉積製程（諸如ALD、CVD、PVD、任何其它適當的製程或其任何組合）來將半導體層108沉積在穿隧層上。在一些實施例中，在沉積了半導體層108（諸如氧化矽）之後透過沉積介電質材料來在通道孔的剩餘空間中填充介電質核心109。
在一些實施例中，在每個通道孔的上部分中形成汲極結構110。在一些實施例中，可以透過CMP、研磨、濕蝕刻和/或乾蝕刻來移除在堆疊結構111的頂表面上和在每個通道孔的上部分中的儲存膜107、半導體層108和介電質核心109的部分以在通道孔的上部分中形成凹坑，使得半導體通道的頂表面可以在介電質包覆層105的頂表面與底表面之間。隨後可以透過經由一種或多種薄膜沉積製程（諸如CVD、PVD、ALD、電鍍、無電鍍或其任何組合）將導電材料（諸如金屬）沉積到凹坑內來形成汲極結構110。從而通道結構130形成。可以透過半導體通道119和控制導體層103的交叉來形成複數個儲存單元。可選地，進行平面化製程（例如，乾/濕蝕刻和/或CMP）以移除在堆疊結構111的頂表面上的任何過量材料。
返回參考第6圖，在形成通道結構之後，形成第一頂部選擇結構，其沿著垂直方向與底部選擇結構對齊並且將頂部導體層劃分成頂部選擇導體層的對（步驟608）。第3圖和第4圖示出了對應的結構300和400。
如第4圖中所示，可以在堆疊結構111中形成第一頂部選擇結構116-1。第一頂部選擇結構116-1可以與底部選擇結構131垂直地對齊，並且可以從堆疊結構111的頂表面延伸到第一絕緣層104內。第一頂部選擇結構116-1可以沿著X方向水平地延伸，與底部選擇結構131平行。第一頂部選擇結構116-1可以將頂部導體層114劃分成頂部選擇導體層的對。第一頂部選擇結構116-1和底部選擇結構131可以將堆疊結構111中的儲存單元劃分成儲存塊的對（例如，第1B圖中的120-1和120-2）。在一些實施例中，一個或複數個第二頂部選擇結構116-2形成在相應的儲存塊（例如，120-1或120-2）中以進一步將相應的頂部選擇導體層劃分成複數個頂部選擇導體子層（例如，在第1A圖和第1B圖中的114a-114d），並且將儲存塊劃分成複數個指狀記憶體（在第1A圖和第1B圖中的41-44）。第二頂部選擇結構116-2可以具有與第一頂部選擇結構116-1相似或相同的尺寸，並且可以沿著X方向與第一頂部選擇結構116-1平行地延伸。
如第3圖中所示，可以透過移除堆疊結構111的一部分以形成第一頂部開口115-1來形成第一頂部選擇結構116-1。適當的非等向性蝕刻製程和蝕刻遮罩（例如，經圖案化的PR層）可以用於形成第一頂部開口115-1，其暴露下方的絕緣層104（例如，在頂部選擇導體子層之下的頂部絕緣層104）。適當的介電質材料可以被沉積以填滿第一頂部選擇結構116-1。在一些實施例中，第二頂部選擇結構116-2可以由形成第一頂部選擇結構116-1的相同的製造製程形成。例如，沿著X方向利用形成第一頂部開口115-1的相同圖案化製程可以在第一頂部開口115-1的每側上形成一個或複數個第二頂部開口115-2。可以使用相同的介電質材料來填充第二頂部開口115-2。在一些實施例中，使用非等向性蝕刻製程（例如，乾蝕刻）來形成第一頂部開口115-1和第二頂部開口115-2。可以使用一種或多種薄膜沉積製程（諸如ALD、CVD、PVD、任何其它適當的製程或其任何組合）來沉積適當的介電質材料，例如，氧化矽。可選地，進行平面化製程（例如，乾/濕蝕刻和/或CMP）以移除在堆疊結構111的頂表面上的任何過量材料。
第5圖根據一些實施例，示出了不具有GLS或在GLS中的ACS的另一示例性3D記憶體裝置500。3D記憶體裝置500可以具有類似於3D記憶體裝置150的結構，並且可以是透過在雙疊片堆疊結構111中形成通道結構來形成的。如第5圖中所示，堆疊結構111包括第一疊片211和第二疊片212，其中形成儲存單元。在一些實施例中，可以在3D記憶體裝置500中形成更多的導體/絕緣層對，這允許更多的儲存單元要被形成。不同於第2圖-第4圖的堆疊結構111的形成，其中導體材料層和絕緣材料層連續地被沉積並且通道孔是透過單個蝕刻製程來形成的，形成第一疊片211和第二疊片212的導體材料層和絕緣材料層分開地被沉積。透過聯合地連接在第一疊片211和第二疊片212中的通道孔來形成通道孔。第7圖示出了形成在第5圖的堆疊結構111中的儲存單元的方法700的流程圖。方法700可以在步驟602之後並且在步驟608之前進行以從雙疊片結構形成堆疊結構111。應當注意的是，在各種實施例中，製造方法也可以用於從其它多疊片結構（例如，疊片的數量大於2）形成3D記憶體裝置。形成其它多疊片結構的製造製程的細節可以類似於從雙疊片結構形成堆疊結構111的製造製程，以及不在本文中描述。形成3D記憶體裝置500的其它部分（諸如底部選擇結構131、第一頂部選擇結構116-1和第二頂部選擇結構116-2）的製造製程可以與第2圖-第4圖中所示的製造製程相似或相同，以及不在本文中重複。
在形成底部選擇結構之後，具有第一複數個導體材料層和第一複數個絕緣材料層的第一材料堆疊體可以被形成為在底部選擇導體材料層的對和底部選擇結構131上交織的（步驟702）。第一材料堆疊體可以隨後形成第一疊片211（例如，下疊片）。第一複數個導體材料層和第一複數個絕緣材料層的沉積可以參考第2圖中所示的導體材料層和絕緣材料層的沉積的描述，並且不在本文中重複。
可以形成延伸穿過第一材料疊層並且進入基底100內的第一通道孔，並且可以在第一通道孔的底部處形成磊晶部分117（步驟704）。第一通道孔和磊晶部分117的形成可以參考第2圖中所示的通道孔和磊晶部分的形成的描述，以及不在本文中重複。
可在形成磊晶部分117之後形成犧牲結構以填充第一通道孔（步驟706）。可以透過將犧牲材料沉積到第一通道孔內來形成犧牲結構。犧牲材料可以包括具有足夠的硬度的並且不同於磊晶部分117（例如，具有與磊晶部分117不同的蝕刻選擇性）的任何適當的材料。在一些實施例中，犧牲材料包括氧化矽、氮化矽和多晶矽中的一項或多項，並且沉積製程包括CVD、PVD和ALD中的一項或多項。可選地，進行平面化製程（例如，CMP和/或凹坑蝕刻）以移除在第一材料堆疊體上的任何過量材料（例如，犧牲材料）以提供用於第二材料堆疊體的沉積的基礎。
此外，具有第二複數個導體材料層和第二複數個絕緣材料層的第二材料堆疊體可以被沉積為在第一材料堆疊體之上交織的（步驟708）。第二材料堆疊體可以隨後形成第二疊片212（例如，上疊片）。第二複數個導體材料層和第二複數個絕緣材料層的沉積可以參考第2圖中所示的導體材料層和絕緣材料層的沉積的描述，以及不在本文中重複。在一些實施例中，在第一材料堆疊體和第二材料堆疊體中的導體材料層和絕緣材料層的數量（例如，32、64或96）可以是相同的或不同的，這取決於設計和/或製造製程，並且不應當受到本公開內容的實施例的限制。在一些實施例中，在第二材料堆疊體之上形成介電質包覆層。
可以隨後透過重複地蝕刻堆疊的第一材料堆疊體和第二材料堆疊體（例如，底部導體材料層、第一複數個導體材料層、第一複數個絕緣材料層、第二複數個導體材料層和第二複數個絕緣材料層）來形成階梯結構（步驟710）。在一些實施例中，階梯結構可以形成堆疊結構111。階梯結構的形成可以參考第2圖中所示的階梯結構的形成的描述，以及不在本文中重複。
可以形成暴露犧牲結構的、從介電質包覆層的頂表面延伸到第一通道孔的第二通道孔（步驟712）。在一些實施例中，第二通道孔可以沿著垂直方向與第一通道孔對齊，使得第二通道孔可以至少與第一通道孔垂直地重疊以暴露犧牲結構。第二通道孔的形成可以參考第2圖中所示的通道孔的形成的描述，以及不在本文中重複。
此外，可以移除犧牲結構並且可以形成通道孔（步驟714）。可以進行適當的蝕刻製程（例如，諸如乾蝕刻的非等向性蝕刻）以移除犧牲結構，因此第一通道孔和第二通道孔可以被連接以形成通道孔。在一些實施例中，蝕刻製程具有對在磊晶部分117之上的犧牲結構的高蝕刻速率，因此磊晶部分117的至少一部分在犧牲結構的移除之後可以被保留。在形成通道孔之後，可以使用第2圖中所述的製造製程來形成通道結構130。可以隨後形成具有雙疊片結構的3D記憶體裝置500。
在一些實施例中，3D記憶體裝置包括堆疊結構。堆疊結構可以包括在基底之上交織的複數個導體層和複數個絕緣層。複數個導體層可以包括被第一頂部選擇結構劃分的頂部選擇導體層的對和被底部選擇結構劃分的底部選擇導體層的對。第一頂部選擇結構和底部選擇結構可以沿著水平方向延伸並且沿著垂直方向對齊。複數個通道結構可以沿著垂直方向延伸並且進入到基底內，並且分佈在頂部選擇結構和底部選擇結構的兩側上。
在一些實施例中，頂部選擇結構和底部選擇結構將由複數個導體層和複數個通道結構形成的儲存單元劃分成儲存塊的對。儲存塊的對中的每一項可以對應於相應的頂部選擇導體層和相應的底部選擇導體層。
在一些實施例中，3D記憶體裝置還包括在堆疊結構與基底之間的緩衝氧化物層。第一頂部選擇結構可以沿著垂直方向從堆疊結構的頂表面延伸到在第一導體層之下的頂部絕緣層內。底部選擇結構沿著垂直方向從底部導體層的頂表面延伸並且進入緩衝氧化物層內。
在一些實施例中，3D記憶體裝置還包括沿著垂直方向從堆疊結構的頂表面延伸到在相應儲存塊中的第一絕緣結構內並且沿著水平方向延伸的至少一個第二頂部選擇結構。至少一個第二頂部選擇結構可以透過至少一個通道結構沿著垂直於水平方向的另一水平方向與第一頂部選擇結構分離。至少一個第二頂部選擇結構可以將相應的頂部選擇導體層劃分成複數個頂部選擇導體子層，並且將相應的儲存塊劃分成複數個指狀儲存區。複數個頂部選擇導體子層中的每一者可以對應於相應的指狀儲存區。
在一些實施例中，第一頂部選擇結構、至少一個第二頂部選擇結構和底部選擇結構各自包括氧化矽、氮化矽或氮氧化矽中的至少一項。
在一些實施例中，複數個通道結構各自包括導電地連接到基底的磊晶部分，磊晶部分的頂表面在底部選擇導體層的對之上的底部絕緣層的頂表面與底表面之間。
在一些實施例中，磊晶部分包括矽、鍺或矽鍺中的至少一項。
在一些實施例中，複數個通道結構各自包括在相應的磊晶部分之上並且導電地連接到相應的磊晶部分的半導體通道。半導體通道可以包括從半導體通道的側壁朝著半導體通道的中心徑向排列的阻障層、儲存層、穿隧層、半導體層和介電質核心。
在一些實施例中，3D記憶體裝置還包括在堆疊結構之上的介電質包覆層和複數個汲極結構，每個汲極結構在介電質包覆層中並且導電地連接到相應的半導體通道。半導體通道的頂表面可以在介電質包覆層的頂表面與底表面之間。複數個汲極結構可以包括矽、鍺或矽鍺中的至少一項。介電質包覆層可以包括氧化矽、氮化矽或氮氧化矽中的至少一項。
在一些實施例中，基底包括矽、鍺、矽鍺、碳化矽、絕緣體上矽、絕緣體上鍺或III-V化合物中的至少一項。在一些實施例中，複數個導體層和底部選擇導體層的對各自包括多晶矽、矽化物、鍺、矽鍺、銅、鋁、鈷或鎢中的至少一項。在一些實施例中，複數個絕緣層包括氧化矽、氮化矽、氮氧化矽或矽碳氮化物中的至少一項。
在一些實施例中，在堆疊結構中不形成陣列共用源極或閘極線縫隙，並且基底是體源。
在一些實施例中，用於形成3D記憶體裝置的方法包括形成沿著垂直方向延伸穿過在基底之上的底部導體層並且沿著水平方向延伸以將底部導體層劃分成底部選擇導體層的對的底部選擇結構，形成在底部選擇導體層的對和底部選擇結構上交織的複數個導體層和複數個絕緣層，以及形成沿著垂直方向延伸穿過底部選擇導體層的對、複數個導體層和複數個絕緣層並且進入基底內的複數個通道結構。方法還可以包括形成沿著垂直方向延伸穿過多個導體層的頂部導體層並且沿著水平方向延伸以將頂部導體層劃分成頂部選擇導體層的對的第一頂部選擇結構。第一頂部選擇結構和底部選擇結構可以沿著垂直方向對齊，並且可以將由複數個導體層和複數個通道結構形成的複數個儲存單元劃分成儲存塊的對。
在一些實施例中，形成底部導體層包括在基底之上形成緩衝氧化物層以及在緩衝氧化物層上形成底部導體材料。
在一些實施例中，形成底部選擇結構包括將底部導體材料層圖案化以形成底部選擇導體材料層的對和底部開口，底部開口沿著垂直方向延伸穿過底部導體材料層的對並且進入緩衝氧化物層內並且沿著水平方向延伸。在一些實施例中，形成底部選擇結構還包括沉積介電質材料以填滿底部開口。
在一些實施例中，底部導體材料層的圖案化包括乾蝕刻製程，以及絕緣材料的沉積包括CVD製程、ALD製程或PVD製程中的至少一項。
在一些實施例中，形成複數個導體層和複數個絕緣層包括在底部選擇導體材料層的對上交替地沉積複數個導體材料層和複數個絕緣材料層。在一些實施例中，形成複數個導體層和複數個絕緣層還包括重複地蝕刻底部選擇導體材料層的對、複數個導體材料層和複數個絕緣材料層以在基底之上形成底部選擇導體層的對以及交織的複數個導體層和複數個絕緣層的階梯結構。
在一些實施例中，形成複數個通道結構包括形成沿著垂直方向延伸穿過在複數個導體層和複數個絕緣層之上的介電質包覆層、複數個導體層、複數個絕緣層和底部選擇導體層的對並且進入基底內的通道孔。通道孔可以沿著垂直於水平方向的另一水平方向遠離底部選擇結構。在一些實施例中，形成複數個通道結構還包括在通道孔的底部處進行凹坑蝕刻以暴露基底，以及進行半導體材料的磊晶沉積以填滿通道孔的底部並且在通道孔的底部處形成磊晶部分。磊晶部分可以與基底接觸並且導電地連接到基底。磊晶部分的頂表面可以在底部選擇導體層的對之上的底部絕緣層的頂表面與底表面之間。在一些實施例中，形成複數個通道結構還包括沉積通道形成結構以填滿通道孔，以及在通道形成結構上進行凹坑蝕刻以形成半導體通道，使得半導體通道的頂表面在介電質包覆層的頂表面與底表面之間。
在一些實施例中，形成複數個導體層和複數個絕緣層包括將第一複數個導體材料層和第一複數個絕緣材料層交替地沉積在底部選擇導體材料層的對上。在一些實施例中，形成複數個導體層和複數個絕緣層還包括形成沿著垂直方向延伸穿過第一複數個導體材料層、第一複數個絕緣材料層和底部選擇導體材料層的對並且進入基底內的第一通道孔。第一通道孔可以沿著垂直於水平方向的另一水平方向遠離底部選擇結構。在一些實施例中，形成複數個導體層和複數個絕緣層還包括在第一通道孔的底部處進行凹坑蝕刻以暴露基底，進行半導體材料的磊晶沉積以填滿第一通道孔的底部。磊晶部分的頂表面可以在底部選擇導體材料層的對之上的底部絕緣層的頂表面與底表面之間。在一些實施例中，形成複數個導體層和複數個絕緣層還包括沉積犧牲結構以填滿第一通道孔，以及形成在第一複數個導體材料層、複數個絕緣材料層和犧牲結構之上交織的第二複數個導體材料層和第二複數個絕緣材料層。在一些實施例中，形成複數個導體層和複數個絕緣層還包括重複地蝕刻底部選擇導體材料層的對、第一複數個導體材料層、第一複數個絕緣材料層、第二複數個導體材料層、第二複數個絕緣材料層以在基底上形成在底部選擇導體材料層的對之上交織的第一複數個導體層、第一複數個絕緣層、第二複數個導體層、第二複數個絕緣層的階梯結構。
在一些實施例中，形成複數個通道結構包括形成沿著垂直方向與相應的第一通道孔對齊的第二通道孔，第二通道孔沿著垂直方向延伸穿過在第二複數個導體材料層和第二複數個絕緣材料層之上的介電質包覆層、第二複數個導體材料層和第二複數個絕緣材料層，並且暴露相應的第一通道孔和相應的犧牲結構。在一些實施例中，形成複數個導體層和複數個絕緣層包括移除在第一通道孔中的犧牲結構以暴露磊晶部分，第一通道孔和第二通道孔形成通道孔。在一些實施例中，形成複數個導體層和複數個絕緣層包括形成通道形成結構以填滿通道孔，以及在通道形成結構上進行凹坑蝕刻以形成半導體通道，使得半導體通道的頂表面在介電質包覆層的頂表面與底表面之間。
在一些實施例中，形成通道形成結構包括在通道孔的側壁上順序地沉積阻擋材料層、儲存材料層、隧穿材料層、半導體材料層和介電質核心材料層以填滿通道孔。
在一些實施例中，沉積複數個導體材料層包括沉積多晶矽、矽化物、鍺、矽鍺、銅、鋁、鈷或鎢中的至少一項。在一些實施例中，沉積複數個絕緣材料層包括沉積氧化矽、氮化矽、氮氧化矽或矽碳氮化物中的至少一項。
在一些實施例中，複數個導體材料層的沉積包括進行CVD製程、濺射製程、PVD製程或ALD製程中的至少一項。在一些實施例中，複數個絕緣材料層的沉積包括CVD製程、PVD製程或ALD製程中的至少一項。
在一些實施例中，形成第一頂部選擇結構包括將介電質包覆層圖案化以形成沿著垂直方向從介電質包覆層的頂表面延伸到在頂部選擇導體層的對之下的第一絕緣層並且沿著水平方向延伸的第一頂部開口。第一頂部開口可以沿著垂直方向與底部選擇結構對齊。在一些實施例中，形成第一頂部選擇結構還包括沉積介電質材料以填滿第一頂部開口。介電質材料可以包括氧化矽、氮化矽或氮氧化矽中的至少一項。
在一些實施例中，介電質包覆層的圖案化包括乾蝕刻製程，以及絕緣材料的沉積包括CVD製程、ALD製程或PVD製程中的至少一項。
在一些實施例中，方法還包括透過形成第一頂部選擇結構的相同製程在相應儲存塊中形成至少一個第二頂部選擇結構。至少一個第二頂部選擇結構可以是透過利用形成第一頂部開口的相同圖案化製程來將介電質包覆層圖案化以在相應儲存塊中形成至少一個第二頂部開口而形成的。至少一個第二頂部開口可以沿著垂直方向從介電質包覆層的頂表面延伸到第一絕緣層並且沿著水平方向延伸。至少一個第二頂部選擇結構還可以是透過沉積介電質材料以填滿至少一個第二頂部開口並且在第一頂部開口被填充有介電質材料時形成至少一個第二頂部選擇結構來形成的。至少一個第二頂部選擇結構可以將相應的儲存塊劃分成複數個指狀儲存區並且將相應的頂部選擇導體層劃分成複數個頂部選擇導體子層。複數個頂部選擇導體子層中的每一者可以對應於相應的指狀儲存區。
在一些實施例中，方法還包括沉積導電材料以填滿在半導體通道之上的通道孔並且形成汲極結構。汲極結構可與半導體通道接觸並導電地連接。
在一些實施例中，用於形成3D記憶體裝置的方法包括形成沿著水平方向延伸並且將在基底之上的底部導體層劃分成底部選擇導體層的對的底部選擇結構，形成在底部選擇導體層的對和底部選擇結構上交織的複數個導體層和複數個絕緣層，以及形成沿著垂直方向延伸穿過底部選擇導體層的對、複數個導體層和複數個絕緣層並且進入基底內的複數個通道結構。複數個通道結構可以沿著垂直於水平方向的另一水平方向對稱地分佈在底部選擇結構的每側上。在一些實施例中，方法還包括形成沿著水平方向延伸並且將複數個導體層的頂部導體層劃分成複數個頂部選擇導體層的複數個頂部選擇結構。頂部選擇結構可以包括沿著垂直方向與底部選擇結構對齊的第一頂部選擇結構和沿著另一水平方向在第一頂部選擇結構的每側上的至少一個第二頂部選擇結構。第一頂部選擇結構和底部選擇結構可以將由複數個通道結構和複數個導體結構形成的複數個儲存單元劃分成複數個儲存塊，以及在第一頂部選擇結構的每側上的至少一個第二頂部選擇結構將相應的儲存塊劃分成複數個指狀儲存區。
在一些實施例中，形成底部導體層包括在基底之上形成緩衝氧化物層以及在緩衝氧化物層上形成底部導體材料層。
在一些實施例中，形成底部選擇結構包括將底部導體材料層圖案化以形成沿著垂直方向延伸穿過底部導體材料層並且進入緩衝氧化物層內且沿著水平方向延伸的底部開口，以及沉積介電質材料以填滿底部開口。
在一些實施例中，底部導體材料層的圖案化包括乾蝕刻製程，以及絕緣材料的沉積包括CVD製程、ALD製程或PVD製程中的至少一項。
在一些實施例中，形成複數個導體層和複數個絕緣層包括在底部選擇導體材料層的對上交替地沉積複數個導體材料層和複數個絕緣材料層，以及重複地蝕刻底部選擇導體材料層的對、複數個導體材料層和複數個絕緣材料層以在基底之上形成底部選擇導體材料層的對和交織的複數個導體層和複數個絕緣層的階梯結構。
在一些實施例中，形成複數個通道結構包括形成沿著垂直方向延伸穿過在複數個導體層和複數個絕緣層之上的介電質包覆層、複數個導體層、複數個絕緣層和底部選擇導體層的對並且進入基底內的通道孔。通道孔可以沿著垂直於水平方向的另一水平方向遠離底部選擇結構。在一些實施例中，形成複數個通道結構包括在通道孔的底部處進行凹坑蝕刻以暴露基底，以及進行半導體材料的磊晶沉積以填滿通道孔的底部並且在通道孔的底部處形成磊晶部分。磊晶部分可以接觸基底並且可以導電地連接到基底。磊晶部分的頂表面可以在底部選擇導體層的對之上的底部絕緣層的頂表面與底表面之間。在一些實施例中，形成複數個通道結構還包括沉積通道形成結構以填滿通道孔，以及在通道形成結構上進行凹坑蝕刻以形成半導體通道，使得半導體通道的頂表面在介電質包覆層的頂表面與底表面之間。
在一些實施例中，形成複數個導體層和複數個絕緣層包括在底部選擇導體材料層的對上交替地沉積第一複數個導體材料層和第一複數個絕緣材料層。在一些實施例中，形成複數個導體層和複數個絕緣層還包括形成沿著垂直方向延伸穿過第一複數個導體材料層、第一複數個絕緣材料層和底部選擇導體材料層的對並且進入基底內的第一通道孔。第一通道孔可以沿著垂直於水平方向的另一水平方向遠離底部選擇結構。在一些實施例中，形成複數個導體層和複數個絕緣層還包括在第一通道孔的底部處進行凹坑蝕刻以暴露基底，以及進行半導體材料的磊晶沉積以填滿第一通道孔的底部。磊晶部分的頂表面可以在底部選擇導體材料層的對之上的底部絕緣層的頂表面與底表面之間。在一些實施例中，形成複數個導體層和複數個絕緣層還包括形成犧牲結構以填滿第一通道孔，以及形成在第一複數個導體材料層、複數個絕緣材料層和犧牲結構之上交織的第二複數個導體材料層和第二複數個絕緣材料層。在一些實施例中，形成複數個導體層和複數個絕緣層還包括重複地蝕刻底部選擇導體材料層的對、第一複數個導體材料層、第一複數個絕緣材料層、第二複數個導體材料層、第二複數個絕緣材料層以形成在基底上的底部選擇導體層的對之上交織的第一複數個導體層、第一複數個絕緣層、第二複數個導體層、第二複數個絕緣層。
在一些實施例中，形成複數個通道結構包括形成沿著垂直方向與相應的第一通道孔對齊的第二通道孔。第二通道孔可以沿著垂直方向延伸穿過在第二複數個導體材料層和第二複數個絕緣材料層之上的介電質包覆層、第二複數個導體材料層和第二複數個絕緣材料層，並且暴露相應的第一通道孔和相應的犧牲結構。在一些實施例中，形成通道結構還包括移除在第一通道孔中的犧牲結構以暴露磊晶部分，第一通道孔和第二通道孔形成通道孔，以及形成通道形成結構以填滿通道孔並且在通道形成結構上進行凹坑蝕刻以形成半導體通道，使得半導體通道的頂表面在介電質包覆層的頂表面與底表面之間。
在一些實施例中，形成通道形成結構包括在通道孔的側壁上順序地沉積阻擋材料層、儲存材料層、隧穿材料層、半導體材料層和介電質核心材料層以填滿通道孔。
在一些實施例中，沉積複數個導體材料層包括沉積多晶矽、矽化物、鍺、矽鍺、銅、鋁、鈷或鎢中的至少一項。在一些實施例中，沉積複數個絕緣材料層包括沉積氧化矽、氮化矽、氮氧化矽或矽碳氮化物中的至少一項。
在一些實施例中，複數個導體材料層的沉積包括進行CVD製程、濺射製程、PVD製程或ALD製程中的至少一項。在一些實施例中，複數個絕緣材料層的沉積包括CVD製程、PVD製程或ALD製程中的至少一項。
在一些實施例中，形成複數個頂部選擇結構包括將介電質包覆層圖案化以形成複數個頂部開口，每個頂部開口沿著垂直方向從介電質包覆層的頂表面延伸到在頂部選擇導體層的對之下的第一絕緣層並且沿著水平方向延伸。複數個頂部開口可以包括與底部選擇結構對齊的第一頂部開口和沿著另一水平方向在第一頂部開口的每側上的至少一個第二頂部開口。在一些實施例中，形成複數個頂部選擇結構還包括沉積介電質材料以填滿複數個頂部開口。介電質材料可以包括氧化矽、氮化矽或氮氧化矽中的至少一項。
在一些實施例中，介電質包覆層的圖案化包括乾蝕刻製程，以及絕緣材料的沉積包括CVD製程、ALD製程或PVD製程中的至少一項。
在一些實施例中，方法還包括沉積導電材料以填滿在半導體通道之上的通道孔並且形成汲極結構。汲極結構可以與半導體通道接觸並且導電地連接到半導體通道。
特定實施例的前述描述將如此充分地揭露本公開內容的一般性質，其他人可以在沒有過度的實驗且不偏離本公開內容的一般概念情況下，透過應用本領域技術內的知識容易地修改和/或適應這樣的特定實施例以用於各種應用。因此，基於本文給出的本公開內容和指導，這樣的適應和修改旨在在所公開的實施例的等效物的含義和範圍內。要理解的是，本文的短語或術語是出於描述而非限制的目的，使得本說明書的術語或短語要由本領域技術人員按照教導和指導來解釋。
上文已經借助於說明特定功能及其關係的實現方式的功能構建塊描述了本公開內容的實施例。本文為了便於描述，這些功能構建塊的邊界已經被任意限定。可以限定替代的邊界，只要特定功能及其關係被適當地進行。
發明內容和摘要章節可以闡述如發明人所設想的本公開內容的一個或複數個但不是全部的示例性實施例，並且因此不旨在以任何方式限制本公開內容和所附申請專利範圍。
本公開內容的廣度和範圍不應受到上述示例性實施例中的任一個示例性實施例的限制，但是僅應當根據下文申請專利範圍及其等效物來進行限定。
100:基底 101:緩衝氧化物層 103:控制導體層 104:絕緣層 105:介電質包覆層 107:儲存膜 108:半導體層 109:介電質核心 110:汲極結構 111:堆疊結構 112:底部導體層 112a、112b:底部選擇導體層 114、114-0:頂部導體層 114a、114b、114c、114d:頂部選擇導體子層 115-1:第一頂部開口 115-2:第二頂部開口 116:頂部選擇結構 116-1:第一頂部選擇結構 116-2:第二頂部選擇結構 117:磊晶部分 119:半導體通道 120-1、120-2:儲存塊 130:通道結構 131:底部選擇結構 150、500:3D記憶體裝置 200、300、400:結構 211:第一疊片 212:第二疊片 41、42、43、44:指狀儲存區 602、604、606、608、702、704、706、708、710、712、714:步驟 600、700:方法 X、Y、Z:方向
被合併在本文中並且形成說明書的一部分的圖式，示出了本公開內容的實施例，並且連同描述一起進一步用於解釋本公開內容的原理並且使相關領域中的技術人員能夠製造並且使用本公開內容。 第1A圖根據本公開內容的一些實施例，示出了不具有GLS的示例性3D記憶體裝置的平面圖。 第1B圖根據本公開內容的一些實施例，示出了沿著A-B方向的在第1A圖中示出的3D記憶體裝置的橫截面視圖。 第2圖-第4圖根據本公開內容的一些實施例，示出了在製造製程的各個階段的3D記憶體裝置的橫截面視圖。 第5圖根據本公開內容的一些實施例，示出了具有雙疊片結構且不具有GLS的另一示例性3D記憶體裝置的橫截面視圖。 第6圖根據本公開內容的一些實施例，示出了用於形成不具有GLS的3D記憶體裝置的示例性製造製程的流程圖。 第7圖根據本公開內容的一些實施例，示出了用於形成具有雙疊片結構且不具有GLS的3D記憶體裝置的示例性製造製程的流程圖。 本公開內容的實施例將參考圖式進行描述。
100:基底
101:緩衝氧化物層
103:控制導體層
104:絕緣層
105:介電質包覆層
107:儲存膜
108:半導體層
109:介電質核心
110:汲極結構
111:堆疊結構
112:底部導體層
112a、112b:底部選擇導體層
114:頂部導體層
114a、114b、114c、114d:頂部選擇導體子層
116-1:第一頂部選擇結構
116-2:第二頂部選擇結構
117:磊晶部分
119:半導體通道
120-1、120-2:儲存塊
130:通道結構
131:底部選擇結構
41、42、43、44:指狀儲存區
Y、Z:方向

Claims (20)

  1. 一種三維（3D）記憶體裝置，包括： 堆疊結構，其包括在基底之上交織的複數個導體層和複數個絕緣層，其中，所述複數個導體層包括由第一頂部選擇結構劃分的頂部選擇導體層的對和由底部選擇結構劃分的底部選擇導體層的對，所述第一頂部選擇結構和所述底部選擇結構沿著水平方向延伸並且沿著垂直方向對齊；以及 複數個通道結構，其沿著垂直方向延伸並且進入所述基底內，並且分佈在所述頂部選擇結構和所述底部選擇結構的兩側上。
  2. 根據請求項1所述的3D記憶體裝置，其中，所述頂部選擇結構和所述底部選擇結構將由所述複數個導體層和所述複數個通道結構形成的儲存單元劃分成儲存塊的對，所述儲存塊的對中的每一個儲存塊的對與相應的頂部選擇導體層和相應的底部選擇導體層相對應。
  3. 根據請求項2所述的3D記憶體裝置，還包括在所述堆疊結構與所述基底之間的緩衝氧化物層，其中， 所述第一頂部選擇結構沿著所述垂直方向從所述堆疊結構的頂表面延伸到在所述第一導體層之下的頂部絕緣層內；以及 所述底部選擇結構沿著所述垂直方向從所述底部導體層的頂表面延伸並且進入所述緩衝氧化物層內。
  4. 根據請求項3所述的3D記憶體裝置，還包括沿著所述垂直方向從所述堆疊結構的頂表面延伸到在相應儲存塊中的所述第一絕緣結構內並且沿著所述水平方向延伸的至少一個第二頂部選擇結構，所述至少一個第二頂部選擇結構透過至少一個通道結構沿著垂直於所述水平方向的另一水平方向與所述第一頂部選擇結構分離，其中， 所述至少一個第二頂部選擇結構將所述相應的頂部選擇導體層劃分成複數個頂部選擇導體子層，並且將所述相應的儲存塊劃分成複數個指狀儲存區，所述複數個頂部選擇導體子層中的每一個頂部選擇導體子層對應於相應的指狀儲存區。
  5. 根據請求項4所述的3D記憶體裝置，其中，所述第一頂部選擇結構、所述至少一個第二頂部選擇結構和所述底部選擇結構各自包括氧化矽、氮化矽或氮氧化矽中的至少一項。
  6. 根據請求項1所述的3D記憶體裝置，其中，所述複數個通道結構各自包括： 導電地連接到所述基底的磊晶部分，所述磊晶部分的頂表面位於在所述底部選擇導體層的對之上的底部絕緣層的頂表面與底表面之間； 在相應的磊晶部分之上並且導電地連接到所述相應的磊晶部分的半導體通道，所述半導體通道包括從所述半導體通道的側壁朝著所述半導體通道的中心徑向排列的阻障層、儲存層、穿隧層、半導體層和介電質核心；以及 汲極結構，在介電質包覆層中並且導電地連接到相應的所述半導體通道。
  7. 根據請求項1所述的3D記憶體裝置，其中， 在所述堆疊結構中不形成閘極線縫隙；以及 所述基底是體源。
  8. 一種用於形成三維（3D）記憶體裝置的方法，包括： 形成沿著垂直方向穿過在基底之上的底部導體層並且沿著水平方向延伸以將所述底部導體層劃分成底部選擇導體層的對的底部選擇結構； 形成在所述底部選擇導體層的對和所述底部選擇結構上交織的複數個導體層和複數個絕緣層； 形成沿著所述垂直方向穿過所述底部選擇導體層的對、所述複數個導體層和所述複數個絕緣層延伸並且進入所述基底內的複數個通道結構；以及 形成沿著所述垂直方向穿過所述複數個導體層中的頂部導體層並且沿著所述水平方向延伸以將所述頂部導體層劃分成頂部選擇導體層的對的第一頂部選擇結構，所述第一頂部選擇結構和所述底部選擇結構沿著所述垂直方向對齊並且將由所述複數個導體層和所述複數個通道結構形成的複數個儲存單元劃分成儲存塊的對。
  9. 根據請求項8所述的方法，其中，形成底部導體層包括在所述基底之上形成緩衝氧化物層以及在所述緩衝氧化物層上形成底部導體材料。
  10. 根據請求項9所述的方法，其中，形成所述底部選擇結構包括： 將所述底部導體材料層圖案化以形成底部選擇導體材料層的對和底部開口，所述底部開口沿著所述垂直方向穿過所述底部導體材料層的對並且進入所述緩衝氧化物層內並且沿著所述水平方向延伸；以及 沉積介電質材料以填滿所述底部開口。
  11. 根據請求項8所述的方法，其中，形成所述複數個導體層和所述複數個絕緣層包括： 在所述底部選擇導體材料層的對上交替地沉積複數個導體材料層和複數個絕緣材料層；以及 重複地蝕刻所述底部選擇導體材料層的對、所述複數個導體材料層和所述複數個絕緣材料層以在所述基底之上形成所述底部選擇導體層的對以及所述交織的複數個導體層和複數個絕緣層的階梯結構。
  12. 根據請求項8所述的方法，其中，形成所述複數個導體層和所述複數個絕緣層包括： 在所述底部選擇導體材料層上交替地沉積第一複數個導體材料層和第一複數個絕緣材料層； 形成沿著所述垂直方向延伸穿過所述第一複數個導體材料層、所述第一複數個絕緣材料層和所述底部選擇導體材料層的對並且進入所述基底內的第一通道孔，所述第一通道孔沿著垂直於所述水平方向的另一水平方向遠離所述底部選擇結構； 在所述第一通道孔的所述底部處進行凹坑蝕刻以暴露所述基底； 進行半導體材料的磊晶沉積以填滿所述第一通道孔的所述底部並且在所述通道孔的底部處形成磊晶部分，所述磊晶部分的頂表面位於所述底部選擇導體材料層的對之上的底部絕緣層的頂表面與底表面之間； 形成犧牲結構以填滿所述第一通道孔； 形成在所述第一複數個導體材料層、所述複數個絕緣材料層和所述犧牲結構之上交織的第二複數個導體材料層和第二複數個絕緣材料層；以及 重複地蝕刻所述底部選擇導體材料層的對、所述第一複數個導體材料層、所述第一複數個絕緣材料層、所述第二複數個導體材料層、所述第二複數個絕緣材料層以在所述基底上形成在所述底部選擇導體材料層的對之上交織的所述第一複數個導體層、所述第一複數個絕緣層、所述第二複數個導體層和所述第二複數個絕緣層的階梯結構。
  13. 根據請求項12所述的方法，其中，形成複數個通道結構包括： 形成沿著所述垂直方向與相應的第一通道孔對齊的第二通道孔，所述第二通道孔沿著所述垂直方向延伸穿過在所述第二複數個導體材料層和所述第二複數個絕緣材料層之上的介電質包覆層、所述第二複數個導體層、和所述第二複數個絕緣層並且暴露所述相應的第一通道孔和相應的犧牲結構； 移除在所述第一通道孔中的所述犧牲結構以暴露所述磊晶部分，所述第一通道孔和所述第二通道孔形成通道孔；以及 形成通道形成結構以填滿所述通道孔，並且在所述通道形成結構上進行凹坑蝕刻以形成所述半導體通道，使得所述半導體通道的頂表面位於所述介電質包覆層的頂表面與底表面之間。
  14. 根據請求項12所述的方法，其中，形成第一頂部選擇結構包括： 將所述介電質包覆層圖案化以形成沿著所述垂直方向從所述介電質包覆層的所述頂表面到在所述頂部選擇導體層的對之下的第一絕緣層並且沿著所述水平方向延伸的第一頂部開口，所述第一頂部開口沿著所述垂直方向與所述底部選擇結構對齊；以及 沉積介電質材料以填滿所述第一頂部開口，所述介電質材料包括氧化矽、氮化矽或氮氧化矽中的至少一項。
  15. 根據請求項14所述的方法，還包括：透過形成所述第一頂部選擇結構的相同製程來在相應儲存塊中形成至少一個第二頂部選擇結構，其中，所述至少一個第二頂部選擇結構是透過下列步驟來形成的： 利用形成所述第一頂部開口的相同圖案化製程來將所述介電質包覆層圖案化以在所述相應儲存塊中形成至少一個第二頂部開口，所述至少一個第二頂部開口沿著所述垂直方向從所述介電質包覆層的所述頂表面到所述第一絕緣層並且沿著所述水平方向延伸；以及 沉積所述介電質材料以填滿所述至少一個第二頂部開口並且在所述第一頂部開口被填充有所述介電質材料時形成所述至少一個第二頂部選擇結構，其中， 所述至少一個第二頂部選擇結構將所述相應儲存塊劃分成複數個指狀儲存區並且將所述相應頂部選擇導體層劃分成複數個頂部選擇導體子層，所述複數個頂部選擇導體子層中的每個頂部選擇導體子層對應於相應的指狀儲存區。
  16. 一種用於形成三維（3D）記憶體裝置的方法，包括： 形成沿著水平方向延伸並且將在基底之上的底部導體層劃分成底部選擇導體層的對的底部選擇結構； 形成在所述底部選擇導體層的對和所述底部選擇結構上交織的複數個導體層和複數個絕緣層； 形成沿著垂直方向延伸穿過所述底部選擇導體層的對、所述複數個導體層和所述複數個絕緣層並且進入所述基底內的複數個通道結構，所述複數個通道結構沿著垂直於所述水平方向的另一水平方向對稱地分佈在所述底部選擇結構的每側上；以及 形成沿著所述水平方向延伸並且將所述複數個導體層中的頂部導體層劃分成複數個頂部選擇導體層的複數個頂部選擇結構，所述頂部選擇結構包括沿著所述垂直方向與所述底部選擇結構對齊的第一頂部選擇結構和沿著所述另一水平方向在所述第一頂部選擇結構的每側上的至少一個第二頂部選擇結構，其中， 所述第一頂部選擇結構和所述底部選擇結構將由所述複數個通道結構和所述複數個導體層形成的複數個儲存單元劃分成複數個儲存塊，以及 在所述第一頂部選擇結構的每側上的所述至少一個第二頂部選擇結構將相應的儲存塊劃分成複數個指狀儲存區。
  17. 根據請求項16所述的方法，其中，形成底部導體層包括在所述基底之上形成緩衝氧化物層以及在所述緩衝氧化物上形成底部導體材料層。
  18. 根據請求項17所述的方法，其中，形成所述底部選擇結構包括： 將所述底部導體材料層圖案化以形成沿著所述垂直方向穿過所述底部導體材料層並且進入所述緩衝氧化物層內並且沿著所述水平方向延伸的底部開口；以及 沉積介電質材料以填滿所述底部開口。
  19. 根據請求項16所述的方法，其中，形成所述複數個導體層和所述複數個絕緣層包括： 在所述底部選擇導體材料層的對上交替地沉積第一複數個導體材料層和第一複數個絕緣材料層； 形成沿著所述垂直方向延伸穿過所述第一複數個導體材料層、所述第一複數個絕緣材料層和所述底部選擇導體材料層的對並且進入所述基底內的第一通道孔，所述第一通道孔沿著垂直於所述水平方向的另一水平方向遠離所述底部選擇結構； 在所述第一通道孔的所述底部處進行凹坑蝕刻以暴露所述基底；以及 進行半導體材料的磊晶沉積以填滿所述第一通道孔的所述底部，所述磊晶部分的頂表面位於所述底部選擇導體材料層的對之上的底部絕緣層的頂表面與底表面之間； 形成犧牲結構以填滿所述第一通道孔；以及 形成在所述第一複數個導體材料層、所述複數個絕緣材料層和所述犧牲結構之上交織的第二複數個導體材料層和第二複數個絕緣材料層；以及 重複地蝕刻所述底部選擇導體材料層的對、所述第一複數個導體材料層、所述第一複數個絕緣材料層、所述第二複數個導體材料層、所述第二複數個絕緣材料層以在所述基底上形成在所述底部選擇導體層的對之上交織的所述第一複數個導體層、所述第一複數個絕緣層、所述第二複數個導體層和所述第二複數個絕緣層的階梯結構。
  20. 根據請求項16所述的方法，其中，形成所述複數個頂部選擇結構包括： 將所述介電質包覆層圖案化以形成複數個頂部開口，每個頂部開口沿著所述垂直方向從所述介電質包覆層的所述頂表面到在所述頂部選擇導體層的對之下的第一絕緣層並且沿著水平方向延伸，所述複數個頂部開口包括與所述底部選擇結構對齊的第一頂部開口和沿著所述另一水平方向在所述第一頂部開口的每側上的所述至少一個第二頂部開口；以及 沉積介電質材料以填滿所述複數個頂部開口，所述介電質材料包括氧化矽、氮化矽或氮氧化矽中的至少一項。
TW108135961A 2019-06-17 2019-10-04 不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法 TWI791131B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201910522002.X 2019-06-17
CN201910522002.XA CN110211964B (zh) 2019-06-17 2019-06-17 3d nand存储器及其形成方法
WOPCT/CN2019/102116 2019-08-23
PCT/CN2019/102116 WO2020252893A1 (en) 2019-06-17 2019-08-23 Three-dimensional memory device without gate line slits and method for forming the same

Publications (2)

Publication Number Publication Date
TW202101737A true TW202101737A (zh) 2021-01-01
TWI791131B TWI791131B (zh) 2023-02-01

Family

ID=67793127

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135961A TWI791131B (zh) 2019-06-17 2019-10-04 不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法

Country Status (3)

Country Link
CN (1) CN110211964B (zh)
TW (1) TWI791131B (zh)
WO (1) WO2020252893A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931500B (zh) * 2019-10-25 2023-09-05 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111146209A (zh) * 2019-12-25 2020-05-12 长江存储科技有限责任公司 3d存储器件及其制造方法
WO2021146897A1 (en) * 2020-01-21 2021-07-29 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device and method of forming the same
CN111162078A (zh) * 2020-02-21 2020-05-15 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN114078871A (zh) * 2020-10-28 2022-02-22 长江存储科技有限责任公司 三维存储器及其制造方法
CN112530966B (zh) * 2020-12-04 2021-07-16 长江存储科技有限责任公司 三维存储器及其制造方法
CN112614845B (zh) * 2020-12-15 2024-05-07 长江存储科技有限责任公司 存储器的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101812260B1 (ko) * 2010-10-20 2017-12-28 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
US8614126B1 (en) * 2012-08-15 2013-12-24 Sandisk Technologies Inc. Method of making a three-dimensional memory array with etch stop
KR20140028968A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10355015B2 (en) * 2016-03-23 2019-07-16 Sandisk Technologies Llc Three-dimensional NAND memory device with common bit line for multiple NAND strings in each memory block
US10050054B2 (en) * 2016-10-05 2018-08-14 Sandisk Technologies Llc Three-dimensional memory device having drain select level isolation structure and method of making thereof
US10236300B2 (en) * 2017-07-25 2019-03-19 Sandisk Technologies Llc On-pitch drain select level isolation structure for three-dimensional memory device and method of making the same
CN108831887B (zh) * 2018-06-20 2020-11-13 长江存储科技有限责任公司 三维存储器的制备方法及半导体结构的制备方法
CN109690774B (zh) * 2018-12-07 2019-11-22 长江存储科技有限责任公司 用于三维存储器的阶梯结构和接触结构
AU2018451633B2 (en) * 2018-12-07 2022-06-30 Yangtze Memory Technologies Co., Ltd. Novel 3D NAND memory device and method of forming the same
CN109786382A (zh) * 2019-01-24 2019-05-21 长江存储科技有限责任公司 三维存储器及其制造方法

Also Published As

Publication number Publication date
CN110211964B (zh) 2022-03-18
CN110211964A (zh) 2019-09-06
TWI791131B (zh) 2023-02-01
WO2020252893A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
TWI710059B (zh) 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法
TWI727459B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
TWI738376B (zh) 具有汲極選擇閘切割結構的三維記憶體裝置及其形成方法
CN110914989B (zh) 不具有栅极线缝隙的三维存储器件及用于形成其的方法
TWI791131B (zh) 不具有閘極線縫隙的三維記憶體裝置及用於形成其的方法
TWI704602B (zh) 具有源極結構的三維記憶體裝置和用於形成三維記憶體裝置的方法
JP7427686B2 (ja) ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
TWI725633B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
JP7427685B2 (ja) スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
TWI717861B (zh) 具有源極結構的立體記憶裝置和其形成方法
TWI706544B (zh) 具有由黏合層連接的源極接觸的立體記憶體元件及其形成方法
JP7325522B2 (ja) 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス
TWI722611B (zh) 具有源極結構的三維記憶體裝置和其形成方法
TWI706516B (zh) 三維記憶體元件及其形成方法
TW202135301A (zh) 具有源極結構的三維記憶體元件及其形成方法
US12058865B2 (en) Three-dimensional memory devices with support structures and methods for forming the same