TWI720887B - 在立體記憶體元件中的階梯結構及用於形成其的方法 - Google Patents

在立體記憶體元件中的階梯結構及用於形成其的方法 Download PDF

Info

Publication number
TWI720887B
TWI720887B TW109115525A TW109115525A TWI720887B TW I720887 B TWI720887 B TW I720887B TW 109115525 A TW109115525 A TW 109115525A TW 109115525 A TW109115525 A TW 109115525A TW I720887 B TWI720887 B TW I720887B
Authority
TW
Taiwan
Prior art keywords
steps
storage array
pair
array structure
area
Prior art date
Application number
TW109115525A
Other languages
English (en)
Other versions
TW202137409A (zh
Inventor
孫中旺
張中
文犀 周
夏志良
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI720887B publication Critical patent/TWI720887B/zh
Publication of TW202137409A publication Critical patent/TW202137409A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公開了具有階梯結構的立體記憶體元件以及其形成方法。在示例中，立體記憶體元件包括儲存陣列結構和階梯結構，該階梯結構在儲存陣列結構的中間體中並且將儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構。階梯結構包括第一階梯區域和連接第一儲存陣列結構和第二儲存陣列結構的橋接結構。橋接結構包括下部壁部分和上部階梯部分。第一階梯區域包括在第一橫向方向上並且在不同的深度處彼此面對的第一對階梯。各階梯包括台階。第一對階梯中的至少一個台階透過橋接結構電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。

Description

在立體記憶體元件中的階梯結構及用於形成其的方法
本發明內容的實施例涉及立體（3D）記憶體元件以及其製造方法。
透過改進製程技術、電路設計、程式設計演算法和製造製程，將平面儲存單元縮小到更小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限，平面製程和製造技術變得具有挑戰性且成本高昂。結果，針對平面儲存單元的儲存密度接近上限。
立體（3D）儲存架構可以解決在平面儲存單元中的密度限制。立體（3D）儲存架構包括儲存陣列和用於控制去往儲存陣列和來自儲存陣列的信號的週邊元件。
本文公開了具有階梯結構的立體（3D）記憶體元件以及用於形成其的方法的實施例。
在一個示例中，一種立體（3D）記憶體元件包括：儲存陣列結構和階梯結構，該階梯結構在儲存陣列結構的中間體中並且將儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構。階梯結構包括第一階梯區域和連接第一儲存陣列結構和第二儲存陣列結構的橋接結構。橋接結構包括下部壁部分和上部階梯部分。第一階梯區域包括在第一橫向方向上並且在不同的深度處彼此面對的第一對階梯。各階梯包括多個台階。第一對階梯中的至少一個台階透過橋接結構電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在另一個示例中，一種立體（3D）記憶體元件包括：儲存陣列結構和階梯結構，該階梯結構在儲存陣列結構的中間體中並且將儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構。階梯結構包括第一階梯區域和連接第一儲存陣列結構和第二儲存陣列結構的橋接結構。橋接結構包括下部壁部分、上部階梯部分和互連。上部階梯部分包括在第一橫向方向上在相同的深度處的多個階梯。各階梯包括多個台階。互連對在橋接結構的上部階梯部分的階梯的相同水平處的一組台階進行電性連接。
在另一個示例中，公開了一種用於形成立體（3D）記憶體元件的階梯結構的方法。形成包括垂直地交錯的第一材料層和第二材料層的堆疊結構。在第一橫向方向上在堆疊結構的中間體中，形成在第一橫向方向上在相同的深度處彼此面對的至少一對階梯。將至少一對階梯的在第一階梯區域和第二階梯區域中的各階梯的部分削減到不同的深度，使得包括下部壁部分和上部階梯部分的橋接結構是在垂直於第一橫向方向的第二橫向方向上在第一階梯區域與第二階梯區域之間形成的。
在本發明的其中一些實施例中，其中，所述上部階梯部分包括在所述第一橫向方向上，並且在一相同的深度處彼此面對的至少一對階梯。
在本發明的其中一些實施例中，其中，所述上部階梯部分包括在所述第一橫向方向上在所述相同的深度處的多個階梯。
在本發明的其中一些實施例中，其中，所述橋接結構還包括一互連，所述互連對在所述上部階梯部分的所述階梯的一相同水平處的一組台階進行電性連接。
在本發明的其中一些實施例中，其中，所述階梯中的所述至少一個台階透過所述互連和在所述上部階梯部分的所述階梯的所述相同水平處的所述一組台階，電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的所述至少一者。
在本發明的其中一些實施例中，其中，所述至少一對階梯中的各階梯包括在垂直於所述第一橫向方向的一第二橫向方向上的多個分區。
在本發明的其中一些實施例中，其中，所述階梯結構還包括一第二階梯區域；並且所述橋接結構在所述第二橫向方向上，在所述第一階梯區域與所述第二階梯區域之間。
在本發明的其中一些實施例中，其中，所述第一階梯區域和所述第二階梯區域是在所述第二橫向方向上相對於所述橋接結構對稱的。
在本發明的其中一些實施例中，還包括在所述儲存陣列結構和所述橋接結構中橫向地延伸的至少一個字元線，使得所述至少一個台階透過所述至少一個字元線經由所述橋接結構電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的所述至少一者。
在本發明的其中一些實施例中，其中，所述階梯中的所述至少一個台階透過所述橋接結構電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的各者。
在本發明的其中一些實施例中，其中，所述橋接結構的所述下部壁部分包括垂直地交錯的多個導電層和多個介電層。
在本發明的其中一些實施例中，還包括在所述第二橫向方向上在不同的深度處形成多個分區，使得所述至少一對階梯中的各階梯包括所述多個分區。
在本發明的其中一些實施例中，其中，形成所述多個分區包括：對包括所述第一階梯區域和所述第二階梯區域中的一開口的一分區遮罩進行圖案化；以及根據所述分區遮罩，透過一個或多個修整蝕刻迴圈，在不同的深度處形成所述多個分區。
在本發明的其中一些實施例中，其中，形成所述至少一對階梯包括：對包括在所述第一橫向方向上的一開口的一階梯遮罩進行圖案化；以及根據所述階梯遮罩，透過多個修整蝕刻迴圈，在所述相同的深度處形成所述至少一對階梯。
在本發明的其中一些實施例中，其中，所述階梯遮罩的所述開口在所述第二橫向方向上延伸跨越所述橋接結構，使得所述橋接結構的所述上部階梯部分包括在所述相同的深度處的所述至少一對階梯的部分。
在本發明的其中一些實施例中，還包括形成一互連，所述互連對在所述橋接結構的所述上部階梯部分中的所述至少一對階梯的一相同水平處的一組台階進行電性連接。
在本發明的其中一些實施例中，其中，對各階梯進行削減包括：對包括所述第一階梯區域和所述第二階梯區域中的一第一開口的一第一削減遮罩進行圖案化；以及根據所述第一削減遮罩，透過多個蝕刻迴圈，將被所述第一開口曝露的一第一組所述階梯削減一第一深度。
在本發明的其中一些實施例中，其中，對各階梯進行削減還包括：對包括所述第一階梯區域和所述第二階梯區域中的一第二開口的一第二削減遮罩進行圖案化；以及根據所述第二削減遮罩，透過多個蝕刻迴圈，將被所述第二開口曝露的一第二組所述階梯削減一第二深度。
雖然討論了具體的配置和佈置，但應當理解的是，這僅是出於說明性目的。相關領域技術人員將認識到，在不背離本發明內容的精神和保護範圍的情況下，可以使用其它配置和佈置。對於相關領域技術人員來說將顯而易見的是，本發明內容還可以用於各種其它應用中。
應當注意的是，在說明書中對“一個實施例”、“一實施例”、“示例性實施例”、“一些實施例”等等的引用，指示所描述的實施例可以包括特定的特徵、結構或特性，但各個實施例可能不一定包括特定的特徵、結構或特性。此外，這樣的短語不一定必須指代同一實施例。進一步地，當結合實施例描述特定的特徵、結構或特性時，無論是否明確地描述，結合其它實施例來實現這樣的特徵、結構或特性將在相關領域技術人員的知識範圍內。
通常，可以至少部分地根據在上下文中的使用來理解術語。例如，至少部分地取決於上下文，如本文所使用的術語“一個或多個”可以用於以單數意義來描述任何特徵、結構或特性，或者可以用於以複數意義來描述特徵、結構或特性的組合。類似地，至少部分地取決於上下文，例如“一（a）”、“一個（an）”或“該”的術語可以被理解為傳達單數用法或者傳達複數用法。另外，至少部分地取決於上下文，可以將術語“基於”理解為不一定旨在傳達一組排他性因素，以及反而可以考慮到存在不一定明確地描述的其它因素。
應當容易理解的是，本發明內容中的“在……上（on）”、“上方（above）”和“之上（over）”的含義應該以最廣泛的方式來解釋，使得“在……上”不僅意指“直接在某物上”，而且還包括在其之間具有中間特徵或層的“在某物上”的含義，以及“上方”或“之上”不僅意指“在某物上方”或“在某物之上”的含義，而且還可以包括在其之間不具有中間特徵或層的“在某物上方”或“在某物之上”的含義（即，直接在某物上）。
進一步地，為了便於描述以說明一個元件或特徵與另一個元件或特徵的關係（如圖所示），在本文中可以使用例如“下方（beneath）”、“之下（below）”、“下面（lower）”、“上方”、“上面（upper）”等等的空間相對術語。除了附圖中所描繪的定向之外，空間相對術語旨在涵蓋在使用或操作步驟中的設備的不同定向。裝置可以以其它方式來定向（旋轉90度或者在其它定向上），以及同樣可以相應地解釋本文所使用的空間相對描述符。
如本文所使用的，術語“基底”指代在其上添加後續材料層的材料。基底本身可以進行圖案化。在基底的頂部添加的材料可以是圖案化的或者可以保持未圖案化。此外，基底可以包括各種各樣的半導體材料，例如矽、鍺、砷化鎵、磷化銦等等。或者，基底可以由例如玻璃、塑膠或藍寶石晶圓的非導電材料來製成。
如本文所使用的，術語“層”指代包括具有厚度的區域的材料部分。層可以在整個底層結構或上覆結構之上延伸，或者可以具有小於底層結構或上覆結構的範圍。進一步地，層可以是均勻的或不均勻的連續結構的區域，其中不均勻的連續結構具有小於連續結構的厚度。例如，層可以位於連續結構的頂表面和底表面之間或者在頂表面和底表面處的任何一對水平面之間。層可以橫向地、垂直地和/或沿錐形表面進行延伸。基底可以是層，可以在其中包括一個或多個層，和/或可以具有在其上、在其之上和/或在其之下的一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層（其中在接觸層中，形成互連線和/或過孔接觸）和一個或多個介電層。
如本文所使用的，術語“名義上的/名義上地”指代在產品或製程的設計階段期間設定的針對元件或製程操作步驟的特徵或參數的期望值或目標值、連同高於和/或低於期望值的一系列值。值的範圍可能是由於在製造製程或公差的微小變化導致的。如本文所使用的，術語“大約”指示可以基於與主題半導體元件相關聯的特定技術節點來變化的給定數量的值。基於特定的技術節點，術語“大約”可以指示在例如值的10-30%內變化的給定數量的值（例如，值的±10%、±20%或±30%）。
如本文所使用的，術語“立體（3D）NAND儲存串”是指在橫向取向的基底上的垂直取向的串聯連接的儲存單元電晶體串，以使得儲存串在相對於基底的垂直方向上延伸。如文中使用的，術語“垂直/垂直地”是指在標稱上垂直於基底的橫向表面。
下文的公開內容提供了用於實施所提供的主題的不同特徵的很多不同實施例或示例。下文描述了部件和佈置的具體示例以簡化本發明。當然，這些只是示例，並非意在構成限制。例如，下文的描述當中出現的在第二特徵上或之上形成第一特徵可以包括所述第一特徵和第二特徵是所形成的可以直接接觸的特徵的實施例，並且還可以包括可以在所述第一特徵和第二特徵之間形成額外的特徵進而使得所述第一特徵和第二特徵可以不直接接觸的實施例。此外，本發明可以在各個示例中重複使用作為附圖標記的數位和/或字母。這種重複的目的是為了簡化和清楚的目的，並且本身不指示所討論的在各種實施例和/或配置之間的關係。
此外，文中為了便於說明可以採用空間相對術語，例如，“下面”、“以下”、“下方”、“以上”、“上方”等，以描述一個元件或特徵與其他元件或特徵的如圖所示的關係。空間相對術語意在包含除了附圖所示的取向之外的處於使用或操作步驟中的元件的不同取向。所述裝置可以具有其他取向（旋轉90度或者處於其他取向上），並照樣相應地解釋文中採用的空間相對描述詞。
如本文所使用的，術語“立體（3D）記憶體元件”指代在橫向定向的基底上具有垂直定向的儲存單元電晶體串（本文稱為“儲存串”，例如NAND儲存串）使得儲存串在相對於基底的垂直方向上延伸的半導體元件。如本文所使用的，術語“垂直的/垂直地”意指名義上垂直於基底的橫向表面。
在一些立體（3D）記憶體元件中，透過堆疊的儲存結構（例如，記憶體堆疊體）垂直地堆疊用於儲存資料的儲存單元。立體（3D）記憶體元件通常包括在堆疊的儲存結構的一個或多個側面（邊緣）上形成的用於例如字元線扇出的階梯結構。由於通常在各儲存平面的邊緣處形成階梯結構，因此由也透過字元線和相應的階梯結構佈置在各儲存平面的邊緣處的行解碼器（還稱為“x解碼器”）來單方面地驅動儲存單元。
例如，圖1示出具有階梯結構104的立體（3D）記憶體元件100的示意圖。例如立體（3D） NAND記憶體元件的立體（3D）記憶體元件100包括兩個儲存平面102，各儲存平面102具有在儲存陣列結構106中的儲存單元陣列。應當注意的是，在圖1中包括x軸和y軸以示出在晶圓平面中的兩個正交（垂直）方向。x方向是立體（3D）記憶體元件100的字元線方向，以及y方向是立體（3D）記憶體元件100的位元線方向。立體（3D）記憶體元件100還包括在各儲存陣列結構106的x方向上的相對側的兩個階梯結構104。儲存平面102的各字元線在x方向上橫向地延伸跨越整個儲存平面102，到達在階梯結構104中的各自的台階（水平）。在各自的階梯結構104的正上方、正下方或接近各自的階梯結構104形成行解碼器（未示出），以減小互連長度。也就是說，各行解碼器透過一半的字元線單方面地（在正x方向或負x方向上，但不是在兩者上）驅動一半的儲存單元，其中的各字元線橫跨整個儲存平面102。
因此，單方面行字元線驅動方案的負載包括整個字元線的跨越儲存平面102的電阻。此外，隨著對更高儲存容量的需求不斷增加，堆疊的儲存結構的垂直水平的數量增加，以及包括各字元線膜的堆疊體的厚度減小。因此，可能在負載中引入甚至更高的電阻，進而導致明顯的阻容（RC）延遲。因此，具有側階梯結構104的單方面字元線驅動方案可能影響立體（3D）記憶體元件100的性能，例如讀取和寫入速度。此外，側階梯結構104可能在儲存陣列結構106與階梯結構104之間引入不期望的應力和膨脹。
根據本發明內容的各種實施例提供在儲存平面的中間體中的階梯結構以及其製造方法，以實現用於減小RC延遲的雙向字元線驅動方案。透過利用例如中心階梯結構代替常規的側階梯結構，各行解碼器可以從儲存平面的中間在相反的方向上雙向地驅動字元線，進而可以減小在負載中的電阻，這是因為要由行解碼器驅動的字元線的長度減少到例如一半。在一些實施例中，引入橋接結構作為階梯結構的一部分，以連接由中心階梯結構分開的字元線。本文所公開的橋接結構可以包括下部壁部分和上部階梯部分。也就是說，根據一些實施例，當形成階梯時，橋接結構不需要被覆蓋硬遮罩，進而降低了製造成本和製程複雜性。在一些實施例中，字元線的在橋接結構的上部階梯部分處切斷的部分電性連接至互連結構，例如後段制程（BEOL）互連。
圖2根據本發明內容的一些實施例示出具有階梯結構204的示例性立體（3D）記憶體元件200的示意圖。在一些實施例中，立體（3D）記憶體元件200包括多個儲存平面202。各儲存平面202可以包括儲存陣列結構206-1/儲存陣列結構206-2，和在儲存陣列結構206-1/儲存陣列結構206-2的一中間體中，並且在x方向（字元線方向）上將儲存陣列結構206-1/儲存陣列結構206-2橫向地劃分為第一儲存陣列結構206-1和第二儲存陣列結構206-2的階梯結構204。根據一些實施例，與在圖1中的立體（3D）記憶體元件100（在其中階梯結構104在各儲存陣列結構106的相對側）不同，在立體（3D）記憶體元件200中的階梯結構204在第一儲存陣列結構206-1與第二儲存陣列結構206-2之間的中間體中。在一些實施例中，針對各儲存平面202，階梯結構204在儲存陣列結構206-1/儲存陣列結構206-2的中間。也就是說，階梯結構204可以是中心階梯結構，其將儲存陣列結構206-1/儲存陣列結構206-2均等地劃分為具有相同數量的儲存單元的第一儲存陣列結構206-1和第二儲存陣列結構206-2。例如，第一儲存陣列結構206-1和第二儲存陣列結構206-2可以相對於中心階梯結構204在x方向上對稱。應當理解的是，在一些示例中，階梯結構204可以在中間體中，但是不在儲存陣列結構206-1/儲存陣列結構206-2的中間（中心），使得第一儲存陣列結構206-1和第二儲存陣列結構206-2可以具有不同大小和/或數量的儲存單元。在一些實施例中，立體（3D）記憶體元件200是NAND快閃記憶體元件，在其中在第一儲存陣列結構206-1和第二儲存陣列結構206-2中以NAND儲存串（未示出）的形式來提供儲存單元。第一儲存陣列結構206-1和第二儲存陣列結構206-2可以包括任何其它適當的元件，其包括但不限於閘極線縫隙（GLS）、貫穿陣列接觸（TAC）、陣列公共源極（ACS）等。
儲存平面202的在x方向上橫向地延伸的各字元線（未示出）可以被階梯結構204分成兩部分：跨越第一儲存陣列結構206-1的第一字元線部分和跨越第二字元線儲存陣列結構206-2的第二字元線部分。如下文所詳細描述的，各字元線的兩個部分可以是在階梯結構204中的各自的台階處透過在階梯結構204中的橋接結構（未示出）進行電性連接的。可以在各自的階梯結構204的正上方、正下方或接近各自的階梯結構104形成行解碼器（未示出），以減小互連長度。結果，與在圖1中的立體（3D）記憶體元件100的行解碼器不同，立體（3D）記憶體元件200的各行解碼器可以雙向地（在正x方向和負x方向兩者上）驅動在第一儲存陣列結構206-1和第二儲存陣列206-2中的儲存單元。也就是說，透過利用例如在儲存陣列結構206-1/儲存陣列結構206-2的中間體中的階梯結構204代替常規的側階梯結構（例如，在圖1中的104），各行解碼器可以在與儲存平面202的中間體相反的方向上雙向地驅動字元線，使得可以減小在負載中的電阻，這是因為當階梯結構204在儲存陣列結構206-1/儲存陣列結構206-2的中間時，要由行解碼器驅動的各字元線的部分的長度減小到例如一半。也就是說，根據一些實施例，立體（3D）記憶體元件200的行解碼器僅需要驅動各字元線的第一字元線部分或第二字元線部分。
雖然在圖2中，均在各自的儲存平面202的中間體中的階梯結構204是用於連接（landing）互連（例如，字元線接觸）的功能階梯結構，但應當理解的是，還可以在一個或多個側面處形成另外的階梯結構（例如，虛設階梯結構，未示出），用於在製造期間平衡在蝕刻或化學機械拋光（CMP）製程中的負載以及用於分開鄰近的儲存平面202。由於均在各自儲存平面202的中間體中的階梯結構204可以增加儲存平面202的總面積，因此可以形成具有較小面積的較陡的虛設階梯結構以減小裸晶（die）尺寸。
圖3根據本發明內容的一些實施例示出具有階梯結構301的示例性立體（3D）記憶體元件300的平面圖。立體（3D）記憶體元件300可以是在圖2中的包括階梯結構204的儲存平面202的一部分的一個示例，以及立體（3D）記憶體元件300的階梯結構301可以是在儲存平面202中的階梯結構204的一個示例。如圖3中所示，立體（3D）記憶體元件300可以包括在y方向（位元線方向）上被平行的閘極線縫隙（GLS）308分開的多個塊302。在立體（3D）記憶體元件300是NAND快閃記憶體元件的一些實施例中，各塊302是NAND快閃記憶體元件的最小可抹除單元。各塊302還可以包括在y方向上被具有“H”切口310的閘極線縫隙（GLS） 308中的一些閘極線縫隙（GLS） 308分開的多個指狀物304。
在一些實施例中，階梯結構301在x方向（字元線方向）上在立體（3D）記憶體元件300的中間體中（例如，中間）。在一些實施例中，圖3還示出與階梯結構301鄰近的儲存陣列結構的一對週邊區域303。可以使用透過階梯結構301分開的週邊區域303來形成頂部選擇柵（TSG），其可以被獨立地驅動或者透過在階梯結構301之上的互連來電性連接。如下文所詳細描述的，階梯結構301可以包括多個階梯區域，各階梯區域對應於各自的指狀物304，以及包括多個橋接結構306，各橋接結構在y方向上位於兩個鄰近的階梯區域之間。各階梯區域可以在一個或兩個塊302中。立體（3D）記憶體元件300可以包括在階梯區域中的多個虛設通道結構314和橋接結構306，以提供機械支撐和/或負載平衡。立體（3D）記憶體元件300還可以包括在階梯結構301的階梯區域中的字元線接觸312，以均連接（landing）在階梯結構301的各台階處的各自的字元線（未示出）上以用於字元線驅動。
為了實現雙向字元線驅動方案，根據一些實施例，各橋接結構306連接（包含物理性的接觸和電性接觸兩者）第一儲存陣列結構和第二儲存陣列結構（未示出）。也就是說，根據一些實施例，階梯結構301並不完全地切斷在中間體中的儲存陣列結構，而是反而留下透過其橋接結構306連接的第一儲存陣列結構和第二儲存陣列結構。因此，可以透過橋接結構306，在立體（3D）記憶體元件300的中間體中的階梯結構301的階梯區域中，從各自的字元線接觸312（在正x方向和負x方向兩者上）雙向地驅動各字元線。例如，圖3進一步示出具有橋接結構306的雙向字元線驅動方案的示例性電流路徑。透過實線箭頭指示的第一電流路徑和透過空心箭頭指示的第二電流路徑分別表示穿過以不同電平的兩個單獨的字元線的電流。
圖4根據本發明內容的一些實施例示出立體（3D）記憶體元件的示例性階梯結構400的頂部正面透視圖。階梯結構400可以是在圖2中的立體（3D）記憶體元件200的階梯結構204或者在圖3中的立體（3D）記憶體元件300的階梯結構301的一個示例。階梯結構400可以包括在基底（未示出）上的堆疊結構401，其可以包括矽（例如，單晶矽）、矽鍺（SiGe）、砷化鎵（GaAs）、鍺（Ge）、絕緣體上矽（SOI）或者任何其它適當的材料。
應當注意的是，在圖4中包括x軸、y軸和z軸，以進一步說明在階梯結構400中的元件的空間關係。立體（3D）記憶體元件的基底包括在x-y平面中橫向地延伸的兩個側面：在晶圓的正面上的頂表面（在其上可以形成階梯結構400），以及在與晶圓的正面相對的背面上的底表面。z軸垂直於x和y軸兩者。如本文所使用的，當基底是安置在z方向上在立體（3D）記憶體元件的最低平面中時，一個元件（例如，層或元件）是在立體（3D）記憶體元件的另一元件（例如，層或元件）“上”、“上方”還是“之下”是在z方向（垂直於x-y平面的垂直方向）上相對於立體（3D）記憶體元件的基底來確定的。用於描述空間關係的相同的概念是貫穿本發明內容來應用的。
堆疊結構401可以包括垂直地交錯的多個第一材料層和與第一材料層不同的多個第二材料層。第一材料層和第二材料層可以在垂直方向上交替。在一些實施例中，堆疊結構401可以包括在z方向上垂直地堆疊的多個材料層對，其中的各材料層對包括第一材料層和第二材料層。在堆疊結構401中的材料層對的數量（例如，32、64、96、128、160、192、224或256）可以確定在立體（3D）記憶體元件中的儲存單元的數量。
在一些實施例中，立體（3D）記憶體元件是NAND快閃記憶體元件，以及堆疊結構401是透過其形成NAND儲存串的堆疊的儲存結構。第一材料層中的各第一材料層包括導電層，並且第二材料層中的各第二材料層包括介電層。也就是說，堆疊結構401可以包括交錯的導電層和介電層（未示出）。在一些實施例中，各導電層可以充當NAND儲存串的閘極線和字元線，該字元線從閘極線橫向地延伸並且終止於階梯結構400用於字元線扇出。導電層可以包括導電材料，該導電材料包括但不限於鎢（W）、鈷（Co）、銅（Cu）、鋁（Al）、多晶的矽（多晶矽）、摻雜的矽、矽化物或者其任意組合。介電層可以包括介電材料，該介電材料包括但不限於氧化矽、氮化矽、氮氧化矽或者其任意組合。在一些實施例中，導電層包括金屬（例如鎢），以及介電層包括氧化矽。
階梯結構400的各台階（如作為“層”所示）可以包括一個或多個材料層對。在一些實施例中，各台階的頂部材料層是用於在垂直方向上互連的導電層。在一些實施例中，階梯結構400的每兩個鄰近的台階在z方向上偏移名義上相同的距離，並且在x方向上偏移名義上相同的距離。因此，各偏移可以形成用於在z方向上與立體（3D）記憶體元件的字元線接觸（例如，在圖3中的字元線接觸312，在圖4中未示出）互連的“連接（landing）區”。
如圖4中所示，階梯結構400可以包括第一階梯區域402、第二階梯區域412以及在y方向（位元線方向）上在第一階梯區域402與第二階梯區域412之間的橋接結構404。在一些實施例中，第一階梯區域402包括多對階梯，其包括在x方向（字元線方向）上的第一對階梯406-1/第一對階梯406-2、第二對階梯408-1/第二對階梯408-2、第三對階梯410-1/第三對階梯410-2、第四對階梯412-1/第四對階梯412-2以及第五對階梯414-1/第五對階梯414-2。根據一些實施例，各階梯（包含階梯406-1、階梯406-2、階梯408-1、階梯408-2、階梯410-1、階梯410-2、階梯412-1、階梯412-2、階梯414-1或階梯414-2）包括在x方向上的多個台階。在一些實施例中，與虛設階梯相比，階梯406-1、階梯406-2、階梯408-1、階梯408-2、階梯410-1、階梯410-2、階梯412-1、階梯412-2、階梯414-1和階梯414-2中的一者或多者是用於使互連（例如，經由接觸的字元線）連接（landing）的功能階梯。
在一些實施例中，至少一對階梯（包含第一對階梯406-1/第一對階梯406-2、第二對階梯408-1/第二對階梯408-2、第三對階梯410-1/第三對階梯410-2、第四對階梯412-1/第四對階梯412-2以及第五對階梯414-1/第五對階梯414-2）在x方向上彼此面對。在一個示例中，第一對階梯406-1/第一對階梯406-2可以在x方向上彼此面對，例如，階梯406-1朝著負x方向傾斜，以及階梯406-2朝著正x方向傾斜。類似地，在另一個示例中，第二對階梯408-1/第二對階梯408-2可以在x方向上彼此面對，例如，階梯408-1朝著負x方向傾斜，以及階梯408-2朝著正x方向傾斜。在一些實施例中，各對階梯（包含第一對階梯406-1/第一對階梯406-2、第二對階梯408-1/第二對階梯408-2、第三對階梯410-1/第三對階梯410-2、第四對階梯412-1/第四對階梯412-2以及第五對階梯414-1/第五對階梯414-2）在x方向上彼此面對。
在一些實施例中，至少一對階梯（包含第一對階梯406-1/第一對階梯406-2、第二對階梯408-1/第二對階梯408-2、第三對階梯410-1/第三對階梯410-2、第四對階梯412-1/第四對階梯412-2以及第五對階梯414-1/第五對階梯414-2）在不同的深度處。應當理解的是，由於一個階梯可以包括多個台階，因此本文所公開的階梯的深度可以參考在z方向上的相同台階（在相同的相對水平處）的深度，例如頂部台階、中間台階或底部台階。在一個示例中，第一對階梯406-1/第一對階梯406-2可以在不同的深度處，例如，階梯406-1的頂部台階在z方向上高於階梯406-2的頂部台階。類似地，在另一個示例中，第二對階梯408-1/第二對階梯408-2可以在不同的深度處，例如，階梯408-1的頂部台階在z方向上高於階梯408-2的頂部台階。在一些實施例中，至少一對階梯（包含第一對階梯406-1/第一對階梯406-2、第二對階梯408-1/第二對階梯408-2、第三對階梯410-1/第三對階梯410-2、第四對階梯412-1/第四對階梯412-2以及第五對階梯414-1/第五對階梯414-2）在z方向上不重疊。也就是說，根據一些實施例，在同一對中，較高階梯的底部台階不低於較低階梯的頂部台階。應當理解的是，在一些示例中，一對階梯可以在相同的深度處（例如，圖4中的第三對階梯410-1/第三對階梯410-2）。應當理解的是，雖然在各階梯區域（例如，第一階梯區域402）中的階梯對的數量不限於圖4中所示的五對，但是可以將上文所描述的相同台階圖案（即，在x方向上彼此面對並且在不同的深度處的至少一對階梯）應用於任意數量的階梯對。
如圖4中所示，階梯結構400可以是在各階梯區域（例如，第一階梯區域402或第二階梯區域412）中包括在y方向上的多個分區的多分區階梯結構。在一些實施例中，第一階梯區域402中的各階梯406-1、階梯406-2、階梯408-1、階梯408-2、階梯410-1、階梯410-2、階梯412-1、階梯412-2、階梯414-1或階梯414-2包括在y方向上的多個分區，其中的各分區包括在x方向上的多個台階。透過在y方向上引入多個分區，可以減小階梯結構400在x方向上的尺寸（例如，長度），而不減少台階的總數。例如，如圖4中所示，階梯結構400可以是三分區階梯結構，在其中在階梯區域中的各階梯（例如，第一階梯區域402中的各階梯406-1、階梯406-2、階梯408-1、階梯408-2、階梯410-1、階梯410-2、階梯412-1、階梯412-2、階梯414-1或階梯414-2）可以包括在y方向上的三個分區416-1、分區416-2和分區416-3。應當理解的是，分區的數量並不受圖4的示例的限制，以及可以是任何正整數（即，1、2、3、4、5……）。
雖然上文詳細地描述了第一階梯區域402，但應當理解的是，在本文所公開的在第一階梯區域402中佈置台階的方案可以類似地應用於第二階梯區域412或者在階梯結構400中的任何其它階梯區域。例如，第二階梯區域412可以包括在x方向上並且在不同的深度處彼此面對的至少一對階梯（例如，多分區階梯），類似於第一階梯區域402。如圖4中所示，根據一些實施例，第一階梯區域402和第二階梯區域412在y方向上是對稱的。例如，第一階梯區域402和第二階梯區域412中的階梯圖案可以相對於橋接結構404是對稱的。應當理解的是，在其它示例中，第一階梯區域402和第二階梯區域412可以在y方向上是不對稱的。透過將階梯非對稱地佈置在鄰近的階梯區域中，可以更均勻地分佈由階梯結構400所引入的機械應力。
如圖4中所示，階梯結構400包括多個橋接結構，該橋接結構包括在y方向上在第一階梯區域402與第二階梯區域412之間的橋接結構404。橋接結構404可以包括下部壁部分404-1和在下部壁部分404-1上方的上部階梯部分404-2。換言之，根據一些實施例，與具有平坦的頂表面相比，橋接結構404是在其頂部具有多個階梯的連續壁型結構。在一些實施例中，橋接結構404還包括在橋接結構404的上部階梯部分404-2上方並與之相接觸的互連結構420。作為堆疊結構401的一部分，橋接結構404的下部壁部分404-1可以包括垂直地交錯的導電層和介電層（未示出），並且導電層（例如，金屬層或多晶矽層）可以充當字元線的一部分。與第一階梯區域402和第二階梯區域412中的至少一些階梯（在其中在x方向（例如，在正x方向、負x方向或兩者）從儲存陣列結構切斷在其中的字元線）不同，可以保留穿過橋接結構404的下部壁部分404-1的字元線，以連接（landing）在階梯和儲存陣列結構上的字元線接觸橋接，以便實現雙向字元線驅動方案。
在一些實施例中，第一階梯區域402或第二階梯區域412中的階梯中的至少一個台階透過橋接結構404的下部壁部分404-1，電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。至少一個字元線可以在儲存陣列結構和橋接結構404的下部壁部分404-1中橫向地延伸，使得至少一個台階可以透過至少一個字元線，經由橋接結構404的下部壁部分404-1電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。在一個示例中，在階梯408-1中的台階可以透過在負x方向上延伸穿過橋接結構404的下部壁部分404-1的各自的字元線部分，電性連接至第一儲存陣列結構（在負x方向上）。但是，可能不需要橋接結構404的下部壁部分404-1將同一台階電性連接至第二儲存陣列結構（在正x方向上），這是因為在正x方向上延伸的各自的字元線部分沒有被切斷。在另一個示例中，在階梯412-2中的台階可以透過在正x方向上延伸穿過橋接結構404的下部壁部分404-1的各自的字元線部分，電性連接至第二儲存陣列結構（在正x方向上）。但是，可能不需要橋接結構404的下部壁部分404-1將同一台階電性連接至第一儲存陣列結構（在負x方向上），這是因為在負x方向上延伸的各自的字元線部分沒有被切斷。
在一些實施例中，第一階梯區域402或第二階梯區域412中的階梯中的至少一個台階，透過橋接結構404的下部壁部分404-1電性連接至第一儲存陣列結構和第二儲存陣列結構中的各者。例如，如圖4中所示，在階梯408-2中的台階，可以透過分別在負x方向和正x方向上延伸的各自的字元線部分，經由橋接結構404的下部壁部分404-1，電性連接至第一儲存陣列結構和第二儲存陣列結構兩者，如透過（透過箭頭來表示的）電流路徑所指示的。
在一些實施例中，橋接結構404的上部階梯部分404-2包括在x方向上並且在相同的深度處彼此面對的至少一對階梯418-1/階梯418-2。類似於第一階梯區域402中的第二對階梯408-1/第二對階梯408-2，階梯418-1和階梯418-2彼此面對，例如，階梯418-1朝著負x方向傾斜，以及階梯418-2朝著正x方向傾斜。根據一些實施例，不同於在第一階梯區域402中在不同的深度處的第二對階梯408-1/第二對階梯408-2，階梯418-1和階梯418-2在相同的深度處。如以下相對於製造製程所詳細描述的，在橋接結構404的上部階梯部分404-2中的階梯（例如，階梯418-1和階梯418-2）以及在階梯區域（例如，第一階梯區域402）中的階梯（例如，階梯408-1和階梯408-2）可以是透過相同的修整蝕刻製程形成的，因此具有相同的圖案（例如，各對階梯彼此面對）。在一個示例中，在橋接結構404的上部階梯部分404-2中的階梯對的數量可以與在各階梯區域（例如第一階梯區域402或第二階梯區域412）中的階梯對的數量相同。另一方面，當透過削減（chop）製程將在階梯區域（例如，第一階梯區域402）中的階梯（例如，階梯408-1和階梯408-2）削減成不同的深度時，可以保護在橋接結構404的上部階梯部分404-2中的階梯（例如，階梯418-1和階梯418-2）（例如，被蝕刻遮罩覆蓋），並因此保持在相同的深度。在一些實施例中，橋接結構404的上部階梯部分404-2包括在x方向上在相同的深度處的多個階梯（例如，與第一階梯區域402中的階梯406-1、階梯406-2、階梯408-1、階梯408-2、階梯410-1、階梯410-2、階梯412-1、階梯412-2、階梯414-1和階梯414-2相同的數量）。
在一些實施例中，由於穿過橋接結構404的上部階梯部分404-2的字元線中的一些字元線，是透過在其中形成階梯的修整蝕刻製程來切斷的，所以互連結構420電性連接在上部階梯部分404-2中的各高度處的斷開的字元線部分，使得在各階梯區域（例如第一階梯區域402或第二階梯區域412）中的一些階梯（例如，階梯406-1和階梯414-2）中的台階可以透過橋接結構404的上部階梯部分404-2，來電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。例如，互連結構420可以包括多個互連，各互連將在橋接結構404的上部階梯部分404-2中的階梯的相同水平處的一組台階進行電性連接。在一個示例中，如圖4中所示，互連結構420的互連可以電性連接在橋接結構404的上部階梯部分404-2中的各階梯的頂部台階。如本文所使用的，術語“互連”可以廣義地包括任何適當類型的互連，例如包括在中段制程（MEOL）和/或後段（BEOL）互連中的橫向互連和垂直互連訪問（VIA）接觸。例如，在互連結構420中的互連可以包括在後段（BEOL）互連中的橫向互連線和VIA接觸，例如在金屬1（M1）和/或金屬2（M2）層中。在互連結構420中的互連可以包括導電材料，其包括但不限於銅（Cu）、鋁（Al）、鎢（W）、鈷（Co）、矽化物或者其任意組合。
在一些實施例中，在階梯中的至少一個台階，透過在互連結構420中的互連和在上部階梯部分404-2的階梯的相同水平的相應一組台階，電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。在一個示例中，第一階梯區域402中的階梯406-1中的台階，可以透過在橋接結構404的上部階梯部分404-2中在負x方向上延伸的字元線部分以及在互連結構420中的相應互連，電性連接至第一儲存陣列結構（在負x方向上）。在另一個示例中，第一階梯區域402中的階梯414-2中的台階可以透過在橋接結構404的上部階梯部分404-2中在正x方向上延伸的字元線部分，以及透過在互連結構420中的相應互連，來電性連接至第二儲存陣列結構（在正x方向上）。
圖5A-5E根據本發明內容的一些實施例示出用於形成立體（3D）記憶體元件的示例性階梯結構的各種示例性遮罩。圖6A-6E根據本發明內容的各種實施例示出用於形成立體（3D）記憶體元件的示例性階梯結構的製造製程。圖8是根據一些實施例用於形成立體（3D）記憶體元件的示例性階梯結構的方法800的流程圖。圖9是根據一些實施例用於形成立體（3D）記憶體元件的示例性階梯結構的另一種方法900的流程圖。在圖6A-圖6E、圖8和圖9中描繪的階梯結構的示例包括在圖4中所描繪的階梯結構400。將一起描述圖5A-5E、圖6A-圖6E、圖8和圖9。應當理解的是，在方法800和900中所示出的操作步驟不具有排他性，也就是說在所示的操作步驟中的任何操作步驟之前、之後或之間也可以執行其它操作步驟。此外，操作步驟中的一些操作步驟可以同時地執行，或者以與在圖8和9所示的順序不同的順序來執行。
參照圖8，方法800開始於操作步驟802，其中在操作步驟802處，形成包括垂直地交錯的第一材料層和第二材料層的堆疊結構。在一些實施例中，堆疊結構是介電堆疊體，並且第一材料層中的各第一材料層包括第一介電層（還稱為“犧牲層”），以及第二材料層中的各第二材料層包括與第一介電層不同的第二介電層。可以在基底上方交替地沉積交錯的第一介電層和第二介電層。
參見圖6A，在矽基底（未示出）上方形成堆疊結構602，該堆疊結構602包括多個對的第一介電層（還稱為“犧牲層”，未示出）和第二介電層（本文統稱為“介電層對”，未示出）。也就是說，根據一些實施例，堆疊結構602包括交錯的犧牲層和介電層。可以將介電層和犧牲層交錯地沉積在矽基底上，以形成堆疊結構602。在一些實施例中，各介電層包括氧化矽的層，並且各犧牲層包括氮化矽的層。可以透過一種或多種薄膜沉積製程來形成堆疊結構602，該薄膜沉積製程包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或者其任意組合。
在一些實施例中，堆疊結構是記憶體堆疊體，並且第一材料層中的各第一材料層包括導電層，以及第二材料層中的各第二材料層包括介電層。可以在基底上方交替地沉積交錯的導電層（例如，多晶矽層）和介電層（例如，氧化矽層）。交錯的導電層（例如，金屬層）和介電層（例如，氧化矽層）還可以是透過閘極替換製程來形成的，該閘極替換製程利用導電層來替換在介電堆疊體中的犧牲層。也就是說，可以在介電堆疊體上或在記憶體堆疊體上的閘極替換製程之前或之後，形成階梯結構。
參見圖6A，堆疊結構602可以包括多對的導電層和介電層（在本文中統稱為“導電/介電層對”，未示出）。也就是說，根據一些實施例，堆疊結構602包括交錯的導電層和介電層。在一些實施例中，各介電層包括氧化矽的層，以及各導電層包括例如鎢的金屬的層或例如多晶矽的半導體的層。在一些實施例中，為了形成堆疊結構602，可以透過介電堆疊體形成縫隙開口（未示出），可以透過經由縫隙開口施加蝕刻劑以形成多個橫向凹槽來蝕刻在介電堆疊體中的犧牲層，以及可以使用包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或者其任意組合的一種或多種薄膜沉積製程，將導電層沉積在橫向凹槽中。
可選地，如圖8中所示，方法800進行到操作步驟804，其中在不同的深度處形成在第二橫向方向上的多個分區。參照圖9，為了形成分區，在操作步驟902處，對包括第一階梯區域和第二階梯區域中的開口的分區遮罩進行圖案化，以及在操作步驟904處，根據分區遮罩，透過一個或多個修整蝕刻迴圈，來形成在不同的深度處的多個分區。應當理解的是，在不使用多分區階梯結構的一些示例中，可以跳過操作步驟804。
如圖5A中所示，在堆疊結構602（未示出）上，對分區遮罩502進行圖案化。根據一些實施例，分區遮罩502包括用於在y方向（位元線方向）上形成多個分區的開口510-1和開口510-2。堆疊結構602可以包括在y方向上被多個平行的閘極線縫隙（GLS） 506隔開的多個塊504。在一些實施例中，開口510-1和開口510-2分別處於要在堆疊結構602中形成的第一階梯區域616和第二階梯區域618中（例如，在圖6C中示出）。在一些實施例中，分區遮罩502是軟遮罩（例如，光阻遮罩），其可以是在修整蝕刻製程中用於修整，以在y方向上形成分區。各開口510-1或開口510-2可以具有名義上地矩形形狀。在圖5A中的開口510-1和開口510-2的實線，表示出用於覆蓋在底下的堆疊結構602（圖6A中所示）的微影膠層的邊界。在一些實施例中，透過使用旋塗在堆疊結構602上塗覆光阻層，以及使用微影和顯影製程將所塗覆的光阻層進行圖案化，來形成分區遮罩502。分區遮罩502可以用作為蝕刻遮罩以蝕刻堆疊結構602的曝露的部分。
如圖6A中所示，透過根據分區遮罩502（在圖5A中示出）進行一個或多個修整蝕刻迴圈（例如，一個修整蝕刻迴圈），形成在y方向上在不同的深度處的多個分區（例如，三個分區604-1、分區604-2和分區604-3）。具有開口510-1和開口510-2（透過實線來表示）的分區遮罩502可以用作為第一蝕刻遮罩。可以使用濕式蝕刻和/或乾式蝕刻製程，透過分區深度來蝕刻未被第一蝕刻遮罩覆蓋的堆疊結構602的部分。可以使用任何適當的（例如，濕式蝕刻和/或乾式蝕刻的）蝕刻劑來去除堆疊結構602的在曝露的部分中的一定厚度（例如，分區深度）。可以透過蝕刻速率和/或蝕刻時間來控制蝕刻的厚度（例如，分區深度）。在一些實施例中，分區深度名義上與材料層對（例如，介電層對或導電/介電層對）的厚度相同。應當理解的是，在一些實施例中，分區深度是材料層對的厚度的多倍。
如圖5A中所示，可以修整（例如，遞增地和向內地蝕刻）分區遮罩502。開口510-1和開口510-2的虛線，表示出用於覆蓋在底下的堆疊結構602的修整的微影膠層的邊界。開口510-1和開口510-2中的各者可以是由於其矩形形狀而在x方向和y方向兩者上修整的。具有（透過虛線來表示的）修整的開口510-1和開口510-2的分區遮罩502可以用作為第二蝕刻遮罩。
如圖6A中所示，從第一蝕刻遮罩修整的光阻層的量，可以是透過修整速率和/或修整時間來控制的，並且可以與所產生的分區的尺寸直接地相關（例如，決定因素）。可以使用任何適當的蝕刻製程（例如，各向同性的乾式蝕刻或濕式蝕刻）來執行對第一蝕刻遮罩的修整。對第一蝕刻遮罩的修整可以使堆疊結構602的未被第一蝕刻遮罩覆蓋的部分擴大。可以使用修整的第一蝕刻遮罩作為第二蝕刻遮罩來再次蝕刻堆疊結構602的擴大的未覆蓋的部分，以在不同的深度處形成與各開口510-1或開口510-2對應的更多的分區。可以使用（例如，濕式蝕刻和/或乾式蝕刻的）任何適當的蝕刻劑來去除堆疊結構602的在擴大的曝露的部分中的一定厚度（例如，分區深度）。可以透過蝕刻速率和/或蝕刻時間來控制蝕刻的厚度（例如，分區深度）。在一些實施例中，蝕刻的厚度名義上與先前的蝕刻步驟中的蝕刻的厚度相同。結果，在鄰近的分區之間的深度偏移在名義上是相同的。應當理解的是，在一些實施例中，在不同的蝕刻步驟中，蝕刻的厚度是不同的，進而深度偏移在鄰近的分區之間是不同的。對光阻遮罩的修整製程之後，是對堆疊結構的蝕刻製程，其在本文中稱為修整蝕刻迴圈。
修整蝕刻迴圈的數量可以確定根據分區遮罩502形成的分區的數量。雖然圖6A示出形成三分區階梯結構的示例，其中該三分區階梯結構包括在不同的深度處的三個分區604-1、分區604-2和分區604-3，但應當理解的是，多分區階梯結構及其製造方法並不限於三分區，並且可以透過改變修整蝕刻迴圈的數量以及相應地對分區遮罩502的設計而是大於1的任何整數。
如圖8中所示，方法800進行到操作步驟806，其中在堆疊結構的在第一橫向方向上的中間體中，在相同的深度處形成在第一橫向方向上彼此面對的至少一對階梯。在一些實施例中，至少一對階梯中的各階梯包括在第一橫向方向上的多個台階。在操作步驟804處在第二橫向方向上形成分區的一些實施例中，在操作步驟804之後執行操作步驟806。也就是說，在第一橫向方向上的階梯形成之前，先進行在第二橫向方向上的分區。應當理解的是，在一些實施例中，可以在操作步驟804之前先執行操作步驟806。也就是說，可以在第一橫向方向上形成階梯之後，才進行在第二橫向方向上的分區。無論如何，根據一些實施例，至少一對階梯中的各階梯包括多個分區。參照圖9，為了形成階梯，在操作步驟906處，對包括在第一橫向方向上的開口的階梯遮罩進行圖案化，以及在操作步驟908處，根據階梯遮罩，透過多個修整蝕刻迴圈，在相同的深度處形成至少一對階梯。再一次，應當理解的是，在不同的示例中，可以在操作步驟902和操作步驟904之前或之後，執行操作步驟906和操作步驟908。
如圖5B中所示，一旦形成分區604-1、分區604-2和分區604-3，就去除分區遮罩502（在圖5A中示出），以及在堆疊結構602上對階梯遮罩514進行圖案化。根據一些實施例，階梯遮罩514包括在x方向上的開口512-1、開口512-2、開口512-3、開口512-4和開口512-5，各開口用於形成在相同的深度處彼此面對的各自的一對階梯。應當理解的是，開口512-1、開口512-2、開口512-3、開口512-4和開口512-5的數量可以確定要形成的彼此面對的階梯對的數量，因此取決於對在立體（3D）記憶體元件的最終產品中的階梯結構的佈置，其可以是任何合適的數量。在一些實施例中，階梯遮罩514是軟遮罩（例如，光阻遮罩），其可以在修整蝕刻製程中進行修整以在x方向上形成階梯。各開口512-1、開口512-2、開口512-3、開口512-4和開口512-5可以名義上具有矩形形狀，並且在y方向上，跨越要在堆疊結構602中形成的橋接結構620進行延伸（例如，在圖6C中示出），使得橋接結構620的上部階梯部分包括在相同的深度處的階梯的部分。在圖5B中的開口512-1、開口512-2、開口512-3、開口512-4和開口512-5的實線，表示出覆蓋在底下的堆疊結構602（在圖6A中示出）的微影膠層的邊界。在一些實施例中，透過使用旋塗在堆疊結構602上塗覆光阻層，以及使用微影和顯影製程對所塗覆的光阻層進行圖案化，來形成階梯遮罩514。階梯遮罩514可以用作為蝕刻遮罩以蝕刻堆疊結構602的曝露的部分。
如圖6B中所示，根據在x方向上在堆疊結構602的中間體中的階梯遮罩514（在圖5B中示出），透過多個修整蝕刻迴圈在相同的深度處形成多對階梯（例如，五對階梯（包含階梯606-1/階梯606-2、階梯608-1/階梯608-2、階梯610-1/階梯610-2、階梯612-1/階梯612-2和階梯614-1/階梯614-2））。根據一些實施例，各對階梯606-1/階梯606-2、階梯608-1/階梯608-2、階梯610-1/階梯610-2、階梯612-1/階梯612-2和階梯614-1/階梯614-2在x方向上彼此面對並且在相同的深度處。以一對階梯606-1/606-2為例，階梯606-1可以朝著負x方向傾斜，以及階梯606-2可以朝著正x方向傾斜。各階梯（包含階梯606-1/階梯606-2、階梯608-1/階梯608-2、階梯610-1/階梯610-2、階梯612-1/階梯612-2和階梯614-1/階梯614-2）可以包括在x方向上的相同數量的台階。在一些實施例中，基於在階梯遮罩514中的開口（例如，五個開口512-1、開口512-2、開口512-3、開口512-4和開口512-5）的數量來確定階梯對的數量（例如，五對階梯，包含階梯606-1/階梯606-2、階梯608-1/階梯608-2、階梯610-1/階梯610-2、階梯612-1/階梯612-2和階梯614-1/階梯614-2），並且基於修整蝕刻迴圈的數量來確定在各階梯中的台階的數量。在一些實施例中，如圖6B中所示，在形成階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1和階梯614-2之前，形成多個分區604-1、分區604-2和分區604-3，使得各階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1或階梯614-2包括多個分區604-1、分區604-2和分區604-3。應當理解的是，在其它示例中，可以在形成階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1和階梯614-2之後，形成多個分區604-1、分區604-2和分區604-3，使得階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1或階梯614-2仍然可以包括多個分區604-1、分區604-2和分區604-3，但具有不同的圖案。
根據如圖6B中所示的一些實施例，因為在階梯遮罩514中的各開口512-1、開口512-2、開口512-3、開口512-4或開口512-5在y方向上延伸跨越堆疊結構602，所以各對階梯606-1/階梯606-2、階梯608-1/階梯608-2、階梯610-1/階梯610-2、階梯612-1/階梯612-2和階梯614-1/階梯614-2在y方向上延伸跨越堆疊結構602。也就是說，根據一些實施例，在各階梯區域616或618中形成各階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1或階梯614-2，以及將在堆疊結構602中形成橋接結構620（例如，如圖6C中所示）。換言之，第一階梯區域616或第二階梯區域618以及橋接結構620可以包括階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1和階梯614-2的部分。在一些實施例中，當形成階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1和階梯614-2時，在堆疊結構602中形成的橋接結構620不需要被階梯遮罩514覆蓋。
上文詳細描述了用於形成階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1和階梯614-2的修整蝕刻製程，因此為了便於描述起見不再重複。可以透過在各迴圈中的階梯遮罩514中的修剪的光阻層的數量（例如，確定在x方向上的尺寸）並且透過在各迴圈中的蝕刻的厚度（例如，確定在z方向上的深度），來確定在階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1和階梯614-2中的各台階的尺寸。在一些實施例中，在各迴圈中的修整的光阻層的數量在名義上是相同的，進而在階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1和階梯614-2中的各台階的尺寸在名義上在x方向上是相同的。在一些實施例中，在各迴圈中的蝕刻的厚度在名義上是相同的，使得在階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1和階梯614-2中的各台階的深度在名義上是相同的。因為透過階梯遮罩514的開口512-1、開口512-2、開口512-3、開口512-4和開口512-5同時地施加相同的修整蝕刻製程（例如，相同數量的修整蝕刻迴圈），所以各階梯階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1或階梯614-2可以具有相同的深度。例如，可以透過開口512-1形成第一對階梯606-1/第一對階梯606-2，可以透過開口512-2形成第二對階梯608-1/第二對階梯608-2，可以透過開口512-3形成第三對階梯610-1/第三對階梯610-2，可以透過開口512-4形成第四對階梯612-1/第四對階梯612-2，以及可以透過開口512-5形成第五對階梯614-1/第五對階梯614-2。
如圖8中所示，方法800進行到操作步驟808，其中在操作步驟808中，將在第一階梯區域和第二階梯區域中的至少一對階梯中的各階梯的部分削減到不同的深度，使得在垂直於第一橫向方向的第二橫向方向上，在第一階梯區域與第二階梯區域之間形成包括下部壁部分和上部階梯部分的橋接結構。參照圖9，為了削減階梯，在操作步驟910處，對第一削減遮罩進行圖案化，該第一削減遮罩包括第一階梯區域和第二階梯區域中的第一開口，以及在操作步驟912處，根據第一削減遮罩，透過多個蝕刻迴圈將被第一開口曝露的第一組階梯削減第一深度。在一些實施例中，為了削減階梯，在操作步驟914處，對第二削減遮罩進行圖案化，該第二削減遮罩包括第一階梯區域和第二階梯區域中的第二開口，以及在操作步驟916處，根據第二削減遮罩，透過多個蝕刻迴圈將被第二開口曝露的第二組階梯削減第二深度。
如圖5C中所示，一旦形成了階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1和階梯614-2，就去除階梯遮罩514（在圖5B中示出），並且在堆疊結構602上對第一削減遮罩516進行圖案化。根據一些實施例，第一削減遮罩516包括分別在第一階梯區域616和第二階梯區域618（例如，在圖6C中示出）的開口518-1和開口518-2，用於對被開口518-1和開口518-2曝露的第一組階梯削減相同的第一深度。第一削減遮罩516中的開口518-1和開口518-2對應於階梯614-1、階梯612-2、階梯612-1、階梯610-2和階梯610-1（例如，在圖6C中示出），進而可以根據第一削減遮罩516對被開口518-1和開口518-2曝露的階梯614-1、階梯612-2、階梯612-1、階梯610-2和階梯610-1的僅部分削減第一深度。由於不需要修整第一削減遮罩516，因此第一削減遮罩516可以是硬遮罩或軟遮罩。各開口518-1或開口518-2具有名義上地矩形形狀，並且在階梯區域616或階梯區域618的各自的開口中。在第一削減遮罩516是軟遮罩的一些實施例中，透過使用旋塗在堆疊結構602上塗覆光阻層，以及使用微影和顯影製程圖案化所塗覆的光阻層，來形成第一削減遮罩516。在第一削減遮罩516是硬遮罩的一些實施例中，透過使用包括但不限於化學氣相沉積（CVD） 、物理氣相沉積（PVD）、原子層沉積（ALD）、電鍍、化學鍍或者其任意組合的一種或多種薄膜沉積製程，首先在堆疊結構602上沉積硬遮罩材料層，來形成第一削減遮罩516。然後，可以使用微影和乾式蝕刻和/或濕式蝕刻製程（例如RIE），對硬遮罩材料層進行圖案化以形成開口518-1和開口518-2。第一削減遮罩516可以用作為蝕刻遮罩，以將曝露的第一組階梯614-1、階梯612-2、階梯612-1、階梯610-2和階梯610-1削減相同的第一深度。
如本文所使用的，“削減”製程是透過多個蝕刻迴圈，來減小一個或多個階梯的深度的製程。各蝕刻迴圈可以包括蝕刻一個台階（即，將深度減小一個台階深度）的一種或多種乾式蝕刻和/或濕式蝕刻製程。如上文所詳細描述的，根據一些實施例，削減製程的目的是使在立體（3D）記憶體元件的最終產品中的至少一些階梯（以及其各台階）在不同的深度處。因此，取決於階梯的數量，可能需要一定數量的削減製程。
如圖5D中所示，一旦對第一組階梯614-1、階梯612-2、階梯612-1、階梯610-2和階梯610-1進行了削減，則去除第一削減遮罩516（在圖5C中示出），在堆疊結構602上對第二削減遮罩520進行圖案化。根據一些實施例，第二削減遮罩520包括分別在第一階梯區域616和第二階梯區域618的開口中的開口522-1和開口522-2（例如，在圖6D中示出），用於將被開口522-1和開口522-2曝露的第二組階梯削減相同的第二深度。在第二削減遮罩520中的開口522-1和開口522-2對應於階梯612-1、610-2、610-1、608-2和606-2（例如，在圖6D中示出），進而可以根據第二削減遮罩520對被開口522-1和開口522-2曝露的階梯612-2、階梯610-2、階梯610-1、階梯608-2和階梯606-2的僅部分削減第二深度。類似於第一削減遮罩516，第二削減遮罩520可以是硬遮罩或軟遮罩。第二削減遮罩520可以用作為蝕刻遮罩，以將曝露的第二組階梯612-2、階梯610-2、階梯610-1、階梯608-2和階梯606-2削減相同的第二深度。在根據第二削減遮罩520的第二削減製程之後，將一些階梯（例如，階梯612-2、階梯610-2和階梯610-1）削減兩次第一深度和第二深度的總和，將一些階梯（例如，階梯614-1和階梯612-2）削減一次第一深度，將一些階梯（例如，階梯608-2和階梯606-2）削減一次第二深度，以及一些階梯（例如，階梯614-2、階梯608-1和階梯606-1）尚未被削減。
可能需要一個或多個削減遮罩和削減製程，以使更多個階梯在不同的深度處。例如，如圖5E中所示，一旦第二組階梯612-2、階梯610-2、階梯610-1、階梯608-2和階梯606-2被削減，則可以去除第二削減遮罩520（在圖5D中示出），以及可以在堆疊結構602上對第三削減遮罩524進行圖案化。根據一些實施例，第三削減遮罩524包括分別在第一階梯區域616和第二階梯區域618的開口中的開口526-1和開口526-2（例如，在圖6E中示出），用於將被開口526-1和開口526-2曝露的第三組階梯削減相同的第三深度。在第三削減遮罩524中的開口526-1和開口526-2對應於階梯612-1、階梯610-2、階梯610-1、階梯608-2和階梯608-1（例如，在圖6E中示出），進而可以根據第三削減遮罩524對被開口526-1和開口526-2曝露的階梯612-1、階梯610-2、階梯610-1、階梯608-2和階梯608-1的僅部分削減第三深度。類似於第一削減遮罩516和第二削減遮罩520，第三削減遮罩524可以是硬遮罩或軟遮罩。第三削減遮罩524可以用作為蝕刻遮罩，以將曝露的第三組階梯612-1、階梯610-2、階梯610-1、階梯608-2和階梯608-1削減相同的第三深度。
削減製程還可以在y方向上形成多個階梯區域和橋接結構，以在立體（3D）記憶體元件的最終產品中的儲存陣列結構的中間體中形成階梯結構。如圖5C-5E和圖6C-6E所示，根據一些實施例，第一削減遮罩516、第二削減遮罩520和第三削減遮罩524均包括用於覆蓋在堆疊結構602中的橋接結構620的橋接結構508，使得削減製程應用於在階梯區域616和階梯區域618中的階梯，而不應用於在它們之間的橋接結構620。結果，根據一些實施例，在其中階梯的部分中，被削減的區域變成階梯區域（例如，第一階梯區域616和第二階梯區域618），而在其中階梯的部分沒有被削減的區域中，變成橋接結構（例如，橋接結構620）。根據一些實施例，對於橋接結構620，在鄰近的階梯區域616和階梯區域618中被削減的階梯，在y方向上曝露的部分是下部壁部分，以及在相同的深度處具有階梯的未削減的部分是上部階梯部分。也就是說，可以由此形成包括在第一階梯區域616與第二階梯區域618之間的下部壁部分和上部階梯部分的橋接結構620。
應當理解的是，上文所描述的第一、第二和第三削減遮罩516、520和524以及上文所描述的第一、第二和第三削減製程是用於削減階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1、階梯610-2、階梯612-1、階梯612-2、階梯614-1和階梯614-2的一個示例，可以使用其它適當的削減方案（包括各種削減遮罩和削減製程）來實現相同的結構。應當進一步理解的是，各種削減方案可以實現相同的效果，即在立體（3D）記憶體元件的最終產品中的階梯結構中的一些階梯具有不同的深度。例如，圖7A-7D根據本發明內容的一些實施例示出將階梯削減到在階梯結構中的不同的深度的各種示例性方案。圖7A-7D的各圖示出一種示例性的削減方案，該削減方案可以將六個階梯（透過圖7A-7D中的虛線表示）削減到不同的深度。如上所述，削減遮罩的數量、削減遮罩的順序、各削減遮罩的設計（例如，開口的數量和圖案）和/或被各削減製程減小的深度（例如，蝕刻迴圈的數量）可能影響在削減製程之後各階梯的特定深度，儘管階梯在不同的深度處。
如圖8中所示，方法800進行到操作步驟810，其中在操作步驟810中，形成互連，該互連對在橋接結構的上部階梯部分中的至少一對階梯的相同水平處的一組台階進行電性連接。如圖6E中所示，在橋接結構620上方並與之相接觸的互連結構622。互連結構622可以包括多個互連，各互連對在橋接結構620的上部階梯部分中的階梯的相同水平處的一組台階電性連接。為了形成互連結構622，可以透過使用包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或者其任意組合的一種或多種薄膜沉積製程來沉積介電材料（例如，氧化矽和/或氮化矽），在堆疊結構602上形成一個或多個層間介電（ILD）層（還可以稱為“金屬間介電（IMD）層”）。然後，可以透過形成穿過IDL層的開口並且使用包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、電化學沉積或者其任意組合的一種或多種薄膜沉積製程將例如Cu、Al、W、Co、矽化物或其任意組合的導電材料沉積到開口中，來形成穿過ILD層的互連以接觸橋接結構620的上部階梯部分。
根據本發明內容的一個方面，一種立體（3D）記憶體元件包括：儲存陣列結構和階梯結構，該階梯結構在儲存陣列結構的中間體中並且將儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構。階梯結構包括第一階梯區域和連接第一儲存陣列結構和第二儲存陣列結構的橋接結構。橋接結構包括下部壁部分和上部階梯部分。第一階梯區域包括在第一橫向方向上並且在不同的深度處彼此面對的至少一對階梯。各階梯包括多個台階。第一對階梯中的至少一個台階透過橋接結構電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，上部階梯部分包括在第一橫向方向上並且在相同的深度處彼此面對的第一至少一對階梯。在一些實施例中，上部階梯部分包括在第一橫向方向上在相同的深度處的多個階梯。
在一些實施例中，橋接結構還包括互連，互連對在上部階梯部分的階梯的相同水平處的一組台階進行電性連接。
在一些實施例中，在階梯中的至少一個台階透過互連和在上部階梯部分的階梯的相同水平處的一組台階，電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，至少一對階梯中的各階梯包括在垂直於第一橫向方向的第二橫向方向上的多個分區。
在一些實施例中，階梯結構還包括第二階梯區域。在一些實施例中，橋接結構在第二橫向方向上在第一階梯區域與第二階梯區域之間。
在一些實施例中，第一階梯區域和第二階梯區域是在第二橫向方向上相對於橋接結構對稱的。
在一些實施例中，立體（3D）記憶體元件還包括：在儲存陣列結構和橋接結構中橫向地延伸的至少一個字元線，使得至少一個台階透過至少一個字元線經由橋接結構電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，在階梯中的至少一個台階透過橋接結構電性連接至第一儲存陣列結構和第二儲存陣列結構中的各者。
在一些實施例中，橋接結構的下部壁部分包括垂直地交錯的導電層和介電層。
根據本發明內容的另一個方面，一種立體（3D）記憶體元件包括：儲存陣列結構和階梯結構，該階梯結構在儲存陣列結構的中間體中並且將儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構。階梯結構包括第一階梯區域和連接第一儲存陣列結構和第二儲存陣列結構的橋接結構。橋接結構包括下部壁部分、上部階梯部分和互連。上部階梯部分包括在第一橫向方向上在相同的深度處的多個階梯。各階梯包括多個台階。互連對在橋接結構的上部階梯部分的階梯的相同水平處的一組台階進行電性連接。
在一些實施例中，第一階梯區域包括在第一橫向方向上並且在不同的深度處彼此面對的至少一對階梯。在一些實施例中，在階梯中的至少一個台階透過橋接結構電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，立體（3D）記憶體元件還包括：在儲存陣列結構和橋接結構中橫向地延伸的至少一個字元線，使得至少一個台階透過至少一個字元線經由橋接結構電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，在階梯中的至少一個台階透過橋接結構電性連接至第一儲存陣列結構和第二儲存陣列結構中的各者。
在一些實施例中，在階梯中的至少一個台階透過互連和在上部階梯部分的階梯的相同水平處的一組台階，電性連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，至少一對階梯中的各階梯包括在垂直於第一橫向方向的第二橫向方向上的多個分區。
在一些實施例中，階梯結構還包括第二階梯區域。在一些實施例中，橋接結構在第二橫向方向上在第一階梯區域與第二階梯區域之間。
在一些實施例中，第一階梯區域和第二階梯區域是在第二橫向方向上相對於橋接結構對稱的。
在一些實施例中，橋接結構的下部壁部分包括垂直地交錯的導電層和介電層。
根據本發明內容的另一個方面，公開了一種用於形成立體（3D）記憶體元件的階梯結構的方法。形成包括垂直地交錯的第一材料層和第二材料層的堆疊結構。在第一橫向方向上在堆疊結構的中間體中，形成在第一橫向方向上在相同的深度處彼此面對的至少一對階梯。對至少一對階梯的在第一階梯區域和第二階梯區域中的各階梯的部分削減到不同的深度，使得在垂直於第一橫向方向的第二橫向方向上在第一階梯區域與第二階梯區域之間形成包括下部壁部分和上部階梯部分的橋接結構。
在一些實施例中，在第二橫向方向上在不同的深度處形成多個分區，使得至少一對階梯中的各階梯包括多個分區。
在一些實施例中，為了形成多個分區，對包括第一階梯區域和第二階梯區域中的開口的分區遮罩進行圖案化，以及根據分區遮罩透過一個或多個修整蝕刻迴圈在不同的深度處形成多個分區。
在一些實施例中，為了形成至少一對階梯，對包括在第一橫向方向上的開口的階梯遮罩進行圖案化，以及根據階梯遮罩透過多個修整蝕刻迴圈在相同的深度處形成至少一對階梯。在一些實施例中，階梯遮罩的開口在第二橫向方向上延伸跨越橋接結構，使得橋接結構的上部階梯部分包括在相同的深度處的至少一對階梯的部分。
在一些實施例中，形成互連，互連對在橋接結構的上部階梯部分中的至少一對階梯的相同水平處的一組台階進行電性連接。
在一些實施例中，為了對各階梯進行削減，對包括第一階梯區域和第二階梯區域中的第一開口的第一削減遮罩進行圖案化，以及根據第一削減遮罩，透過多個蝕刻迴圈將被第一開口曝露的第一組階梯削減第一深度。
在一些實施例中，為了對各階梯進行削減，對包括第一階梯區域和第二階梯區域中的第二開口的第二削減遮罩進行圖案化，以及根據第二削減遮罩，透過多個蝕刻迴圈將被第二開口曝露的第二組階梯削減第二深度。
在一些實施例中，第一材料層中的各材料層包括犧牲層，以及第二材料層中的各材料層包括介電層。
在一些實施例中，第一材料層中的各材料層包括導電層，以及第二材料層中的各材料層包括介電層。
根據本發明內容的一個方面，一種立體（3D）記憶體元件包括：一儲存陣列結構，以及一階梯結構，其在所述儲存陣列結構的一中間體中，並且將所述儲存陣列結構橫向地劃分為一第一儲存陣列結構和一第二儲存陣列結構，所述階梯結構包括一第一階梯區域和連接所述第一儲存陣列結構和所述第二儲存陣列結構的一橋接結構，其中，所述橋接結構包括一下部壁部分和一上部階梯部分，所述第一階梯區域包括在一第一橫向方向上並且在不同的深度處彼此面對的至少一對階梯，各階梯包括多個台階，以及所述階梯中的至少一個台階，透過所述橋接結構電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的至少一者。
在本發明的其中一些實施例中，其中，所述上部階梯部分包括在所述第一橫向方向上，並且在一相同的深度處彼此面對的至少一對階梯。
在本發明的其中一些實施例中，其中，所述上部階梯部分包括在所述第一橫向方向上在所述相同的深度處的多個階梯。
在本發明的其中一些實施例中，其中，所述橋接結構還包括一互連，所述互連對在所述上部階梯部分的所述階梯的一相同水平處的一組台階進行電性連接。
在本發明的其中一些實施例中，其中，所述階梯中的所述至少一個台階透過所述互連和在所述上部階梯部分的所述階梯的所述相同水平處的所述一組台階，電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的所述至少一者。
在本發明的其中一些實施例中，其中，所述至少一對階梯中的各階梯包括在垂直於所述第一橫向方向的一第二橫向方向上的多個分區。
在本發明的其中一些實施例中，其中，所述階梯結構還包括一第二階梯區域；並且所述橋接結構在所述第二橫向方向上，在所述第一階梯區域與所述第二階梯區域之間。
在本發明的其中一些實施例中，其中，所述第一階梯區域和所述第二階梯區域是在所述第二橫向方向上相對於所述橋接結構對稱的。
在本發明的其中一些實施例中，還包括在所述儲存陣列結構和所述橋接結構中橫向地延伸的至少一個字元線，使得所述至少一個台階透過所述至少一個字元線經由所述橋接結構電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的所述至少一者。
在本發明的其中一些實施例中，其中，所述階梯中的所述至少一個台階透過所述橋接結構電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的各者。
在本發明的其中一些實施例中，其中，所述橋接結構的所述下部壁部分包括垂直地交錯的多個導電層和多個介電層。
根據本發明內容的另一個方面，公開了一種立體（3D）記憶體元件，包括：一儲存陣列結構，以及一階梯結構，其在所述儲存陣列結構的一中間體中，並且將所述儲存陣列結構橫向地劃分為一第一儲存陣列結構和一第二儲存陣列結構，所述階梯結構包括一第一階梯區域和連接所述第一儲存陣列結構和所述第二儲存陣列結構的一橋接結構，其中，所述橋接結構包括一下部壁部分、一上部階梯部分和一互連，所述上部階梯部分包括在一第一橫向方向上在一相同的深度處的多個階梯，各階梯包括多個台階，並且所述互連對在所述橋接結構的所述上部階梯部分的所述階梯的一相同水平處的一組台階進行電性連接。
根據本發明內容的另一個方面，公開了一種用於形成立體（3D）記憶體元件的階梯結構的方法，包括：形成包括垂直地交錯的多個第一材料層和多個第二材料層的一堆疊結構，在一第一橫向方向上在所述堆疊結構的一中間體中，形成在所述第一橫向方向上在一相同的深度處彼此面對的至少一對階梯，以及將所述至少一對階梯位於一第一階梯區域和一第二階梯區域中的各階梯的部分削減到不同的深度，形成包括一下部壁部分和一上部階梯部分的一橋接結構，其中所述橋接結構是在垂直於所述第一橫向方向的一第二橫向方向上，且在所述第一階梯區域與所述第二階梯區域之間形成的。
在本發明的其中一些實施例中，還包括在所述第二橫向方向上在不同的深度處形成多個分區，使得所述至少一對階梯中的各階梯包括所述多個分區。
在本發明的其中一些實施例中，其中，形成所述多個分區包括：對包括所述第一階梯區域和所述第二階梯區域中的一開口的一分區遮罩進行圖案化；以及根據所述分區遮罩，透過一個或多個修整蝕刻迴圈，在不同的深度處形成所述多個分區。
在本發明的其中一些實施例中，其中，形成所述至少一對階梯包括：對包括在所述第一橫向方向上的一開口的一階梯遮罩進行圖案化，以及根據所述階梯遮罩，透過多個修整蝕刻迴圈，在所述相同的深度處形成所述至少一對階梯。
在本發明的其中一些實施例中，其中，所述階梯遮罩的所述開口在所述第二橫向方向上延伸跨越所述橋接結構，使得所述橋接結構的所述上部階梯部分包括在所述相同的深度處的所述至少一對階梯的部分。
在本發明的其中一些實施例中，還包括形成一互連，所述互連對在所述橋接結構的所述上部階梯部分中的所述至少一對階梯的一相同水平處的一組台階進行電性連接。
在本發明的其中一些實施例中，其中，對各階梯進行削減包括：對包括所述第一階梯區域和所述第二階梯區域中的一第一開口的一第一削減遮罩進行圖案化；以及根據所述第一削減遮罩，透過多個蝕刻迴圈，將被所述第一開口曝露的一第一組所述階梯削減一第一深度。
在本發明的其中一些實施例中，其中，對各階梯進行削減還包括：對包括所述第一階梯區域和所述第二階梯區域中的一第二開口的一第二削減遮罩進行圖案化；以及根據所述第二削減遮罩，透過多個蝕刻迴圈，將被所述第二開口曝露的一第二組所述階梯削減一第二深度。
特定實施例的前述描述將揭示本發明內容的一般性質，在不背離本發明內容的一般概念的情況下，本領域技術人員可以透過應用在本領域技術範圍內的知識，容易地針對這樣的特定實施例的各種應用進行修改和/或調整，而無需過多的實驗。因此，基於本文給出的教導和指導，這樣的調整和修改旨在落入所公開的實施例的等效物的含義和範圍內。應當理解的是，本文中的措辭或術語是出於描述的目的而非做出限制，使得本說明書的術語或措辭將由熟練的技術人員根據教導和指導來解釋。
上文借助於用於示出特定功能的實現方式以及其關係的功能構建塊，來描述了本發明內容的實施例。為了便於描述起見，本文任意定義了這些功能構建塊的邊界。可以定義替代的邊界，只要能適當地執行指定的功能以及其關係即可。
發明內容和摘要部分可以闡述如發明人所預期的本發明內容的一個或多個但不是所有示例性實施例，因此，其並不是旨在以任何方式對本發明內容和所附申請專利範圍進行限制。
本發明內容的廣度和範圍不應受到任何上述示例性實施例的限制，而應當僅是根據所附申請專利範圍及其等效物來限定的。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:立體（3D）記憶體元件 102:儲存平面 104:階梯結構 106:儲存陣列結構 202:儲存平面 204:階梯結構 206-1:儲存陣列結構 （第一儲存陣列結構） 206-2:儲存陣列結構 （第二儲存陣列結構） 300:立體（3D）記憶體元件 301:階梯結構 302:塊 303:週邊區域 304:指狀物 306:橋接結構 308:閘極線縫隙（GLS） 310:切口 312:字元線接觸 314:虛設通道結構 400:階梯結構 401:堆疊結構 402:第一階梯區域 404:橋接結構 404-1:下部壁部分 404-2:上部階梯部分 406-1:第一對階梯（階梯） 406-2:第一對階梯（階梯） 408-1:第二對階梯（階梯） 408-2:第二對階梯（階梯） 410-1:第三對階梯（階梯） 410-2:第三對階梯（階梯） 412-1:第四對階梯（階梯） 412-2:第四對階梯（階梯） 414-1:第五對階梯（階梯） 414-2:第五對階梯（階梯） 412:第二階梯區域 416-1:分區 416-2:分區 416-3:分區 418-1:階梯 418-2:階梯 420:互連結構 502:分區遮罩 504:塊 506:閘極線縫隙（GLS） 508:橋接結構 510-1:開口 510-2:開口 512-1:開口 512-2:開口 512-3:開口 512-4:開口 512-5:開口 514:階梯遮罩 516:第一削減遮罩 518-1:開口 518-2:開口 520:第二削減遮罩 522-1:開口 522-2:開口 524:第三削減遮罩 526-1:開口 526-2:開口 602:堆疊結構 604-1:分區 604-2:分區 604-3:分區 606-1:階梯（第一對階梯） 606-2:階梯（第一對階梯） 608-1:階梯（第二對階梯） 608-2:階梯（第二對階梯） 610-1:階梯（第三對階梯） 610-2:階梯（第三對階梯） 612-1:階梯（第四對階梯） 612-2:階梯（第四對階梯） 614-1:階梯（第五對階梯） 614-2:階梯（第五對階梯） 616:第一階梯區域（階梯區域） 618:第二階梯區域（階梯區域） 620:橋接結構 622:互連結構 800:方法 802:操作步驟 804:操作步驟 806:操作步驟 808:操作步驟 810:操作步驟 900:方法 902:操作步驟 904:操作步驟 906:操作步驟 908:操作步驟 910:操作步驟 912:操作步驟 914:操作步驟 916:操作步驟
併入本文並形成說明書的一部分的附圖說明了本發明內容的實施例，並且連同下文的詳細描述一起，用於進一步解釋本發明內容的原理，以及使相關領域技術人員能夠製造和使用本發明內容。 圖1示出一種具有階梯結構的立體（3D）記憶體元件的示意圖。 圖2根據本發明內容的一些實施例，示出具有階梯結構的示例性立體（3D）記憶體元件的示意圖。 圖3根據本發明內容的一些實施例，示出具有階梯結構的示例性立體（3D）記憶體元件的平面圖。 圖4根據本發明內容的一些實施例，示出立體（3D）記憶體元件的示例性階梯結構的頂部正面透視圖。 圖5A-5E根據本發明內容的一些實施例，示出用於形成立體（3D）記憶體元件的示例性階梯結構的各種示例性遮罩。 圖6A-6E根據本發明內容的各種實施例，示出用於形成立體（3D）記憶體元件的示例性階梯結構的製造製程。 圖7A-7D根據本發明內容的一些實施例，示出在階梯結構中將階梯削減到不同的深度的各種示例性方案。 圖8是根據一些實施例用於形成立體（3D）記憶體元件的示例性階梯結構的方法的流程圖。 圖9是根據一些實施例用於形成立體（3D）記憶體元件的示例性階梯結構的另一種方法的流程圖。 將參考附圖來描述本發明內容的實施例。
400:階梯結構
401:堆疊結構
402:第一階梯區域
404:橋接結構
404-1:下部壁部分
404-2:上部階梯部分
406-1:第一對階梯(階梯)
406-2:第一對階梯(階梯)
408-1:第二對階梯(階梯)
408-2:第二對階梯(階梯)
410-1:第三對階梯(階梯)
410-2:第三對階梯(階梯)
412-1:第四對階梯(階梯)
412-2:第四對階梯(階梯)
414-1:第五對階梯(階梯)
414-2:第五對階梯(階梯)
412:第二階梯區域
416-1:分區
416-2:分區
416-3:分區
418-1:階梯
418-2:階梯
420:互連結構

Claims (20)

  1. 一種立體（3D）記憶體元件，包括： 一儲存陣列結構；以及 一階梯結構，其在所述儲存陣列結構的一中間體中，並且將所述儲存陣列結構橫向地劃分為一第一儲存陣列結構和一第二儲存陣列結構，所述階梯結構包括一第一階梯區域和連接所述第一儲存陣列結構和所述第二儲存陣列結構的一橋接結構，其中， 所述橋接結構包括一下部壁部分和一上部階梯部分； 所述第一階梯區域包括在一第一橫向方向上並且在不同的深度處彼此面對的至少一對階梯，各階梯包括多個台階；以及 所述階梯中的至少一個台階，透過所述橋接結構電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的至少一者。
  2. 根據申請專利範圍第1項所述的立體（3D）記憶體元件，其中，所述上部階梯部分包括在所述第一橫向方向上，並且在一相同的深度處彼此面對的至少一對階梯。
  3. 根據申請專利範圍第2項所述的立體（3D）記憶體元件，其中，所述上部階梯部分包括在所述第一橫向方向上在所述相同的深度處的多個階梯。
  4. 根據申請專利範圍第3項所述的立體（3D）記憶體元件，其中，所述橋接結構還包括一互連，所述互連對在所述上部階梯部分的所述階梯的一相同水平處的一組台階進行電性連接。
  5. 根據申請專利範圍第4項所述的立體（3D）記憶體元件，其中，所述階梯中的所述至少一個台階透過所述互連和在所述上部階梯部分的所述階梯的所述相同水平處的所述一組台階，電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的所述至少一者。
  6. 根據申請專利範圍第1項所述的立體（3D）記憶體元件，其中，所述至少一對階梯中的各階梯包括在垂直於所述第一橫向方向的一第二橫向方向上的多個分區。
  7. 根據申請專利範圍第1項所述的立體（3D）記憶體元件，其中， 所述階梯結構還包括一第二階梯區域；並且 所述橋接結構在所述第二橫向方向上，在所述第一階梯區域與所述第二階梯區域之間。
  8. 根據申請專利範圍第7項所述的立體（3D）記憶體元件，其中，所述第一階梯區域和所述第二階梯區域是在所述第二橫向方向上相對於所述橋接結構對稱的。
  9. 根據申請專利範圍第1項所述的立體（3D）記憶體元件，還包括在所述儲存陣列結構和所述橋接結構中橫向地延伸的至少一個字元線，使得所述至少一個台階透過所述至少一個字元線經由所述橋接結構電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的所述至少一者。
  10. 根據申請專利範圍第1項所述的立體（3D）記憶體元件，其中，所述階梯中的所述至少一個台階透過所述橋接結構電性連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的各者。
  11. 根據申請專利範圍第1項所述的立體（3D）記憶體元件，其中，所述橋接結構的所述下部壁部分包括垂直地交錯的多個導電層和多個介電層。
  12. 一種立體（3D）記憶體元件，包括： 一儲存陣列結構；以及 一階梯結構，其在所述儲存陣列結構的一中間體中，並且將所述儲存陣列結構橫向地劃分為一第一儲存陣列結構和一第二儲存陣列結構，所述階梯結構包括一第一階梯區域和連接所述第一儲存陣列結構和所述第二儲存陣列結構的一橋接結構，其中， 所述橋接結構包括一下部壁部分、一上部階梯部分和一互連； 所述上部階梯部分包括在一第一橫向方向上在一相同的深度處的多個階梯，各階梯包括多個台階；並且 所述互連對在所述橋接結構的所述上部階梯部分的所述階梯的一相同水平處的一組台階進行電性連接。
  13. 一種用於形成立體（3D）記憶體元件的階梯結構的方法，包括： 形成包括垂直地交錯的多個第一材料層和多個第二材料層的一堆疊結構； 在一第一橫向方向上在所述堆疊結構的一中間體中，形成在所述第一橫向方向上在一相同的深度處彼此面對的至少一對階梯；以及 將所述至少一對階梯位於一第一階梯區域和一第二階梯區域中的各階梯的部分削減到不同的深度，形成包括一下部壁部分和一上部階梯部分的一橋接結構，其中所述橋接結構是在垂直於所述第一橫向方向的一第二橫向方向上，且在所述第一階梯區域與所述第二階梯區域之間形成的。
  14. 根據申請專利範圍第13項所述的方法，還包括在所述第二橫向方向上在不同的深度處形成多個分區，使得所述至少一對階梯中的各階梯包括所述多個分區。
  15. 根據申請專利範圍第14項所述的方法，其中，形成所述多個分區包括： 對包括所述第一階梯區域和所述第二階梯區域中的一開口的一分區遮罩進行圖案化；以及 根據所述分區遮罩，透過一個或多個修整蝕刻迴圈，在不同的深度處形成所述多個分區。
  16. 根據申請專利範圍第13項所述的方法，其中，形成所述至少一對階梯包括： 對包括在所述第一橫向方向上的一開口的一階梯遮罩進行圖案化；以及 根據所述階梯遮罩，透過多個修整蝕刻迴圈，在所述相同的深度處形成所述至少一對階梯。
  17. 根據申請專利範圍第16項所述的方法，其中，所述階梯遮罩的所述開口在所述第二橫向方向上延伸跨越所述橋接結構，使得所述橋接結構的所述上部階梯部分包括在所述相同的深度處的所述至少一對階梯的部分。
  18. 根據申請專利範圍第17項所述的方法，還包括形成一互連，所述互連對在所述橋接結構的所述上部階梯部分中的所述至少一對階梯的一相同水平處的一組台階進行電性連接。
  19. 根據申請專利範圍第13項所述的方法，其中，對各階梯進行削減包括： 對包括所述第一階梯區域和所述第二階梯區域中的一第一開口的一第一削減遮罩進行圖案化；以及 根據所述第一削減遮罩，透過多個蝕刻迴圈，將被所述第一開口曝露的一第一組所述階梯削減一第一深度。
  20. 根據申請專利範圍第19項所述的方法，其中，對各階梯進行削減還包括： 對包括所述第一階梯區域和所述第二階梯區域中的一第二開口的一第二削減遮罩進行圖案化；以及 根據所述第二削減遮罩，透過多個蝕刻迴圈，將被所述第二開口曝露的一第二組所述階梯削減一第二深度。
TW109115525A 2020-03-23 2020-05-11 在立體記憶體元件中的階梯結構及用於形成其的方法 TWI720887B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/080669 2020-03-23
PCT/CN2020/080669 WO2021189189A1 (en) 2020-03-23 2020-03-23 Staircase structure in three-dimensional memory device and method for forming the same

Publications (2)

Publication Number Publication Date
TWI720887B true TWI720887B (zh) 2021-03-01
TW202137409A TW202137409A (zh) 2021-10-01

Family

ID=71811450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115525A TWI720887B (zh) 2020-03-23 2020-05-11 在立體記憶體元件中的階梯結構及用於形成其的方法

Country Status (7)

Country Link
US (1) US11665892B2 (zh)
EP (1) EP3966865A4 (zh)
JP (1) JP2022540024A (zh)
KR (1) KR102674073B1 (zh)
CN (11) CN111492480B (zh)
TW (1) TWI720887B (zh)
WO (1) WO2021189189A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901287B2 (en) 2021-09-02 2024-02-13 Micron Technology, Inc. Microelectronic devices with multiple step contacts extending to stepped tiers, and related systems and methods
US12127407B2 (en) 2021-08-25 2024-10-22 Kioxia Corporation Memory device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111492480B (zh) * 2020-03-23 2021-07-09 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
CN114586153A (zh) * 2020-03-23 2022-06-03 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
WO2021189190A1 (en) 2020-03-23 2021-09-30 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
CN112185974B (zh) * 2020-09-11 2024-06-07 长江存储科技有限责任公司 3d nand存储器件的制造方法及3d nand存储器件
JP2022050227A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 半導体記憶装置
WO2022094796A1 (en) 2020-11-04 2022-05-12 Yangtze Memory Technologies Co., Ltd. Bottom select gate contacts for center staircase structures in three-dimensional memory devices
US11917817B2 (en) * 2020-12-17 2024-02-27 Micron Technology, Inc. Microelectronic devices, memory devices, and electronic systems
WO2022133990A1 (en) * 2020-12-25 2022-06-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having source-select-gate cut structures and methods for forming the same
US12089414B2 (en) * 2021-01-15 2024-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same
US11770934B2 (en) * 2021-01-15 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
CN112951802A (zh) * 2021-02-22 2021-06-11 长江存储科技有限责任公司 三维存储器件及其制造方法
CN114175251B (zh) * 2021-02-22 2023-05-02 长江存储科技有限责任公司 三维存储器装置的接触部结构及其形成方法
JP7562449B2 (ja) * 2021-03-03 2024-10-07 キオクシア株式会社 半導体記憶装置およびその製造方法
US11991881B2 (en) * 2021-04-09 2024-05-21 Sandisk Technologies Llc Three-dimensional memory device with off-center or reverse slope staircase regions and methods for forming the same
CN113394127B (zh) * 2021-06-16 2022-04-19 长江存储科技有限责任公司 3d存储器桥接结构的关键尺寸的监测方法
CN117727689A (zh) * 2022-09-09 2024-03-19 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法
CN117881177A (zh) * 2022-09-30 2024-04-12 长鑫存储技术有限公司 半导体结构及其形成方法
CN118265306A (zh) * 2022-12-26 2024-06-28 华为技术有限公司 存储阵列及制备方法、存储器及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109065A1 (en) * 2008-11-06 2010-05-06 Jin-Yong Oh Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
US20160141299A1 (en) * 2014-11-19 2016-05-19 Macronix International Co., Ltd. Vertical and 3d memory devices and methods of manufacturing the same
US20170040381A1 (en) * 2012-06-15 2017-02-09 Sandisk Technologies Llc 3D Memory Having Vertical Switches with Surround Gates and Method Thereof
US20170154845A1 (en) * 2015-02-25 2017-06-01 Sandisk Technologies Llc Floating staircase word lines and process in a 3d non-volatile memory having vertical bit lines

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142276A (ja) * 2010-01-08 2011-07-21 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US8553466B2 (en) * 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US8530350B2 (en) * 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
KR101872777B1 (ko) * 2012-02-27 2018-08-02 삼성전자주식회사 콘택 형성 방법 및 이를 이용한 상변화 메모리 장치의 제조 방법
KR20140075340A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9478546B2 (en) * 2014-10-16 2016-10-25 Macronix International Co., Ltd. LC module layout arrangement for contact opening etch windows
US9859297B2 (en) * 2015-03-10 2018-01-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9613975B2 (en) * 2015-03-31 2017-04-04 Sandisk Technologies Llc Bridge line structure for bit line connection in a three-dimensional semiconductor device
KR20160128127A (ko) 2015-04-28 2016-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20160128731A (ko) 2015-04-29 2016-11-08 에스케이하이닉스 주식회사 3차원 반도체 장치
CN106252355B (zh) * 2015-06-15 2021-03-09 爱思开海力士有限公司 半导体器件及其制造方法
KR20170014757A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9502471B1 (en) * 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
CN106601751B (zh) * 2015-10-13 2019-07-19 旺宏电子股份有限公司 具有镜像落着区的多层三维结构及集成电路
KR102508897B1 (ko) * 2015-12-17 2023-03-10 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
KR102649372B1 (ko) 2016-01-08 2024-03-21 삼성전자주식회사 3차원 반도체 메모리 장치
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US10373970B2 (en) * 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9941209B2 (en) * 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US10043751B2 (en) * 2016-03-30 2018-08-07 Intel Corporation Three dimensional storage cell array with highly dense and scalable word line design approach
US9905514B2 (en) * 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9685408B1 (en) * 2016-04-14 2017-06-20 Macronix International Co., Ltd. Contact pad structure and method for fabricating the same
KR102550571B1 (ko) * 2016-05-02 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102415206B1 (ko) * 2016-06-27 2022-07-01 에스케이하이닉스 주식회사 반도체 장치
JP2018046167A (ja) * 2016-09-15 2018-03-22 株式会社東芝 半導体記憶装置及びその製造方法
KR102630954B1 (ko) * 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN106876391B (zh) * 2017-03-07 2018-11-13 长江存储科技有限责任公司 一种沟槽版图结构、半导体器件及其制作方法
CN106920794B (zh) * 2017-03-08 2018-11-30 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN108630693B (zh) * 2017-03-15 2021-01-01 旺宏电子股份有限公司 三维半导体元件及其制造方法
US9960181B1 (en) * 2017-04-17 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
KR102428273B1 (ko) * 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
US11177271B2 (en) * 2017-09-14 2021-11-16 Micron Technology, Inc. Device, a method used in forming a circuit structure, a method used in forming an array of elevationally-extending transistors and a circuit structure adjacent thereto
JP2019057642A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 半導体記憶装置
KR102403732B1 (ko) * 2017-11-07 2022-05-30 삼성전자주식회사 3차원 비휘발성 메모리 소자
US10629606B2 (en) * 2017-11-07 2020-04-21 Sandisk Technologies Llc Three-dimensional memory device having level-shifted staircases and method of making thereof
US10515973B2 (en) * 2017-11-30 2019-12-24 Intel Corporation Wordline bridge in a 3D memory array
US10269625B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
US10546870B2 (en) * 2018-01-18 2020-01-28 Sandisk Technologies Llc Three-dimensional memory device containing offset column stairs and method of making the same
KR102630926B1 (ko) * 2018-01-26 2024-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
JP2019161059A (ja) * 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体記憶装置
KR102639721B1 (ko) * 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
CN108550574A (zh) * 2018-05-03 2018-09-18 长江存储科技有限责任公司 三维存储器件及其制造方法
CN108666320A (zh) * 2018-05-03 2018-10-16 武汉新芯集成电路制造有限公司 一种三维存储结构
KR102628007B1 (ko) * 2018-05-09 2024-01-22 삼성전자주식회사 수직형 메모리 장치
WO2019218351A1 (en) 2018-05-18 2019-11-21 Yangtze Memory Technologies Co., Ltd. Staircase formation in three-dimensional memory device
KR102577427B1 (ko) * 2018-05-28 2023-09-15 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102619626B1 (ko) * 2018-06-12 2023-12-29 삼성전자주식회사 3차원 반도체 메모리 소자
KR102573272B1 (ko) 2018-06-22 2023-09-01 삼성전자주식회사 3차원 반도체 메모리 소자
CN109314114B (zh) * 2018-06-28 2019-11-22 长江存储科技有限责任公司 用于三维存储器件双侧布线的阶梯结构
KR102688512B1 (ko) 2018-07-12 2024-07-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 형성방법
CN109155318B (zh) * 2018-08-10 2019-09-03 长江存储科技有限责任公司 多分割3d nand存储器件
KR102678119B1 (ko) * 2018-08-28 2024-06-26 삼성전자주식회사 3차원 반도체 메모리 장치
CN109496354B (zh) * 2018-10-18 2020-01-17 长江存储科技有限责任公司 形成三维存储器设备的多分区阶梯结构的方法
KR102689650B1 (ko) * 2018-10-25 2024-07-31 삼성전자주식회사 3차원 반도체 소자
CN109346471B (zh) * 2018-11-13 2020-06-23 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN109742077B (zh) * 2019-01-02 2020-08-14 长江存储科技有限责任公司 三维存储器及其制造方法
KR102611731B1 (ko) * 2019-01-31 2023-12-07 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 계단 형성
WO2020168502A1 (en) * 2019-02-21 2020-08-27 Yangtze Memory Technologies Co., Ltd. Staircase structure with multiple divisions for three-dimensional memory
CN109997225B (zh) * 2019-02-26 2020-06-26 长江存储科技有限责任公司 三维存储器件及其制作方法
JP2020155492A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
CN110211965B (zh) * 2019-06-17 2020-06-23 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110534527B (zh) * 2019-09-06 2022-07-12 长江存储科技有限责任公司 三维存储器及其形成方法
CN110444544B (zh) * 2019-09-06 2020-05-19 长江存储科技有限责任公司 三维存储器及其形成方法
US11239248B2 (en) * 2019-11-18 2022-02-01 Micron Technology, Inc. Microelectronic devices including stair step structures, and related electronic devices and methods
WO2021127974A1 (en) * 2019-12-24 2021-07-01 Yangtze Memory Technologies Co., Ltd. 3d nand memory device and method of forming the same
US12068249B2 (en) * 2020-01-07 2024-08-20 Sandisk Technologies Llc Three-dimensional memory device with dielectric isolated via structures and methods of making the same
CN111492480B (zh) * 2020-03-23 2021-07-09 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100109065A1 (en) * 2008-11-06 2010-05-06 Jin-Yong Oh Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
US20170040381A1 (en) * 2012-06-15 2017-02-09 Sandisk Technologies Llc 3D Memory Having Vertical Switches with Surround Gates and Method Thereof
US20160141299A1 (en) * 2014-11-19 2016-05-19 Macronix International Co., Ltd. Vertical and 3d memory devices and methods of manufacturing the same
US20170154845A1 (en) * 2015-02-25 2017-06-01 Sandisk Technologies Llc Floating staircase word lines and process in a 3d non-volatile memory having vertical bit lines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12127407B2 (en) 2021-08-25 2024-10-22 Kioxia Corporation Memory device
US11901287B2 (en) 2021-09-02 2024-02-13 Micron Technology, Inc. Microelectronic devices with multiple step contacts extending to stepped tiers, and related systems and methods

Also Published As

Publication number Publication date
CN113889477A (zh) 2022-01-04
CN111710681A (zh) 2020-09-25
CN111492480A (zh) 2020-08-04
EP3966865A1 (en) 2022-03-16
CN113611706B (zh) 2024-04-23
TW202137409A (zh) 2021-10-01
CN111696990A (zh) 2020-09-22
CN111696993B (zh) 2021-05-07
WO2021189189A1 (en) 2021-09-30
CN111710680A (zh) 2020-09-25
CN113611706A (zh) 2021-11-05
CN111710680B (zh) 2021-09-24
JP2022540024A (ja) 2022-09-14
CN111710681B (zh) 2021-05-04
CN111696993A (zh) 2020-09-22
US11665892B2 (en) 2023-05-30
CN113178450B (zh) 2022-04-29
KR20220011715A (ko) 2022-01-28
CN113782536A (zh) 2021-12-10
CN111696994A (zh) 2020-09-22
CN111492480B (zh) 2021-07-09
KR102674073B1 (ko) 2024-06-10
CN111696994B (zh) 2021-09-14
CN111696992A (zh) 2020-09-22
EP3966865A4 (en) 2022-08-03
CN113178450A (zh) 2021-07-27
CN111696992B (zh) 2021-06-01
US20210296335A1 (en) 2021-09-23
CN113782536B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
TWI720887B (zh) 在立體記憶體元件中的階梯結構及用於形成其的方法
TWI743768B (zh) 在三維記憶體元件中的階梯結構及用於形成其的方法
CN111916461B (zh) 具有z字形狭缝结构的三维存储器件及其形成方法
TWI742652B (zh) 在立體記憶體元件中的階梯結構及用於形成其的方法
US10937796B2 (en) Methods for forming multi-division staircase structure of three-dimensional memory device
TWI747667B (zh) 三維記憶體件中的同軸階梯結構及其形成方法