CN111710681A - 三维存储器及三维存储器的制造方法 - Google Patents

三维存储器及三维存储器的制造方法 Download PDF

Info

Publication number
CN111710681A
CN111710681A CN202010468554.XA CN202010468554A CN111710681A CN 111710681 A CN111710681 A CN 111710681A CN 202010468554 A CN202010468554 A CN 202010468554A CN 111710681 A CN111710681 A CN 111710681A
Authority
CN
China
Prior art keywords
storage array
electrically connected
array structure
row decoder
partition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010468554.XA
Other languages
English (en)
Other versions
CN111710681B (zh
Inventor
夏志良
张中
孙中旺
周文犀
刘威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110406374.3A priority Critical patent/CN113178450B/zh
Publication of CN111710681A publication Critical patent/CN111710681A/zh
Application granted granted Critical
Publication of CN111710681B publication Critical patent/CN111710681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种三维存储器及三维存储器的制造方法，在本发明提供的三维存储器中，台阶结构设置在第一存储阵列结构与第二存储阵列结构之间，且第一存储阵列结构与第二存储阵列结构电连接，从而使得驱动控制结构能通过该台阶结构从中间往两边的存储阵列结构进行驱动，实现了双边驱动，对应的驱动电阻降低，有效降低了驱动时间延迟问题；同时，在驱动控制结构中，两个行解码器的位置与台阶结构的位置相对应，且两个行解码器在第二方向上相互错开，避免了两个行解码器的重复占用面积，为驱动控制结构中的其他部分如页面缓冲器和控制逻辑留下了更大的空间。

Description

三维存储器及三维存储器的制造方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种三维存储器及三维存储器的制造方法。
背景技术
三维存储器是一种堆栈数据单元的技术，目前已可实现32层以上、甚至64层数据单元的堆栈，其克服了平面存储器实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。
但是，在目前的三维存储器中，每个存储单元区块的驱动均为单边驱动，每个存储单元区块的长度较长，施加电压进行驱动时存在由电阻电容效应引起的驱动时延问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种能实现双边驱动的三维存储器，用于解决上述技术问题。
为实现上述目的及其他相关目的，首先，本发明提供一种三维存储器，包括：
第一衬底，其包括沿第一方向依次排布的第一核心区、功能台阶区和第二核心区，所述第一核心区上设有第一存储阵列结构，所述功能台阶区上设有台阶结构，所述第二核心区上设有第二存储阵列结构，所述第一存储阵列结构与所述第二存储阵列结构电连接，所述台阶结构与所述第一存储阵列结构或所述第二存储阵列结构电连接；
第二衬底，其包括沿所述第一方向依次排布的第一结构区和第二结构区，所述第一结构区和第二结构区上分别形成有页面缓冲器、行解码器和控制逻辑，两个所述行解码器的位置与所述台阶结构的位置相对应，且两个所述行解码器在第二方向上相互错开；
所述第二衬底设置在所述第一衬底上，且所述页面缓冲器分别与第一存储阵列结构及所述第二存储阵列结构电连接，所述行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；
其中，在所述第一衬底及第二衬底的堆栈平面内，所述第二方向垂直于所述第一方向。
可选地，所述第一衬底上设有堆栈结构，所述堆栈结构至少设置在所述第一核心区、功能台阶区及第二核心区上，所述第一存储阵列结构设置在所述堆栈结构位于所述第一核心区的区域中，所述台阶结构设置在所述堆栈结构位于所述功能台阶区的区域中，所述第二存储阵列结构设置在所述堆栈结构位于所述第二核心区的区域中。
可选地，所述台阶结构包括多个沿所述第二方向间隔排列的分区台阶结构，每个所述分区台阶结构与所述第一存储阵列结构或所述第二存储阵列结构电连接；相邻两个所述分区台阶结构被一个桥结构隔开，所述第一存储阵列结构与所述第二存储阵列结构通过所述桥结构电连接。
可选地，所述堆栈结构包括多层交替堆叠的介质层和栅极层；每个所述分区台阶结构包括至少一个独立台阶结构，所述独立台阶结构与所述第一存储阵列结构及所述第二存储阵列结构中的一个电连接。
可选地，所述独立台阶结构包括多级台阶，每级所述台阶的顶面暴露出所述栅极层，用于接收电信号以实现所述第一存储阵列结构与所述第二存储阵列结构的驱动控制。
可选地，所述分区台阶结构包括两个独立台阶结构，两个所述独立台阶结构沿所述第一方向间隔排列，且两个所述独立台阶结构的同一级台阶的顶面相差一层所述复合层。
可选地，所述第一结构区包括沿所述第二方向排布的第一结构分区和第二结构分区，所述第一结构分区上设有第一页面缓冲器，所述第二结构分区上设有沿所述第一方向依次排布的第一控制逻辑和第一行解码器，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；所述第二结构区包括沿所述第二方向排布的第三结构分区和第四结构分区，所述第三结构分区上设有沿所述第一方向的反方向依次排布的第二控制逻辑和第二行解码器，所述第四结构分区上设有第二页面缓冲器，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接。
可选地，所述第一结构区包括沿所述第二方向排布的第一结构分区和第二结构分区，所述第一结构分区上设有沿所述第一方向依次排布的第一控制逻辑和第一行解码器，所述第二结构分区上设有第一页面缓冲器，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；所述第二结构区包括沿所述第二方向排布的第三结构分区和第四结构分区，所述第三结构分区上设有第二页面缓冲器，所述第四结构分区上设有沿所述第一方向的反方向依次排布的第二控制逻辑和第二行解码器，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接。
可选地，所述第一页面缓冲器通过位线分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；所述第一行解码器，通过字线及所述台阶结构，与所述第一存储阵列结构或所述第二存储阵列结构电连接；所述第二页面缓冲器通过位线分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；所述第二行解码器，通过字线及所述台阶结构，与所述第一存储阵列结构或所述第二存储阵列结构电连接。
为实现上述目的及其他相关目的，其次，本发明还提供一种三维存储器，包括：
衬底；
存储结构，设置在所述衬底上，其包括沿第一方向依次排布的第一存储阵列结构、台阶结构及第二存储阵列结构，所述第一存储阵列结构与所述第二存储阵列结构电连接，所述台阶结构与所述第一存储阵列结构或所述第二存储阵列结构电连接；
驱动控制结构，设置在所述存储结构上，其包括沿所述第一方向依次排布的第一单元结构和第二单元结构，所述第一单元结构和第二单元结构分别包括页面缓冲器、行解码器和控制逻辑，两个所述行解码器的位置与所述台阶结构的位置相对应，且两个所述行解码器在第二方向上相互错开；
所述页面缓冲器分别与第一存储阵列结构及所述第二存储阵列结构电连接，所述行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；
其中，在所述衬底的堆栈平面内，所述第二方向垂直于所述第一方向。
可选地，所述第一单元结构包括沿所述第二方向排布的第一结构分区和第二结构分区，所述第一结构分区上设有第一页面缓冲器，所述第二结构分区上设有沿所述第一方向依次排布的第一控制逻辑和第一行解码器，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；所述第二单元结构包括沿所述第二方向排布的第三结构分区和第四结构分区，所述第三结构分区上设有沿所述第一方向的反方向依次排布的第二控制逻辑和第二行解码器，所述第四结构分区上设有第二页面缓冲器，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接。
可选地，所述第一单元结构包括沿所述第二方向排布的第一结构分区和第二结构分区，所述第一结构分区上设有沿所述第一方向依次排布的第一控制逻辑和第一行解码器，所述第二结构分区上设有第一页面缓冲器，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；所述第二单元结构包括沿所述第二方向排布的第三结构分区和第四结构分区，所述第三结构分区上设有第二页面缓冲器，所述第四结构分区上设有沿所述第一方向的反方向依次排布的第二控制逻辑和第二行解码器，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接。
可选地，所述第一页面缓冲器通过位线分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；所述第一行解码器，通过字线及所述台阶结构，与所述第一存储阵列结构或所述第二存储阵列结构电连接；所述第二页面缓冲器通过位线分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；所述第二行解码器，通过字线及所述台阶结构，与所述第一存储阵列结构或所述第二存储阵列结构电连接。
为实现上述目的及其他相关目的，最后，本发明还提供一种三维存储器的制造方法，包括：
提供第一衬底，在所述第一衬底上形成存储结构，所述存储结构包括沿第一方向依次排布的第一存储阵列结构、台阶结构及第二存储阵列结构，其中，所述第一存储阵列结构与所述第二存储阵列结构电连接，且所述台阶结构与所述第一存储阵列结构或所述第二存储阵列结构电连接；
提供第二衬底，在所述第二衬底上形成驱动控制结构，其包括沿所述第一方向依次排布的第一单元结构和第二单元结构，所述第一单元结构和第二单元结构分别包括页面缓冲器、行解码器和控制逻辑，两个所述行解码器的位置与所述台阶结构的位置相对应，且两个所述行解码器在第二方向上相互错开；
将所述第一衬底与所述第二衬底键合，且所述页面缓冲器分别与所述第一存储阵列结构及所述第二存储阵列结构电连接，所述行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；
其中，在所述第一衬底及所述第二衬底的堆栈平面内，所述第二方向垂直于所述第一方向。
可选地，在所述第一衬底上形成所述存储结构的步骤包括：
提供所述第一衬底，其包括沿第一方向依次排布的第一核心区、功能台阶区和第二核心区；
在所述第一衬底上形成堆栈结构，所述堆栈结构至少设置在所述第一核心区、功能台阶区及第二核心区上；
在所述堆栈结构位于所述第一核心区的区域中形成所述第一存储阵列结构，在所述堆栈结构位于所述第二核心区的区域中形成所述第二存储阵列结构；
在所述堆栈结构位于所述功能台阶区的区域中形成所述台阶结构，所述台阶结构包括多个沿第二方向间隔排布的分区台阶结构。
可选地，所述堆栈结构包括多层交替堆栈的复合层，在所述堆栈结构位于所述功能台阶区的区域中形成所述台阶结构的步骤包括：
对所述功能台阶区进行划分，得到多个沿所述第二方向间隔排布的台阶分区；
对所述堆栈结构位于每个所述台阶分区中的区域进行刻蚀，形成多个所述分区台阶结构。
可选地，所述分区台阶结构包括两个独立台阶结构，两个所述独立台阶结构沿所述第一方向间隔排布，一个所述独立台阶结构与所述第一存储阵列结构电连接，另一个所述独立台阶结构与所述第二存储阵列结构电连接。
可选地，在所述第二衬底上形成所述驱动控制结构的步骤包括：
提供所述第二衬底，其包括沿所述第一方向依次排布的第一结构区和第二结构区；
在所述第一结构区上形成第一页面缓冲器、第一行解码器和第一控制逻辑，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；
在所述第二结构区上形成第二页面缓冲器、第二行解码器和第二控制逻辑，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接；
其中，所述第一行解码器的位置与所述台阶结构的位置相对应，所述第二行解码器的位置与所述台阶结构的位置相对应，且所述第一行解码器与所述第二行解码器在所述第二方向上相互错开。
可选地，在所述第二衬底上形成所述驱动控制结构之前，先在所述第二衬底中形成金属互连结构，所述金属互连结构将所述第一页面缓冲器、第二页面缓冲器、第一行解码器及第二行解码器的端子引出到所述第二衬底远离所述驱动控制结构的一面，将所述第一衬底与所述第二衬底键合的步骤包括：
在所述存储结构上形成介质层，并在所述介质层中形成导电插塞；
将所述第二衬底键合设置在所述介质层上，且所述第二衬底远离所述驱动控制结构的一面与所述介质层键合，所述第一页面缓冲器分别与所述第一存储阵列结构及所述第二存储阵列结构电连接，所述第二页面缓冲器分别与所述第一存储阵列结构及所述第二存储阵列结构电连接，所述第一行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接，所述第二行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接。
可选地，所述电连接通过所述金属互连结构与所述导电插塞的金属键合实现，或者所述电连接通过所述金属互连结构与所述导电插塞的导电线连接实现。
如上所述，本发明提供的三维存储器，具有以下有益效果：
在第一衬底上，台阶结构设置在第一存储阵列结构与第二存储阵列结构之间，且第一存储阵列结构与第二存储阵列结构电连接，从而使得第二衬底上的驱动控制结构能通过该台阶结构从中间往两边的存储阵列结构进行驱动，实现了双边驱动，对应的驱动电阻降低，有效降低了驱动时间延迟问题；同时，在第二衬底上的驱动控制结构中，两个行解码器的位置与台阶结构的位置相对应，且两个行解码器在第二方向上相互错开，避免了两个行解码器的重复占用面积，为驱动控制结构中的其他部分(如页面缓冲器和控制逻辑)留下了更大的空间。
附图说明
图1显示为一种三维存储器中存储结构的结构示意图。
图2显示为与图1中存储结构对应的驱动控制结构的结构示意图。
图3显示为图1-2中三维存储器的结构示意图。
图4-10显示为本发明实施例一中三维存储器的全部或局部结构示意图。
图11显示为本发明实施例一中三维存储器的制造方法的步骤示意图。
图12显示为本发明实施例一中三维存储器的制造方法的工艺流程图。
图13显示为本发明实施例二中三维存储器的结构示意图。
附图标号说明
1 衬底
11 第一衬底
12 第二衬底
101、102 存储阵列结构
2 堆栈结构
20 存储结构
200、210、220、230、240 台阶结构
201 第一存储阵列结构
202 第二存储阵列结构
203 桥结构
2001、2002、2003、2004、…、200m、200i 分区台阶结构
21 介质层
22 栅极层
31、32、33 驱动控制结构
311、312、321、322 行解码器
331 第一行解码器
332 第二行解码器
333 第一控制逻辑
334 第二控制逻辑
335 第一页面缓冲器
336 第二页面缓冲器
A1 第一核心区
A2 第二核心区
B 台阶区
B1、B2、B3、B4、Bi、Bm 台阶分区
C1 第一结构区
C2 第二结构区
C11 第一结构分区
C12 第二结构分区
C21 第三结构分区
C22 第四结构分区
具体实施方式
发明人研究发现，在采用双层堆栈技术(dual stack)进行三维存储器的堆栈设计时，如图1-图3所示，三维存储器中单个存储阵列采用单边驱动的结构设计，即从存储阵列一侧的台阶结构进行驱动。其中，如图2所示，驱动控制结构31包括行解码器311和312，驱动控制结构32包括行解码器321和322。行解码器311通过台阶结构210对存储阵列结构101(沿着X轴正方向)进行单边驱动，行解码器312通过台阶结构220对存储阵列结构101(沿着X轴负方向)进行单边驱动，行解码器321通过台阶结构230对存储阵列结构102进行单边驱动(图3中未示出)，行解码器322通过台阶结构240对存储阵列结构102进行单边驱动(图3中未示出)，随着堆栈层数的增加，堆栈的每一层复合层设计得越来越薄，对应存储阵列结构中存储区块的驱动电阻越来越大，驱动时间延迟问题比较明显。
基于此，本发明提出一种三维存储器的制作方法：将台阶结构设置在存储阵列结构的中间位置，使得行解码器通过中间的台阶结构对同时两边的存储阵列结构进行驱动，以实现双边驱动设计；同时，在形成驱动控制结构时，将对应的两个行解码器设置在中间位置且两个行解码器相互错开设置，以避免两个行解码器重复占用面积。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“中”、“远离”、“靠近”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
实施例一
如图4所示，并结合图5-10，本发明提供一种三维存储器，其包括：
第一衬底11，其包括沿第一方向(即X轴的正方向)依次排布的第一核心区A1、功能台阶区B和第二核心区A2，第一核心区A1上设有第一存储阵列结构201，功能台阶区B上设有台阶结构200，第二核心区A2上设有第二存储阵列结构202，第一存储阵列结构201与第二存储阵列结构202电连接，台阶结构200与第一存储阵列结构201或第二存储阵列结构202电连接；
第二衬底12，其包括沿第一方向(即X轴的正方向)依次排布的第一结构区C1和第二结构区C2，第一结构区C1和第二结构区C2上分别形成有页面缓冲器、行解码器和控制逻辑，两个行解码器的位置与台阶结构200的位置相对应，且两个行解码器在第二方向(即Y轴的正方向)上相互错开；
第二衬底12设置在第一衬底11上，且页面缓冲器分别与第一存储阵列结构201及第二存储阵列结构202电连接，行解码器通过台阶结构200分别与第一存储阵列结构201及第二存储阵列结构202电连接；
其中，在第一衬底11及第二衬底12的堆栈平面内，第二方向(即X轴的正方向)垂直于第一方向(即Y轴的正方向)。
详细地，如图5-图6所示，在第一衬底11上形成有存储结构20，存储结构20包括沿第一方向(即X轴的正方向)依次排布的第一存储阵列结构201、台阶结构200及第二存储阵列结构202。
更详细地，如图5所示，第一衬底11上设有堆栈结构2，堆栈结构2至少设置在第一核心区A1、功能台阶区B及第二核心区A2上，第一存储阵列结构201设置在堆栈结构2位于第一核心区A1的区域中，台阶结构200设置在堆栈结构2位于功能台阶区B的区域中，第二存储阵列结构202设置在堆栈结构2位于第二核心区A2的区域中。
其中，堆栈结构2包括多层交替堆叠的介质层21和栅极层22，介质层21和栅极层22的层数可视情况灵活选择设计，介质层21可以是氧化硅、氮氧化硅等材质，栅极层22可以是钨、钽等材质，或由金属替换氮化物牺牲层形成；第一存储阵列结构201及第二存储阵列结构202的详细结构可参考现有技术，在此不再赘述。
详细地，如图7所示，台阶结构200包括多个沿第二方向间隔排列的分区台阶结构2001、2002、2003、2004、…、200m(m为大于等于2的整数)，分区台阶结构200i(i为1～m的整数)与第一存储阵列结构201或第二存储阵列结构202电连接；间隔排列的分区台阶结构之间形成了多个桥结构203，即相邻两个分区台阶结构被一个桥结构203隔开，桥结构203分别与第一存储阵列结构201及第二存储阵列结构202电连接，使得第一存储阵列结构201与第二存储阵列结构202电连接，即第一存储阵列结构201与第二存储阵列结构202通过桥结构203电连接。其中，分区台阶结构200i包括至少一个独立台阶结构，该独立台阶结构与第一存储阵列结构201及第二存储阵列结构202中的一个电连接。
可选地，如图5所示，分区台阶结构200i包括两个独立台阶结构，两个独立台阶结构沿第一方向(即X轴的正方向)间隔排列，且两个独立台阶结构的同一级台阶的顶面相差一层复合层，一个独立台阶结构与第一存储阵列结构201电连接，另一个独立台阶结构与第二存储阵列结构202电连接。
详细地，如图5所示，每个独立台阶结构包括多级台阶，每级台阶的顶面暴露出栅极层22，用于接收电信号以实现第一存储阵列结构201与第二存储阵列结构202的驱动控制。
详细地，如图8-图10所示，第二衬底12包括沿第一方向(即X轴的正方向)依次排布的第一结构区C1和第二结构区C2，第二衬底12上形成有驱动控制结构33，驱动控制结构33包括第一行解码器331、第二行解码器332、第一控制逻辑333、第二控制逻辑334、第一页面缓冲器335及第二页面缓冲器336。
可选地，如图9所示，第一结构区C1包括沿第二方向(即Y轴的正方向)排布的第一结构分区C11和第二结构分区C12，第一结构分区C11上设有第一页面缓冲器335，第二结构分区C12上设有沿第一方向依次排布的第一控制逻辑333和第一行解码器331，第一控制逻辑333分别与第一页面缓冲器335及第一行解码器331电连接；第二结构区C2包括沿第二方向排布的第三结构分区C21和第四结构分区C22，第三结构分区C21上设有沿第一方向的反方向依次排布的第二控制逻辑334和第二行解码器332，第四结构分区C22上设有第二页面缓冲器336，第二控制逻辑334分别与第二页面缓冲器336及第二行解码器332电连接。
可选地，如图10所示，第一结构区C1包括沿第二方向排布的第一结构分区C11和第二结构分区C12，第一结构分区C11上设有沿第一方向依次排布的第一控制逻辑333和第一行解码器331，第二结构分区C12上设有第一页面缓冲器335，第一控制逻辑333分别与第一页面缓冲器335及第一行解码器331电连接；第二结构区C2包括沿第二方向排布的第三结构分区C21和第四结构分区C22，第三结构分区C21上设有第二页面缓冲器336，第四结构分区C22上设有沿第一方向的反方向依次排布的第二控制逻辑334和第二行解码器332，第二控制逻辑334分别与第二页面缓冲器336及第二行解码器332电连接。
其中，第一行解码器331(或第二行解码器332)、第一控制逻辑333(或第二控制逻辑334)及第一页面缓冲器335(或第二页面缓冲器336)的结构可参见现有技术，在此不再赘述。
详细地，如图4所示，第二衬底12设置在存储结构20上，第一页面缓冲器335通过位线分别与第一存储阵列结构201及第二存储阵列结构202电连接(图中未示出)；第一行解码器331，通过字线及台阶结构200，与第一存储阵列结构201或第二存储阵列结构202电连接；第二页面缓冲器336通过位线分别与第一存储阵列结构201及第二存储阵列结构202电连接(图中未示出)；第二行解码器332，通过字线及台阶结构200，与第一存储阵列结构201或第二存储阵列结构202电连接。
可见，在第一衬底11上，台阶结构200设置在第一存储阵列结构201与第二存储阵列结构202之间，且第一存储阵列结构201与第二存储阵列结构202电连接，从而使得第二衬底12上的驱动控制结构33能通过台阶结构200从中间往两边的存储阵列结构(第一存储阵列结构201和第二存储阵列结构202)进行驱动，实现了双边驱动，对应的驱动电阻降低，有效降低了驱动时间延迟问题；同时，在驱动控制结构33中，两个行解码器(第一行解码器331和第二行解码器332)的位置与台阶结构200的位置相对应，且两个行解码器在第二方向上相互错开，避免了两个行解码器的重复占用面积，为驱动控制结构33中的其他部分(如页面缓冲器和控制逻辑)留下了更大的空间。
同时，如图11所示，本发明还提供一种三维存储器的制造方法，用于上述三维存储器的生产制造，其包括步骤：
S1、提供第一衬底11，在第一衬底11上形成存储结构20，存储结构20包括沿第一方向依次排布的第一存储阵列结构201、台阶结构200及第二存储阵列结构202，其中，第一存储阵列结构201与第二存储阵列结构202电连接，且台阶结构200与第一存储阵列结构201或第二存储阵列结构202电连接；
S2、提供第二衬底12，在第二衬底12上形成驱动控制结构33，其包括沿第一方向依次排布的第一单元结构和第二单元结构，所述第一单元结构和第二单元结构分别包括页面缓冲器、行解码器和控制逻辑，两个行解码器的位置与台阶结构200的位置相对应，且两个行解码器在第二方向上相互错开；
S3、将第一衬底11与第二衬底12键合，且页面缓冲器分别与第一存储阵列结构201及第二存储阵列结构202电连接，行解码器通过台阶结构200分别与第一存储阵列结构201及第二存储阵列结构202电连接；
其中，在第一衬底11及第二衬底12的堆栈平面(即XY平面)内，第二方向垂直于第一方向。
详细地，在第一衬底11上形成存储结构20的步骤S1包括：
S11、提供第一衬底11，其包括沿第一方向依次排布的第一核心区A1、功能台阶区B和第二核心区A2；
S12、在第一衬底11上形成堆栈结构2，堆栈结构2至少设置在第一核心区A1、功能台阶区B及第二核心区A2上；
S13、在堆栈结构2位于第一核心区A1的区域中形成第一存储阵列结构201，在堆栈结构2位于第二核心区A2的区域中形成第二存储阵列结构202；
S14、在堆栈结构2位于功能台阶区B的区域中形成台阶结构200，台阶结构200包括多个沿第二方向间隔排布的分区台阶结构2001、2002、2003、2004、…、200m。
更详细地，在步骤S11中，如图5所示，提供第一衬底11包括沿第一方向依次排布的第一核心区A1、功能台阶区B和第二核心区A2，第一衬底11或第二衬底12可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI衬底或GOI衬底等，可依据器件的实际需求选择合适的半导体材料，在此不作限定。
更详细地，在步骤S12中，如图5所示，在第一衬底11上形成有至少覆盖第一核心区A1、功能台阶区B及第二核心区A2的堆栈结构2，堆栈结构2包括多层交替堆栈的复合层，每层复合层包括介质层21和位于介质层21上的栅极层22，即堆栈结构2由多层介质层21和多层栅极层22交替堆栈而成。其中，介质层21和栅极层22的层数可视情况灵活选择设计，介质层21可以是氧化硅、氮氧化硅等材质，栅极层22可以是钨、钽等材质。
在步骤S13中，第一存储阵列结构201及第二存储阵列结构202的详细结构及制造工艺可参考现有技术，在此不再赘述。
更详细地，在堆栈结构2位于功能台阶区B的区域中形成台阶结构200的步骤S14包括：
S141、对功能台阶区B进行划分，得到多个沿第二方向间隔排布的台阶分区B1、B2、B3、B4、…及Bm；
S142、对堆栈结构2位于台阶分区Bi中的区域进行刻蚀，形成多个分区台阶结构2001、2002、2003、2004、…及200m。
在步骤S141中，如图12所示，在台阶区B中形成阻挡层(如氮化钛、多晶硅或者Saphira硬掩模等)，并选择刻蚀阻挡层，在台阶区B中形成多个桥结构203，同时，得到多个相互独立的台阶分区B1、B2、B3、B4、…及Bm，台阶分区B1、B2、B3、B4、…及Bm沿第二方向间隔排布。
其中，在形成阻挡层之后，通过一张掩膜，将有效台阶区(即台阶分区B1、B2、B3、B4、…及Bm)的阻挡层刻蚀掉，在堆栈结构2的中间形成桥结构203，桥结构203对应的阻挡层区域作为后续台阶刻蚀的掩膜，能保证桥结构203对应的阻挡层区域下面的复合层不会被刻蚀掉，通过桥结构203将第一存储阵列结构201及第二存储阵列结构202电连接(即桥结构203中的栅极层22与第一存储阵列结构201中的栅极层22及第二存储阵列结构202中的栅极层22仍是一个整体)。
更详细地，如图12所示，每个桥结构203沿着第一方向设置，每个桥结构203的一端连着第一存储阵列结构201、另一端连着第二存储阵列结构202；相邻两个台阶分区被一个桥结构203隔开，通过m+1个桥结构203对台阶区B进行划分，在第二方向上形成m个相互独立的台阶分区。
在步骤S142中，如图12所示，对堆栈结构2位于台阶分区Bi中的区域进行修剪刻蚀，形成对应的分区台阶结构200i。
可选地，如图5所示，分区台阶结构200i包括两个独立台阶结构，两个独立台阶结构沿第一方向间隔排列，且两个独立台阶结构的同一级台阶的顶面相差一层复合层，一个独立台阶结构与第一存储阵列结构201电连接，另一个独立台阶结构与第二存储阵列结构202电连接。其中，每个独立台阶结构包括多级台阶，每级台阶的顶面暴露出栅极层22，用于接收电信号以实现第一存储阵列结构201与第二存储阵列结构202的驱动控制。
详细地，在第二衬底12上形成驱动控制结构33的步骤S2包括：
S21、提供第二衬底12，其包括沿第一方向依次排布的第一结构区C1和第二结构区C2；
S22、在第一结构区C1上形成第一页面缓冲器335、第一行解码器331和第一控制逻辑333，第一控制逻辑333分别与第一页面缓冲器335及第一行解码器331电连接；
S23、在第二结构区C2上形成第二页面缓冲器336、第二行解码器332和第二控制逻辑334，第二控制逻辑334分别与第二页面缓冲器336及第二行解码器332电连接；
其中，第一行解码器331的位置与台阶结构200的位置相对应，第二行解码器332的位置与台阶结构200的位置相对应，且第一行解码器331与第二行解码器332在第二方向上相互错开。
更详细地，在步骤S21中，如图8所示，第二衬底12包括沿第一方向依次排布的第一结构区C1和第二结构区C2，第二衬底12上形成有驱动控制结构33；如图9-图10所示，第一结构区C1包括沿第二方向排布的第一结构分区C11和第二结构分区C12，第二结构区C2包括沿第二方向排布的第三结构分区C21和第四结构分区C22。
可选地，在步骤S22中，如图9所示，在第一结构分区C11上形成有第一页面缓冲器335，在第二结构分区C12上形成有沿第一方向依次排布的第一控制逻辑333和第一行解码器331，且第一控制逻辑333分别与第一页面缓冲器335及第一行解码器331电连接；在步骤S23中，如图9所示，在第三结构分区C21上形成有沿第一方向的反方向依次排布的第二控制逻辑334和第二行解码器332，在第四结构分区C22上形成有第二页面缓冲器336，且第二控制逻辑334分别与第二页面缓冲器336及第二行解码器332电连接。
可选地，在步骤S22中，如图10所示，在第一结构分区C11上形成有沿第一方向依次排布的第一控制逻辑333和第一行解码器331，在第二结构分区C12上形成有第一页面缓冲器335，且第一控制逻辑333分别与第一页面缓冲器335及第一行解码器331电连接；在步骤S23中，如图10所示，在第三结构分区C21上形成有第二页面缓冲器336，在第四结构分区C22上形成有沿第一方向的反方向依次排布的第二控制逻辑334和第二行解码器332，且第二控制逻辑334分别与第二页面缓冲器336及第二行解码器332电连接。
可以理解的是，第一行解码器331(或第二行解码器332)、第一控制逻辑333(或第二控制逻辑334)及第一页面缓冲器335(或第二页面缓冲器336)的结构及生产工艺可参见现有技术，在此不再赘述。
此外，第二衬底12上形成驱动控制结构33之前，先在第二衬底12中形成金属互连结构，所述金属互连结构将后续的第一页面缓冲器335、第二页面缓冲器336、第一行解码器331及第二行解码器332的端子引出到第二衬底12远离驱动控制结构33的一面。
详细地，如图4所示，将第一衬底11与第二衬底12键合的步骤S3包括：
S33、在存储结构20上形成介质层(图中未示出)，并在介质层中形成导电插塞；
S32、将第二衬底12键合设置在介质层上，且第二衬底12远离驱动控制结构33的一面与介质层键合，第一页面缓冲器335分别与第一存储阵列结构201及第二存储阵列结构电202连接，第二页面缓冲器336分别与第一存储阵列结构201及第二存储阵列结构202电连接，第一行解码器331通过台阶结构200分别与第一存储阵列结构201及第二存储阵列结构202电连接，第二行解码器332通过台阶结构200分别与第一存储阵列结构201及第二存储阵列结构202电连接。
其中，电连接通过金属互连结构与导电插塞的金属键合实现，或者电连接通过金属互连结构与导电插塞的导电线连接实现。
实施例二
在本发明的实施例一中，存储结构20设置在第一衬底11上，驱动控制结构33设置在第二衬底12上，可以先在两片独立的晶圆(衬底)上分别形成存储结构20和驱动控制结构33后再将两块晶圆进行键合电连接，完成整个三维存储器的制造，制造效率较高。
但是，采用两个晶圆的成本相对较大，且两个晶圆最后还需要对准键合；因此，我们也可以在一个晶圆上先形成存储结构20，后形成驱动控制结构33。
基于此，如图13所示，本实施例同样提供一种三维存储器，其包括：
衬底1；
存储结构20，设置在衬底1上，其包括沿第一方向(即X轴正方向)依次排布的第一存储阵列结构201、台阶结构200及第二存储阵列结构202，第一存储阵列结构201与第二存储阵列结构202电连接，台阶结构200与第一存储阵列结构201或第二存储阵列结构202电连接；
驱动控制结构33，设置在存储结构20上，其包括沿第一方向依次排布的第一单元结构和第二单元结构，第一单元结构和第二单元结构分别包括页面缓冲器、行解码器和控制逻辑，两个行解码器的位置与台阶结构200的位置相对应，且两个行解码器在第二方向(即Y轴正方向)上相互错开；
页面缓冲器分别与第一存储阵列结构201及第二存储阵列结构202电连接，行解码器通过台阶结构200分别与第一存储阵列结构201及第二存储阵列结构202电连接；
其中，在衬底1的堆栈平面内，第二方向垂直于第一方向。
详细地，存储结构20的结构及形成过程同实施例一，在此不再赘述；在衬底1上形成存储结构20后，在存储结构20上沉积形成第一介质层，在第一介质层中形成与台阶结构200中台阶顶面电连接的导电插塞，接着在第一介质层上形成第二介质层，在第二介质层中形成与导电插塞电连接的金属互连结构，最后在第二介质层上形成驱动控制结构33，驱动控制结构33包括第一单元结构和第二单元结构。
可选地，如图9所示，所述第一单元结构包括沿第二方向排布的第一结构分区C11和第二结构分区C12，第一结构分区C11上设有沿第一方向依次排布的第一控制逻辑333和第一行解码器331，第二结构分区C12上设有第一页面缓冲器335，第一控制逻辑333分别与所述第一页面缓冲器335及第一行解码器331电连接；第二单元结构包括沿第二方向排布的第三结构分区C21和第四结构分区C22，第三结构分区C21上设有第二页面缓冲器336，第四结构分区C22上设有沿第一方向的反方向依次排布的第二控制逻辑334和第二行解码器332，第二控制逻辑334分别与第二页面缓冲器336及第二行解码器332电连接。
可选地，如图10所示，第一单元结构包括沿第二方向排布的第一结构分区C11和第二结构分区C12，第一结构分区C11上设有第一页面缓冲器335，第二结构分区C12上设有沿第一方向依次排布的第一控制逻辑333和第一行解码器331，第一控制逻辑333分别与第一页面缓冲器335及第一行解码器331电连接；第二单元结构包括沿第二方向排布的第三结构分区C21和第四结构分区C22，第三结构分区C21上设有沿第一方向的反方向依次排布的第二控制逻辑334和第二行解码器332，第四结构分区C22上设有第二页面缓冲器336，第二控制逻辑334分别与第二页面缓冲器336及第二行解码器332电连接。
此外，在形成第一行解码器331和第二行解码器332时，第一行解码器331(或第二行解码器332)的端子与第二介质层中的金属互连结构电连接，使得第一行解码器331(或第二行解码器332)，通过字线及台阶结构200，与第一存储阵列结构201或第二存储阵列结构202电连接；在形成第一页面缓冲器335和第二页面缓冲器336时，第一页面缓冲器335(或第二页面缓冲器336)的端子与第二介质层中的金属互连结构电连接，使得第一页面缓冲器335(或第二页面缓冲器336)，通过位线分别与第一存储阵列结构201及第二存储阵列结构202电连接。
综上所述，在本发明所提供的三维存储器及三维存储器的制造方法中，台阶结构设置在第一存储阵列结构与第二存储阵列结构之间，且第一存储阵列结构与第二存储阵列结构电连接，从而使得驱动控制结构能通过该台阶结构从中间往两边的存储阵列结构进行驱动，实现了双边驱动，对应的驱动电阻降低，有效降低了驱动时间延迟问题；同时，在驱动控制结构中，两个行解码器的位置与台阶结构的位置相对应，且两个行解码器在第二方向上相互错开，避免了两个行解码器的重复占用面积，为驱动控制结构中的其他部分如页面缓冲器和控制逻辑留下了更大的空间。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (20)

1.一种三维存储器，其特征在于，包括：
第一衬底，其包括沿第一方向依次排布的第一核心区、功能台阶区和第二核心区，所述第一核心区上设有第一存储阵列结构，所述功能台阶区上设有台阶结构，所述第二核心区上设有第二存储阵列结构，所述第一存储阵列结构与所述第二存储阵列结构电连接，所述台阶结构与所述第一存储阵列结构或所述第二存储阵列结构电连接；
第二衬底，其包括沿所述第一方向依次排布的第一结构区和第二结构区，所述第一结构区和第二结构区上分别形成有页面缓冲器、行解码器和控制逻辑，两个所述行解码器的位置与所述台阶结构的位置相对应，且两个所述行解码器在第二方向上相互错开；
所述第二衬底设置在所述第一衬底上，且所述页面缓冲器分别与第一存储阵列结构及所述第二存储阵列结构电连接，所述行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；
其中，在所述第一衬底及第二衬底的堆栈平面内，所述第二方向垂直于所述第一方向。
2.根据权利要求1所述的三维存储器，其特征在于，所述第一衬底上设有堆栈结构，所述堆栈结构至少设置在所述第一核心区、功能台阶区及第二核心区上，所述第一存储阵列结构设置在所述堆栈结构位于所述第一核心区的区域中，所述台阶结构设置在所述堆栈结构位于所述功能台阶区的区域中，所述第二存储阵列结构设置在所述堆栈结构位于所述第二核心区的区域中。
3.根据权利要求2所述的三维存储器，其特征在于，所述台阶结构包括多个沿所述第二方向间隔排列的分区台阶结构，每个所述分区台阶结构与所述第一存储阵列结构或所述第二存储阵列结构电连接；相邻两个所述分区台阶结构被一个桥结构隔开，所述第一存储阵列结构与所述第二存储阵列结构通过所述桥结构电连接。
4.根据权利要求3所述的三维存储器，其特征在于，所述堆栈结构包括多层交替堆叠的介质层和栅极层；每个所述分区台阶结构包括至少一个独立台阶结构，所述独立台阶结构与所述第一存储阵列结构及所述第二存储阵列结构中的一个电连接。
5.根据权利要求4所述的三维存储器，其特征在于，所述独立台阶结构包括多级台阶，每级所述台阶的顶面暴露出所述栅极层，用于接收电信号以实现所述第一存储阵列结构与所述第二存储阵列结构的驱动控制。
6.根据权利要求5所述的三维存储器，其特征在于，所述分区台阶结构包括两个独立台阶结构，两个所述独立台阶结构沿所述第一方向间隔排列，且两个所述独立台阶结构的同一级台阶的顶面相差一层所述复合层。
7.根据权利要求1所述的三维存储器，其特征在于，所述第一结构区包括沿所述第二方向排布的第一结构分区和第二结构分区，所述第一结构分区上设有第一页面缓冲器，所述第二结构分区上设有沿所述第一方向依次排布的第一控制逻辑和第一行解码器，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；所述第二结构区包括沿所述第二方向排布的第三结构分区和第四结构分区，所述第三结构分区上设有沿所述第一方向的反方向依次排布的第二控制逻辑和第二行解码器，所述第四结构分区上设有第二页面缓冲器，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接。
8.根据权利要求1所述的三维存储器，其特征在于，所述第一结构区包括沿所述第二方向排布的第一结构分区和第二结构分区，所述第一结构分区上设有沿所述第一方向依次排布的第一控制逻辑和第一行解码器，所述第二结构分区上设有第一页面缓冲器，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；所述第二结构区包括沿所述第二方向排布的第三结构分区和第四结构分区，所述第三结构分区上设有第二页面缓冲器，所述第四结构分区上设有沿所述第一方向的反方向依次排布的第二控制逻辑和第二行解码器，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接。
9.根据权利要求7或8所述的三维存储器，其特征在于，所述第一页面缓冲器通过位线分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；所述第一行解码器，通过字线及所述台阶结构，与所述第一存储阵列结构或所述第二存储阵列结构电连接；所述第二页面缓冲器通过位线分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；所述第二行解码器，通过字线及所述台阶结构，与所述第一存储阵列结构或所述第二存储阵列结构电连接。
10.一种三维存储器，其特征在于，包括：
衬底；
存储结构，设置在所述衬底上，其包括沿第一方向依次排布的第一存储阵列结构、台阶结构及第二存储阵列结构，所述第一存储阵列结构与所述第二存储阵列结构电连接，所述台阶结构与所述第一存储阵列结构或所述第二存储阵列结构电连接；
驱动控制结构，设置在所述存储结构上，其包括沿所述第一方向依次排布的第一单元结构和第二单元结构，所述第一单元结构和第二单元结构分别包括页面缓冲器、行解码器和控制逻辑，两个所述行解码器的位置与所述台阶结构的位置相对应，且两个所述行解码器在第二方向上相互错开；
所述页面缓冲器分别与第一存储阵列结构及所述第二存储阵列结构电连接，所述行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；
其中，在所述衬底的堆栈平面内，所述第二方向垂直于所述第一方向。
11.根据权利要求10所述的三维存储器，其特征在于，所述第一单元结构包括沿所述第二方向排布的第一结构分区和第二结构分区，所述第一结构分区上设有第一页面缓冲器，所述第二结构分区上设有沿所述第一方向依次排布的第一控制逻辑和第一行解码器，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；所述第二单元结构包括沿所述第二方向排布的第三结构分区和第四结构分区，所述第三结构分区上设有沿所述第一方向的反方向依次排布的第二控制逻辑和第二行解码器，所述第四结构分区上设有第二页面缓冲器，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接。
12.根据权利要求11所述的三维存储器，其特征在于，所述第一单元结构包括沿所述第二方向排布的第一结构分区和第二结构分区，所述第一结构分区上设有沿所述第一方向依次排布的第一控制逻辑和第一行解码器，所述第二结构分区上设有第一页面缓冲器，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；所述第二单元结构包括沿所述第二方向排布的第三结构分区和第四结构分区，所述第三结构分区上设有第二页面缓冲器，所述第四结构分区上设有沿所述第一方向的反方向依次排布的第二控制逻辑和第二行解码器，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接。
13.根据权利要求11或12所述的三维存储器，其特征在于，所述第一页面缓冲器通过位线分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；所述第一行解码器，通过字线及所述台阶结构，与所述第一存储阵列结构或所述第二存储阵列结构电连接；所述第二页面缓冲器通过位线分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；所述第二行解码器，通过字线及所述台阶结构，与所述第一存储阵列结构或所述第二存储阵列结构电连接。
14.一种三维存储器的制造方法，其特征在于，包括：
提供第一衬底，在所述第一衬底上形成存储结构，所述存储结构包括沿第一方向依次排布的第一存储阵列结构、台阶结构及第二存储阵列结构，其中，所述第一存储阵列结构与所述第二存储阵列结构电连接，且所述台阶结构与所述第一存储阵列结构或所述第二存储阵列结构电连接；
提供第二衬底，在所述第二衬底上形成驱动控制结构，其包括沿所述第一方向依次排布的第一单元结构和第二单元结构，所述第一单元结构和第二单元结构分别包括页面缓冲器、行解码器和控制逻辑，两个所述行解码器的位置与所述台阶结构的位置相对应，且两个所述行解码器在第二方向上相互错开；
将所述第一衬底与所述第二衬底键合，且所述页面缓冲器分别与所述第一存储阵列结构及第二存储阵列结构电连接，所述行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接；
其中，在所述第一衬底及所述第二衬底的堆栈平面内，所述第二方向垂直于所述第一方向。
15.根据权利要求14所述的三维存储器的制造方法，其特征在于，在所述第一衬底上形成所述存储结构的步骤包括：
提供所述第一衬底，其包括沿第一方向依次排布的第一核心区、功能台阶区和第二核心区；
在所述第一衬底上形成堆栈结构，所述堆栈结构至少设置在所述第一核心区、功能台阶区及第二核心区上；
在所述堆栈结构位于所述第一核心区的区域中形成所述第一存储阵列结构，在所述堆栈结构位于所述第二核心区的区域中形成所述第二存储阵列结构；
在所述堆栈结构位于所述功能台阶区的区域中形成所述台阶结构，所述台阶结构包括多个沿第二方向间隔排布的分区台阶结构。
16.根据权利要求15所述的三维存储器的制造方法，其特征在于，所述堆栈结构包括多层交替堆栈的复合层，在所述堆栈结构位于所述功能台阶区的区域中形成所述台阶结构的步骤包括：
对所述功能台阶区进行划分，得到多个沿所述第二方向间隔排布的台阶分区；
对所述堆栈结构位于每个所述台阶分区中的区域进行刻蚀，形成多个所述分区台阶结构。
17.根据权利要求16所述的三维存储器的制造方法，其特征在于，所述分区台阶结构包括两个独立台阶结构，两个所述独立台阶结构沿所述第一方向间隔排布，一个所述独立台阶结构与所述第一存储阵列结构电连接，另一个所述独立台阶结构与所述第二存储阵列结构电连接。
18.根据权利要求17所述的三维存储器的制造方法，其特征在于，在所述第二衬底上形成所述驱动控制结构的步骤包括：
提供所述第二衬底，其包括沿所述第一方向依次排布的第一结构区和第二结构区；
在所述第一结构区上形成第一页面缓冲器、第一行解码器和第一控制逻辑，所述第一控制逻辑分别与所述第一页面缓冲器及第一行解码器电连接；
在所述第二结构区上形成第二页面缓冲器、第二行解码器和第二控制逻辑，所述第二控制逻辑分别与所述第二页面缓冲器及第二行解码器电连接；
其中，所述第一行解码器的位置与所述台阶结构的位置相对应，所述第二行解码器的位置与所述台阶结构的位置相对应，且所述第一行解码器与所述第二行解码器在所述第二方向上相互错开。
19.根据权利要求18所述的三维存储器的制造方法，其特征在于，在所述第二衬底上形成所述驱动控制结构之前，先在所述第二衬底中形成金属互连结构，所述金属互连结构将所述第一页面缓冲器、第二页面缓冲器、第一行解码器及第二行解码器的端子引出到所述第二衬底远离所述驱动控制结构的一面，将所述第一衬底与所述第二衬底键合的步骤包括：
在所述存储结构上形成介质层，并在所述介质层中形成导电插塞；
将所述第二衬底键合设置在所述介质层上，且所述第二衬底远离所述驱动控制结构的一面与所述介质层键合，所述第一页面缓冲器分别与所述第一存储阵列结构及所述第二存储阵列结构电连接，所述第二页面缓冲器分别与所述第一存储阵列结构及所述第二存储阵列结构电连接，所述第一行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接，所述第二行解码器通过所述台阶结构分别与所述第一存储阵列结构及所述第二存储阵列结构电连接。
20.根据权利要求19所述的三维存储器的制造方法，其特征在于，所述电连接通过所述金属互连结构与所述导电插塞的金属键合实现，或者所述电连接通过所述金属互连结构与所述导电插塞的导电线连接实现。
CN202010468554.XA 2020-03-23 2020-05-28 三维存储器及三维存储器的制造方法 Active CN111710681B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110406374.3A CN113178450B (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/080669 WO2021189189A1 (en) 2020-03-23 2020-03-23 Staircase structure in three-dimensional memory device and method for forming the same
IBPCT/CN2020/080669 2020-03-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110406374.3A Division CN113178450B (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制造方法

Publications (2)

Publication Number Publication Date
CN111710681A true CN111710681A (zh) 2020-09-25
CN111710681B CN111710681B (zh) 2021-05-04

Family

ID=71811450

Family Applications (11)

Application Number Title Priority Date Filing Date
CN202080000609.2A Active CN111492480B (zh) 2020-03-23 2020-03-23 在三维存储器件中的阶梯结构及用于形成其的方法
CN202110907844.4A Active CN113611706B (zh) 2020-03-23 2020-03-23 在三维存储器件中的阶梯结构及用于形成其的方法
CN202010468407.2A Active CN111696993B (zh) 2020-03-23 2020-05-28 台阶结构的制作方法、3d nand存储器件的制造方法及3d nand存储器件
CN202010468399.1A Active CN111696992B (zh) 2020-03-23 2020-05-28 3d nand存储器件的制造方法及3d nand存储器件
CN202010468530.4A Active CN111710680B (zh) 2020-03-23 2020-05-28 三维存储器、台阶结构的制作方法及三维存储器的制作方法
CN202010468554.XA Active CN111710681B (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制造方法
CN202110930116.5A Active CN113782536B (zh) 2020-03-23 2020-05-28 3d nand存储器件及3d nand存储器件的制造方法
CN202010468374.1A Pending CN111696990A (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制作方法
CN202111030792.3A Pending CN113889477A (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制作方法
CN202010469540.XA Active CN111696994B (zh) 2020-03-23 2020-05-28 3d nand存储器件及3d nand存储器件的制造方法
CN202110406374.3A Active CN113178450B (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制造方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
CN202080000609.2A Active CN111492480B (zh) 2020-03-23 2020-03-23 在三维存储器件中的阶梯结构及用于形成其的方法
CN202110907844.4A Active CN113611706B (zh) 2020-03-23 2020-03-23 在三维存储器件中的阶梯结构及用于形成其的方法
CN202010468407.2A Active CN111696993B (zh) 2020-03-23 2020-05-28 台阶结构的制作方法、3d nand存储器件的制造方法及3d nand存储器件
CN202010468399.1A Active CN111696992B (zh) 2020-03-23 2020-05-28 3d nand存储器件的制造方法及3d nand存储器件
CN202010468530.4A Active CN111710680B (zh) 2020-03-23 2020-05-28 三维存储器、台阶结构的制作方法及三维存储器的制作方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
CN202110930116.5A Active CN113782536B (zh) 2020-03-23 2020-05-28 3d nand存储器件及3d nand存储器件的制造方法
CN202010468374.1A Pending CN111696990A (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制作方法
CN202111030792.3A Pending CN113889477A (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制作方法
CN202010469540.XA Active CN111696994B (zh) 2020-03-23 2020-05-28 3d nand存储器件及3d nand存储器件的制造方法
CN202110406374.3A Active CN113178450B (zh) 2020-03-23 2020-05-28 三维存储器及三维存储器的制造方法

Country Status (7)

Country Link
US (1) US11665892B2 (zh)
EP (1) EP3966865A4 (zh)
JP (1) JP2022540024A (zh)
KR (1) KR20220011715A (zh)
CN (11) CN111492480B (zh)
TW (1) TWI720887B (zh)
WO (1) WO2021189189A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178450A (zh) * 2020-03-23 2021-07-27 长江存储科技有限责任公司 三维存储器及三维存储器的制造方法
WO2022132537A1 (en) * 2020-12-17 2022-06-23 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3931870B1 (en) 2020-03-23 2024-05-15 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
CN114586153A (zh) * 2020-03-23 2022-06-03 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
CN112185974A (zh) * 2020-09-11 2021-01-05 长江存储科技有限责任公司 3d nand存储器件的制造方法及3d nand存储器件
JP2022050227A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 半導体記憶装置
CN112534576A (zh) * 2020-11-04 2021-03-19 长江存储科技有限责任公司 用于三维存储设备中的中心阶梯结构的底部选择栅极触点
WO2022133990A1 (en) * 2020-12-25 2022-06-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having source-select-gate cut structures and methods for forming the same
US11770934B2 (en) * 2021-01-15 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US20220231050A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same
CN112951802A (zh) * 2021-02-22 2021-06-11 长江存储科技有限责任公司 三维存储器件及其制造方法
CN114175251B (zh) * 2021-02-22 2023-05-02 长江存储科技有限责任公司 三维存储器装置的接触部结构及其形成方法
JP2022134606A (ja) * 2021-03-03 2022-09-15 キオクシア株式会社 半導体記憶装置およびその製造方法
US20220328512A1 (en) * 2021-04-09 2022-10-13 Sandisk Technologies Llc Three-dimensional memory device with off-center or reverse slope staircase regions and methods for forming the same
CN113394127B (zh) * 2021-06-16 2022-04-19 长江存储科技有限责任公司 3d存储器桥接结构的关键尺寸的监测方法
US11901287B2 (en) 2021-09-02 2024-02-13 Micron Technology, Inc. Microelectronic devices with multiple step contacts extending to stepped tiers, and related systems and methods
CN117727689A (zh) * 2022-09-09 2024-03-19 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法
CN117881177A (zh) * 2022-09-30 2024-04-12 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194523A (zh) * 2010-03-04 2011-09-21 三星电子株式会社 非易失性存储器件、其擦除方法以及包括其的存储系统
US20180069021A1 (en) * 2016-06-27 2018-03-08 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US20180145029A1 (en) * 2016-04-11 2018-05-24 Micron Technology, Inc. Methods of forming semiconductor device structures including staircase structures
CN108713251A (zh) * 2016-03-30 2018-10-26 英特尔公司 采用高密度且可缩放的字线设计方法的三维存储单元阵列
CN110544497A (zh) * 2018-05-28 2019-12-06 爱思开海力士有限公司 半导体存储器装置

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
JP2011142276A (ja) * 2010-01-08 2011-07-21 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US8530350B2 (en) * 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
KR101872777B1 (ko) * 2012-02-27 2018-08-02 삼성전자주식회사 콘택 형성 방법 및 이를 이용한 상변화 메모리 장치의 제조 방법
US8923050B2 (en) * 2012-06-15 2014-12-30 Sandisk 3D Llc 3D memory with vertical bit lines and staircase word lines and vertical switches and methods thereof
KR20140075340A (ko) * 2012-12-11 2014-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9478546B2 (en) * 2014-10-16 2016-10-25 Macronix International Co., Ltd. LC module layout arrangement for contact opening etch windows
US9589979B2 (en) * 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
US9595566B2 (en) * 2015-02-25 2017-03-14 Sandisk Technologies Llc Floating staircase word lines and process in a 3D non-volatile memory having vertical bit lines
US9859297B2 (en) * 2015-03-10 2018-01-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9613975B2 (en) * 2015-03-31 2017-04-04 Sandisk Technologies Llc Bridge line structure for bit line connection in a three-dimensional semiconductor device
KR20160128127A (ko) 2015-04-28 2016-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20160128731A (ko) 2015-04-29 2016-11-08 에스케이하이닉스 주식회사 3차원 반도체 장치
CN106252355B (zh) * 2015-06-15 2021-03-09 爱思开海力士有限公司 半导体器件及其制造方法
KR20170014757A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9502471B1 (en) * 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
CN106601751B (zh) * 2015-10-13 2019-07-19 旺宏电子股份有限公司 具有镜像落着区的多层三维结构及集成电路
KR102508897B1 (ko) * 2015-12-17 2023-03-10 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
KR102649372B1 (ko) 2016-01-08 2024-03-21 삼성전자주식회사 3차원 반도체 메모리 장치
US9673213B1 (en) * 2016-02-15 2017-06-06 Sandisk Technologies Llc Three dimensional memory device with peripheral devices under dummy dielectric layer stack and method of making thereof
US10269620B2 (en) * 2016-02-16 2019-04-23 Sandisk Technologies Llc Multi-tier memory device with through-stack peripheral contact via structures and method of making thereof
US10373970B2 (en) * 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9941209B2 (en) * 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US9685408B1 (en) * 2016-04-14 2017-06-20 Macronix International Co., Ltd. Contact pad structure and method for fabricating the same
KR102550571B1 (ko) 2016-05-02 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP2018046167A (ja) * 2016-09-15 2018-03-22 株式会社東芝 半導体記憶装置及びその製造方法
KR102630954B1 (ko) * 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN108630693B (zh) * 2017-03-15 2021-01-01 旺宏电子股份有限公司 三维半导体元件及其制造方法
US9960181B1 (en) * 2017-04-17 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
KR102428273B1 (ko) * 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
US11177271B2 (en) * 2017-09-14 2021-11-16 Micron Technology, Inc. Device, a method used in forming a circuit structure, a method used in forming an array of elevationally-extending transistors and a circuit structure adjacent thereto
JP2019057642A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 半導体記憶装置
US10629606B2 (en) * 2017-11-07 2020-04-21 Sandisk Technologies Llc Three-dimensional memory device having level-shifted staircases and method of making thereof
KR102403732B1 (ko) * 2017-11-07 2022-05-30 삼성전자주식회사 3차원 비휘발성 메모리 소자
US10515973B2 (en) * 2017-11-30 2019-12-24 Intel Corporation Wordline bridge in a 3D memory array
US10269625B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
US10546870B2 (en) * 2018-01-18 2020-01-28 Sandisk Technologies Llc Three-dimensional memory device containing offset column stairs and method of making the same
KR102630926B1 (ko) * 2018-01-26 2024-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
JP2019161059A (ja) * 2018-03-14 2019-09-19 東芝メモリ株式会社 半導体記憶装置
KR102639721B1 (ko) * 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
CN108666320A (zh) * 2018-05-03 2018-10-16 武汉新芯集成电路制造有限公司 一种三维存储结构
CN108550574A (zh) * 2018-05-03 2018-09-18 长江存储科技有限责任公司 三维存储器件及其制造方法
KR102628007B1 (ko) * 2018-05-09 2024-01-22 삼성전자주식회사 수직형 메모리 장치
JP7089067B2 (ja) 2018-05-18 2022-06-21 長江存儲科技有限責任公司 ３次元メモリデバイスおよびその形成方法
KR102619626B1 (ko) * 2018-06-12 2023-12-29 삼성전자주식회사 3차원 반도체 메모리 소자
KR102573272B1 (ko) 2018-06-22 2023-09-01 삼성전자주식회사 3차원 반도체 메모리 소자
CN109314114B (zh) * 2018-06-28 2019-11-22 长江存储科技有限责任公司 用于三维存储器件双侧布线的阶梯结构
KR20200007212A (ko) * 2018-07-12 2020-01-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 형성방법
CN109155318B (zh) * 2018-08-10 2019-09-03 长江存储科技有限责任公司 多分割3d nand存储器件
KR20200024630A (ko) * 2018-08-28 2020-03-09 삼성전자주식회사 3차원 반도체 메모리 장치
EP3827460B1 (en) * 2018-10-18 2024-04-10 Yangtze Memory Technologies Co., Ltd. Methods for forming multi-division staircase structure of three-dimensional memory device
KR20200047882A (ko) * 2018-10-25 2020-05-08 삼성전자주식회사 3차원 반도체 소자
CN109346471B (zh) * 2018-11-13 2020-06-23 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN109742077B (zh) * 2019-01-02 2020-08-14 长江存储科技有限责任公司 三维存储器及其制造方法
CN114141781A (zh) * 2019-01-31 2022-03-04 长江存储科技有限责任公司 三维存储器件中的阶梯形成
CN109983577B (zh) * 2019-02-21 2021-12-07 长江存储科技有限责任公司 用于三维存储器的具有多重划分的阶梯结构
JP7230204B2 (ja) * 2019-02-26 2023-02-28 長江存儲科技有限責任公司 ３次元メモリデバイスおよびその製作方法
JP2020155492A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
CN110211965B (zh) * 2019-06-17 2020-06-23 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110534527B (zh) * 2019-09-06 2022-07-12 长江存储科技有限责任公司 三维存储器及其形成方法
CN110444544B (zh) * 2019-09-06 2020-05-19 长江存储科技有限责任公司 三维存储器及其形成方法
US11239248B2 (en) * 2019-11-18 2022-02-01 Micron Technology, Inc. Microelectronic devices including stair step structures, and related electronic devices and methods
WO2021127974A1 (en) * 2019-12-24 2021-07-01 Yangtze Memory Technologies Co., Ltd. 3d nand memory device and method of forming the same
US20220051979A1 (en) * 2020-01-07 2022-02-17 Sandisk Technologies Llc Three-dimensional memory device with dielectric isolated via structures and methods of making the same
WO2021189189A1 (en) 2020-03-23 2021-09-30 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194523A (zh) * 2010-03-04 2011-09-21 三星电子株式会社 非易失性存储器件、其擦除方法以及包括其的存储系统
CN108713251A (zh) * 2016-03-30 2018-10-26 英特尔公司 采用高密度且可缩放的字线设计方法的三维存储单元阵列
US20180145029A1 (en) * 2016-04-11 2018-05-24 Micron Technology, Inc. Methods of forming semiconductor device structures including staircase structures
US20180069021A1 (en) * 2016-06-27 2018-03-08 SK Hynix Inc. Semiconductor device and method of manufacturing the same
CN110544497A (zh) * 2018-05-28 2019-12-06 爱思开海力士有限公司 半导体存储器装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178450A (zh) * 2020-03-23 2021-07-27 长江存储科技有限责任公司 三维存储器及三维存储器的制造方法
WO2022132537A1 (en) * 2020-12-17 2022-06-23 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11917817B2 (en) 2020-12-17 2024-02-27 Micron Technology, Inc. Microelectronic devices, memory devices, and electronic systems

Also Published As

Publication number Publication date
CN111696990A (zh) 2020-09-22
CN113178450A (zh) 2021-07-27
JP2022540024A (ja) 2022-09-14
CN113782536B (zh) 2023-12-08
KR20220011715A (ko) 2022-01-28
CN111492480A (zh) 2020-08-04
CN113889477A (zh) 2022-01-04
CN113611706B (zh) 2024-04-23
CN111696994A (zh) 2020-09-22
CN111492480B (zh) 2021-07-09
CN111710681B (zh) 2021-05-04
TW202137409A (zh) 2021-10-01
CN111696993A (zh) 2020-09-22
CN111710680B (zh) 2021-09-24
US11665892B2 (en) 2023-05-30
EP3966865A4 (en) 2022-08-03
CN113178450B (zh) 2022-04-29
TWI720887B (zh) 2021-03-01
CN111696992B (zh) 2021-06-01
CN113611706A (zh) 2021-11-05
US20210296335A1 (en) 2021-09-23
CN111696994B (zh) 2021-09-14
CN111696992A (zh) 2020-09-22
CN111710680A (zh) 2020-09-25
CN113782536A (zh) 2021-12-10
EP3966865A1 (en) 2022-03-16
CN111696993B (zh) 2021-05-07
WO2021189189A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
CN111710681B (zh) 三维存储器及三维存储器的制造方法
US20200203378A1 (en) 3-dimensional nor memory array with very fine pitch: device and method
CN101208775B (zh) 形成堆叠电容器动态随机存取存储器单元的方法
US20220246527A1 (en) 3d nand memory device and method of forming the same
CN113169170A (zh) 用于形成多层水平nor型薄膜存储器串的方法
KR20190125421A (ko) 3차원 메모리 소자의 워드 라인 구조
US9425209B1 (en) Multilayer 3-D structure with mirror image landing regions
CN104051326A (zh) 在衬底不同深度有接触着陆区的装置的形成方法及3-d结构
KR100875059B1 (ko) 반도체 소자의 비트라인 및 그의 제조방법
CN111211126B (zh) 三维存储器及其形成方法
TWI575661B (zh) 具有鏡像落著區之多層三維結構
CN111758171A (zh) 用于4堆叠3d pcm存储器的新型分布式阵列和触点架构
US20230050150A1 (en) Stacked architecture for three-dimensional nand
WO2022077318A1 (en) Array and contact architecture for four stack three dimensional cross point memory
CN103094201B (zh) 存储器装置及其制造方法
CN112599528A (zh) 半导体器件及其制备方法
CN112385038B (zh) 通过xtacking形成的用以提高存储器阵列效率并且实现缩放的新型3d交叉点存储器结构
US20240136284A1 (en) Semiconductor die, semiconductor device and method for forming semiconductor device
CN112185974A (zh) 3d nand存储器件的制造方法及3d nand存储器件
CN113345487A (zh) 存储器、存储器系统及存储器的制造方法
CN116266573A (zh) 半导体装置
TW202218086A (zh) 具有相對彼此橫向及垂直偏移之導電互連件之總成
CN118019349A (zh) 三维nor存储器结构
CN111244097A (zh) 三维存储器及三维存储器的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant