TWI743768B - 在三維記憶體元件中的階梯結構及用於形成其的方法 - Google Patents

在三維記憶體元件中的階梯結構及用於形成其的方法 Download PDF

Info

Publication number
TWI743768B
TWI743768B TW109114900A TW109114900A TWI743768B TW I743768 B TWI743768 B TW I743768B TW 109114900 A TW109114900 A TW 109114900A TW 109114900 A TW109114900 A TW 109114900A TW I743768 B TWI743768 B TW I743768B
Authority
TW
Taiwan
Prior art keywords
steps
storage array
area
mask
array structure
Prior art date
Application number
TW109114900A
Other languages
English (en)
Other versions
TW202137407A (zh
Inventor
張中
孫中旺
文犀 周
夏志良
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202137407A publication Critical patent/TW202137407A/zh
Application granted granted Critical
Publication of TWI743768B publication Critical patent/TWI743768B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

揭露了具有階梯結構的3D記憶體元件以及用於形成其的方法的實施例。在示例中，3D記憶體元件包括儲存陣列結構和階梯結構，該階梯結構在儲存陣列結構的中間體中並且將儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構。階梯結構包括第一階梯區域和連接第一儲存陣列結構和第二儲存陣列結構的橋接結構。第一階梯區域包括在第一橫向方向上並且在不同的深度處彼此面對的第一對階梯。各階梯包括多個臺階。第一對階梯中的至少一個臺階通過橋接結構電連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。

Description

在三維記憶體元件中的階梯結構及用於形成其的方法
本發明內容的實施例涉及三維(3D)記憶體元件以及其製造方法。
通過改進製造技術、電路設計、程式設計演算法和製造方法，將平面儲存單元縮小到更小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限，平面技術和製造技術變得具有挑戰性且成本高昂。結果，針對平面儲存單元的儲存密度接近上限。
3D儲存架構可以解決在平面儲存單元中的密度限制。3D儲存架構包括儲存陣列和用於控制輸入儲存陣列和來自儲存陣列的信號的週邊元件。
本文揭露了具有階梯結構的3D記憶體元件以及用於形成其的方法的實施例。
在一個示例中，一種3D記憶體元件包括：儲存陣列結構和階梯結構，該階梯結構在儲存陣列結構的中間體中並且將儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構。階梯結構包括第一階梯區域和連接第一儲存陣列結構和第二儲存陣列結構的橋接結構。第一階梯區域包括在第一橫向方 向上並且在不同的深度處彼此面對的第一對階梯。各階梯包括多個臺階。第一對階梯中的至少一個臺階通過橋接結構電連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在另一個示例中，一種3D記憶體元件包括：儲存陣列結構和階梯結構，該階梯結構在儲存陣列結構的中間體中並且將儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構。階梯結構包括第一階梯區域和連接第一儲存陣列結構和第二儲存陣列結構的橋接結構。第一階梯區域包括在第二橫向方向上包括多個分區的第一階梯。各分區包括在垂直於第二橫向方向的第一橫向方向上的多個臺階。分區中的一個分區中的臺階垂直地位於分區中的另一個分區中的兩個臺階之間。在第一階梯中的至少一個臺階通過橋接結構電連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在另一個示例中，揭露了一種用於形成3D記憶體元件的階梯結構的方法。在包括垂直地交錯的第一材料層和第二材料層的堆疊結構的中間體中，對包括針對第一階梯區域和第二階梯區域的開口的階梯區域遮罩進行圖案化。在第一階梯區域和第二階梯區域中的各者中，形成在第一橫向方向上在相同的深度處彼此面對的至少一對階梯，使得橋接結構是在垂直於第一橫向方向的第二橫向方向上在第一階梯區域和第二階梯區域之間形成的。在第一階梯區域和第二階梯區域中的各者中，將至少一對階梯中的各階梯削減到不同的深度。
100:記憶體元件
102:儲存平面
104:階梯結構
106:陣列結構
200:記憶體元件
202:儲存平面
204:階梯結構
206-1、206-2:陣列結構
300:記憶體元件
301:階梯結構
302:塊
303:週邊區域
304:指狀物
306:橋接結構
308:GLS
312:字元線觸點
314:虛設溝道結構
400:階梯結構
401:堆疊結構
402:第一階梯區域
404:橋接結構
406-1、406-2、410-1、410-2、416-1、416-2:階梯
408-1、408-2、408-3、408-4:分區
412:第二階梯區域
502:遮罩
504:塊
506:GLS
508-1、508-2、514-1、514-2、518-1、518-2、518-3、522-1、522-2、526-1、526-2、530-1、530-2:開口
510:橋接結構
512、516、520、524、528:遮罩
602:堆疊結構
604、616:階梯區域
606-1、606-2、608-1、608-2、610-1、610-2:階梯
612-1、612-2、612-3、612-4:分區
614:橋接結構
800:方法
802、804、806、808:操作
900:方法
902、904、906、908、910、912、914、916:操作
併入本文並形成說明書的一部分的附圖說明了本發明內容的實施例，並且連同下文的詳細描述一起，用於進一步解釋本發明內容的原理，以及使相關領域技術人員能夠製造和使用本發明內容。
圖1示出一種具有階梯結構的3D記憶體元件的示意圖。
圖2根據本發明內容的一些實施例示出具有階梯結構的示例性3D記憶體元件的示意圖。
圖3根據本發明內容的一些實施例示出具有階梯結構的示例性3D記憶體元件的平面圖。
圖4根據本發明內容的一些實施例示出3D記憶體元件的示例性階梯結構的頂部正面透視圖。
圖5A-圖5F根據本發明內容的一些實施例示出用於形成3D記憶體元件的示例性階梯結構的各種示例性遮罩。
圖6A和圖6B根據本發明內容的各種實施例示出用於形成3D記憶體元件的示例性階梯結構的製造方法。
圖7A-圖7D根據本發明內容的一些實施例示出在階梯結構中將階梯削減到不同的深度的各種示例性方案。
圖8是根據一些實施例用於形成3D記憶體元件的示例性階梯結構的方法的流程圖。
圖9是根據一些實施例用於形成3D記憶體元件的示例性階梯結構的另一種方法的流程圖。
將參考附圖來描述本發明內容的實施例。
雖然討論了具體的配置和佈置，但應當理解的是，這僅是出於說明性目的。相關領域技術人員將認識到，在不背離本發明內容的精神和保護範圍的情況下，可以使用其它配置和佈置。對於相關領域技術人員來說將顯而易見的是，本發明內容還可以用於各種其它應用中。
應當注意的是，在說明書中對“一個實施例”、“一實施例”、“示例性實施例”、“一些實施例”等等的引用，指示所描述的實施例可以包括特定的特徵、結構或特性，但每個實施例可能不一定包括特定的特徵、結構或特性。此外，這樣的短語不一定必須指代同一實施例。進一步地，當結合實施例描述特定的特徵、結構或特性時，無論是否明確地描述，結合其它實施例來實現這樣的特徵、結構或特性將在相關領域技術人員的知識範圍內。
通常，可以至少部分地根據在上下文中的使用來理解術語。例如，至少部分地取決於上下文，如本文所使用的術語“一個或多個”可以用於以單數意義來描述任何特徵、結構或特性，或者可以用於以複數意義來描述特徵、結構或特性的組合。類似地，至少部分地取決於上下文，諸如“一(a)”、“一個(an)”或“該”的術語可以被理解為傳達單數用法或者傳達複數用法。另外，至少部分地取決於上下文，可以將術語“基於”理解為不一定旨在傳達一組排他性因素，以及反而可以考慮到存在不一定明確地描述的其它因素。
應當容易理解的是，本發明內容中的“在......上(on)”、“上方(above)”和“之上(over)”的含義應該以最廣泛的方式來解釋，使得“在......上”不僅意指“直接在某物上”，而且還包括在其之間具有中間特徵或層的“在某物上”的含義，以及“上方”或“之上”不僅意指“在某物上方”或“在某物之上”的含義，而且還可以包括在其之間不具有中間特徵或層的“在某物上方”或“在某物之上”的含義(即，直接在某物上)。
進一步地，為了便於描述以說明一個元件或特徵與另一個元件或特徵的關係(如圖所示)，在本文中可以使用諸如“下方(beneath)”、“之下(below)”、“下面(lower)”、“上方”、“上面(upper)”等等的空間相對術語。除了附圖中所描繪的定向之外，空間相對術語旨在涵蓋在使用或操作中的設備的不同定向。裝置可以以其它方式來定向(旋轉90度或者在其它定向上)，以及同樣可以 相應地解釋本文所使用的空間相對描述符。
如本文所使用的，術語“基底”指代在其上添加後續材料層的材料。基底本身可以進行圖案化。在基底的頂部添加的材料可以是圖案化的或者可以保持未圖案化。此外，基底可以包括各種各樣的半導體材料，諸如矽、鍺、砷化鎵、磷化銦等等。或者，基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料來製成。
如本文所使用的，術語“層”指代包括具有厚度的區域的材料部分。層可以在整個底層結構或上覆結構之上延伸，或者可以具有小於底層結構或上覆結構的範圍的範圍。進一步地，層可以是均勻的或不均勻的連續結構的區域，其中不均勻的連續結構具有小於連續結構的厚度的厚度。例如，層可以位於連續結構的頂表面和底表面之間或者在頂表面和底表面處的任何一對水平面之間。層可以橫向地、垂直地及/或沿錐形表面進行延伸。基底可以是層，可以在其中包括一個或多個層，及/或可以具有在其上、在其之上及/或在其之下的一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和觸點層(其中在觸點層中，形成互連線及/或過孔觸點)和一個或多個介電層。
如本文所使用的，術語“名義上的/名義上地”指代在產品或製程的設計階段期間設定的針對元件或製程操作的特徵或參數的期望值或目標值、連同高於及/或低於期望值的一系列值。值的範圍可能是由於在製造方法或公差的微小變化導致的。如本文所使用的，術語“大約”指示可以基於與主題半導體元件相關聯的特定技術節點來變化的給定數量的值。基於特定的技術節點，術語“大約”可以指示在例如值的10-30%內變化的給定數量的值(例如，值的±10%、±20%或±30%)。
如本文所使用的，術語“3D記憶體元件”指代在橫向定向的基底上具有垂直定向的儲存單元電晶體串(本文稱為“儲存串”，諸如NAND儲存串)使得 儲存串在相對於基底的垂直方向上延伸的半導體元件。如本文所使用的，術語“垂直的/垂直地”意指名義上垂直於基底的橫向表面。
在一些3D記憶體元件中，通過堆疊的儲存結構(例如，記憶體堆疊體)垂直地堆疊用於儲存資料的儲存單元。3D記憶體元件通常包括在堆疊的儲存結構的一個或多個側面(邊緣)上形成的用於諸如字元線扇出的階梯結構。由於通常在各儲存平面的邊緣處形成階梯結構，因此由也通過字元線和相應的階梯結構佈置在各儲存平面的邊緣處的行解碼器(還稱為“x解碼器”)來單方面地驅動儲存單元。
例如，圖1示出具有階梯結構104的3D記憶體元件100的示意圖。諸如3D NAND記憶體元件的3D記憶體元件100包括兩個儲存平面102，各儲存平面102具有在儲存陣列結構106中的儲存單元陣列。應當注意的是，在圖1中包括x軸和y軸以示出在晶圓平面中的兩個正交(垂直)方向。x方向是3D記憶體元件100的字元線方向，以及y方向是3D記憶體元件100的位線方向。3D記憶體元件100還包括在各儲存陣列結構106的x方向上的相對側的兩個階梯結構104。儲存平面102的各字元線在x方向上橫向地延伸跨越整個儲存平面102，到達在階梯結構104中的各自的臺階(水準)。在各自的階梯結構104的正上方、正下方或接近各自的階梯結構104形成行解碼器(未示出)，以減小互連長度。也就是說，各行解碼器通過一半的字元線單方面地(在正x方向或負x方向上，但不是在兩者上)驅動一半的儲存單元，其中的各字元線橫跨整個儲存平面102。
因此，單方面行字元線驅動方案的負載包括整個字元線的跨越儲存平面102的電阻。此外，隨著對更高儲存容量的需求不斷增加，堆疊的儲存結構的垂直水準的數量增加，以及包括各字元線膜的堆疊體的厚度減小。因此，可能在負載中引入甚至更高的電阻，從而導致明顯的阻容(RC)延遲。因此，具 有相對側的階梯結構104的單方面字元線驅動方案可能影響3D記憶體元件100的性能，諸如讀取和寫入速度。
根據本發明內容的各種實施例提供在儲存平面的中間體中的階梯結構以及其製造方法，以實現用於減小RC延遲的雙向字元線驅動方案。通過利用例如中心階梯結構代替常規的側階梯結構，各行解碼器可以從儲存平面的中間在相反的方向上雙向地驅動字元線，從而可以減小在負載中的電阻，這是因為要由行解碼器驅動的字元線的長度減少到例如一半。在一些實施例中，引入橋接結構作為階梯結構的一部分，以連接由中心階梯結構分開的字元線。在一些實施例中，使用多分區階梯結構(在其中階梯結構的各臺階包括用於扇出多個字元線的多個分區)來增加階梯結構的利用率以及降低製造複雜性。在一些實施例中，使用多個削減(chop)方法來形成在不同的深度處的多個階梯，以減少修整蝕刻方法的數量，從而進一步降低製造複雜性以及提高產量。
圖2根據本發明內容的一些實施例示出具有階梯結構204的示例性3D記憶體元件200的示意圖。在一些實施例中，3D記憶體元件200包括多個儲存平面202。各儲存平面202可以包括儲存陣列結構206-1/206-2和在儲存陣列結構206-1/206-2的中間體中並且在x方向(字元線方向)上將儲存陣列結構206-1/206-2橫向地劃分為第一儲存陣列結構206-1和第二儲存陣列結構206-2的階梯結構204。根據一些實施例，與在圖1中的3D記憶體元件100(在其中階梯結構104在各儲存陣列結構106的相對側)不同，在3D記憶體元件200中的階梯結構204在第一儲存陣列結構206-1與第二儲存陣列結構206-2之間的中間體中。在一些實施例中，針對各儲存平面202，階梯結構204在儲存陣列結構206-1/206-2的中間。也就是說，階梯結構204可以是中心階梯結構，其將儲存陣列結構206-1/206-2均等地劃分為具有相同數量的儲存單元的第一儲存陣列結構206-1和第二儲存陣列結構206-2。例如，第一儲存陣列結構206-1和第二儲存陣列結構206-2可以相對於 中心階梯結構204在x方向上對稱。應當理解的是，在一些示例中，階梯結構204可以在中間體中，但是不在儲存陣列結構206-1/206-2的中間(中心)，使得第一儲存陣列結構206-1和第二儲存陣列結構206-2可以具有不同大小及/或數量的儲存單元。在一些實施例中，3D記憶體元件200是NAND快閃記憶體元件，在其中在第一儲存陣列結構206-1和第二儲存陣列結構206-2中以NAND儲存串(未示出)的形式來提供儲存單元。第一儲存陣列結構206-1和第二儲存陣列結構206-2可以包括任何其它適當的元件，其包括但不限於閘極線縫隙(GLS)、貫穿陣列觸點(TAC)、陣列公共源極(ACS)等。
儲存平面202的在x方向上橫向地延伸的各字元線(未示出)可以被階梯結構204分成兩部分：跨越第一儲存陣列結構206-1的第一字元線部分和跨越第二儲存陣列結構206-2的第二字元線部分。如下文所詳細描述的，各字元線的兩個部分可以是在階梯結構204中的各自的臺階處通過在階梯結構204中的橋接結構(未示出)進行電連接的。可以在各自的階梯結構204的正上方、正下方或接近各自的階梯結構104形成行解碼器(未示出)，以減小互連長度。結果，與在圖1中的3D記憶體元件100的行解碼器不同，3D記憶體元件200的各行解碼器可以雙向地(在正x方向和負x方向兩者上)驅動在第一儲存陣列結構206-1和第二儲存陣列206-2中的儲存單元。也就是說，通過利用例如在儲存陣列結構206-1/206-2的中間體中的階梯結構204代替常規的相對側的階梯結構(例如，在圖1中的104)，各行解碼器可以在與儲存平面202的中間體相反的方向上雙向地驅動字元線，使得可以減小在負載中的電阻，這是因為當階梯結構204在儲存陣列結構206-1/206-2的中間時，要由行解碼器驅動的各字元線的部分的長度減小到例如一半。也就是說，根據一些實施例，3D記憶體元件200的行解碼器僅需要驅動各字元線的第一字元線部分或第二字元線部分。
雖然在圖2中，均在各自的儲存平面202的中間體中的階梯結構204是 用於著陸(landing)互連(例如，字元線觸點)的功能階梯結構，但應當理解的是，還可以在一個或多個側面處形成另外的階梯結構(例如，虛設階梯結構，未示出)，用於在製造期間平衡在蝕刻或化學機械研磨(CMP)方法中的負載以及用於分開鄰近的儲存平面202。由於均在各自儲存平面202的中間體中的階梯結構204可以增加儲存平面202的總面積，因此可以形成具有較小面積的較陡的虛設階梯結構以減小晶片尺寸。
圖3根據本發明內容的一些實施例示出具有階梯結構301的示例性3D記憶體元件300的平面圖。3D記憶體元件300可以是在圖2中的包括階梯結構204的儲存平面202的一部分的一個示例，以及3D記憶體元件300的階梯結構301可以是在儲存平面202中的階梯結構204的一個示例。如圖3中所示，3D記憶體元件300可以包括在y方向(位線方向)上被平行的GLS308分開的多個塊302。在3D記憶體元件300是NAND快閃記憶體元件的一些實施例中，各塊302是NAND快閃記憶體元件的最小可抹除單元。各塊302還可以包括在y方向上被具有“H”切口310的GLS308中的一些GLS308分開的多個指狀物304。
在一些實施例中，階梯結構301在x方向(字元線方向)上在3D記憶體元件300的中間體中(例如，中間)。在一些實施例中，圖3還示出與階梯結構301鄰近的儲存陣列結構的一對週邊區域303。可以使用通過階梯結構301分開的週邊區域303來形成頂部選擇柵(TSG)，其可以被獨立地驅動或者通過在階梯結構301之上的互連來電連接。如下文所詳細描述的，階梯結構301可以包括多個階梯區域，各階梯區域對應於各自的指狀物304，以及包括多個橋接結構306，各橋接結構在y方向上位於兩個鄰近的階梯區域之間。各階梯區域可以在一個或兩個塊302中。3D記憶體元件300可以包括在階梯區域中的多個虛設溝道結構314和橋接結構306，以提供機械支撐及/或負載平衡。3D記憶體元件300還可以包括在階梯結構301的階梯區域中的字元線觸點312，以均著陸在階梯結構301的各臺 階處的各自的字元線(未示出)上以用於字元線驅動。
為了實現雙向字元線驅動方案，根據一些實施例，各橋接結構306(物理地和電氣地兩者)連接第一儲存陣列結構和第二儲存陣列結構(未示出)。也就是說，根據一些實施例，階梯結構301並不完全地切斷在中間體中的儲存陣列結構，而是反而留下通過其橋接結構306連接的第一儲存陣列結構和第二儲存陣列結構。因此，可以通過橋接結構306，在3D記憶體元件300的中間體中的階梯結構301的階梯區域中，從各自的字元線觸點312(在正x方向和負x方向兩者上)雙向地驅動各字元線。例如，圖3進一步示出具有橋接結構306的雙向字元線驅動方案的示例性電流路徑。通過實線箭頭指示的第一電流路徑和通過空心箭頭指示的第二電流路徑分別表示穿過以不同電平的兩個單獨的字元線的電流。
圖4根據本發明內容的一些實施例示出3D記憶體元件的示例性階梯結構400的頂部正面透視圖。階梯結構400可以是在圖2中的3D記憶體元件200的階梯結構204或者在圖3中的3D記憶體元件300的階梯結構301的一個示例。階梯結構400可以包括在基底(未示出)上的堆疊結構401，其可以包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)或者任何其它適當的材料。
應當注意的是，在圖4中包括x軸、y軸和z軸，以進一步說明在階梯結構400中的元件的空間關係。3D記憶體元件的基底包括在x-y平面中橫向地延伸的兩個側面：在晶圓的正面上的頂表面(在其上可以形成階梯結構400)，以及在與晶圓的正面相對的背面上的底表面。z軸垂直於x和y軸兩者。如本文所使用的，當基底是安置在z方向上在3D記憶體元件的最低平面中時，一個元件(例如，層或元件)是在3D記憶體元件的另一元件(例如，層或元件)“上”、“上方”還是“之下”是在z方向(垂直於x-y平面的垂直方向)上相對於3D記憶體元件的基底來確定的。用於描述空間關係的相同的概念是貫穿本發明內容來應用的。
堆疊結構401可以包括垂直地交錯的第一材料層和與第一材料層不同的第二材料層。第一材料層和第二材料層可以在垂直方向上交替。在一些實施例中，堆疊結構401可以包括在z方向上垂直地堆疊的多個材料層對，其中的各材料層對包括第一材料層和第二材料層。在堆疊結構401中的材料層對的數量(例如，32、64、96、128、160、192、224或256)可以確定在3D記憶體元件中的儲存單元的數量。
在一些實施例中，3D記憶體元件是NAND快閃記憶體元件，以及堆疊結構401是通過其形成NAND儲存串的堆疊的儲存結構。第一材料層中的各第一材料層包括導電層，並且第二材料層中的各第二材料層包括介電層。也就是說，堆疊結構401可以包括交錯的導電層和介電層(未示出)。在一些實施例中，各導電層可以充當NAND儲存串的閘極線和字元線，該字元線從閘極線橫向地延伸並且終止於階梯結構400用於字元線扇出。導電層可以包括導電材料，該導電材料包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶的矽(多晶矽)、摻雜的矽、矽化物或者其任意組合。介電層可以包括介電材料，該介電材料包括但不限於氧化矽、氮化矽、氮氧化矽或者其任意組合。在一些實施例中，導電層包括金屬(諸如鎢)，以及介電層包括氧化矽。
階梯結構400的各臺階(如作為“層”所示)可以包括一個或多個材料層對。在一些實施例中，各臺階的頂部材料層是用於在垂直方向上互連的導電層。在一些實施例中，階梯結構400的每兩個鄰近的臺階在z方向上偏移名義上相同的距離，並且在x方向上偏移名義上相同的距離。因此，各偏移可以形成用於在z方向上與3D記憶體元件的字元線觸點(例如，在圖3中的312，在圖4中未示出)互連的“著陸區”。
如圖4中所示，階梯結構400可以包括第一階梯區域402、第二階梯區域412以及在y方向(位線方向)上在第一階梯區域402與第二階梯區域412之間 的橋接結構404。在一些實施例中，第一階梯區域402包括多對階梯，其包括在x方向(字元線方向)上的第一對階梯406-1和階梯406-2、第二對階梯410-1和階梯410-2以及第三對階梯416-1和階梯416-2。根據一些實施例，各階梯406-1、階梯406-2、階梯410-1、階梯410-2、階梯416-1或階梯416-2包括在x方向上的多個臺階。在一些實施例中，與虛設階梯相比，各階梯406-1、階梯406-2、階梯410-1、階梯410-2、階梯416-1或階梯416-2是用於使互連(例如，經由觸點的字元線)著陸的功能階梯。換言之，根據一些實施例，在第一階梯區域402中的階梯406-1、階梯406-2、階梯410-1、階梯410-2、階梯416-1和階梯416-2都不是虛設階梯。
在一些實施例中，各對階梯406-1/406-2、階梯410-1/410-2或階梯416-1/416-2在x方向上彼此面對並且在不同的深度處。在一個示例中，第一對階梯406-1/406-2可以在x方向上彼此面對，例如，階梯406-1朝著負x方向傾斜，以及階梯406-2朝著正x方向傾斜。類似地，在另一個示例中，第二對階梯410-1/410-2可以在x方向上彼此面對，例如，階梯410-1朝著負x方向傾斜，以及階梯410-2朝著正x方向傾斜。應當理解的是，由於一個階梯可以包括多個臺階，因此本文所公開的階梯的深度可以參考在z方向上的(在相同的相對的水準處)相同臺階的深度，諸如頂部臺階、中間臺階或底部臺階。在一個示例中，第一對階梯406-1/406-2可以在不同的深度處，例如，階梯406-1的頂部臺階在z方向上高於階梯406-2的頂部臺階。類似地，在另一個示例中，第二對階梯410-1/410-2可以在不同的深度處，例如，階梯410-1的頂部臺階在z方向上高於階梯410-2的頂部臺階。在一些實施例中，各對階梯406-1/406-2、階梯410-1/410-2或階梯416-1/416-2在z方向上不重疊。也就是說，根據一些實施例，在同一對中，較高階梯的底部臺階不低於較低階梯的頂部臺階。
應當理解的是，雖然在各階梯區域(例如，第一階梯區域402)中的階梯對的數量不限於在圖4中所示的三對，但是可以將上文所描述的相同臺階圖 案(即，在x方向上彼此面對並且在不同的深度的各對階梯)應用於任意數量的階梯對。結果，在一些實施例中，在第一階梯區域402中的各階梯406-1、階梯406-2、階梯410-1、階梯410-2、階梯416-1或階梯416-2在不同的深度處。也就是說，根據一些實施例，在第一階梯區域402中的階梯406-1、階梯406-2、階梯410-1、階梯410-2、階梯416-1和階梯416-2都不在z方向上重疊。此外，由於在階梯中的各臺階可以在不同的深度處，因此在第一階梯區域402中的各臺階可以在不同的深度處。也就是說，根據一些實施例，在第一階梯區域402中的所有階梯都不在z方向上重疊(即，不在同一水準處)。結果，在階梯區域(例如，第一階梯區域402)中的各臺階可以用於使與在不同水準處的各自的字元線相接觸的互連(例如，字元線觸點)著陸。
如圖4中所示，階梯結構400可以是在各階梯區域(例如，第一階梯區域402或第二階梯區域412)中包括在y方向上的多個分區的多分區階梯結構。在一些實施例中，在第一階梯區域402中的各階梯406-1、階梯406-2、階梯410-1、階梯410-2、階梯416-1或階梯416-2包括在y方向上的多個分區，分區中的各分區包括在x方向上的多個臺階。通過在y方向上引入多個分區，可以減小階梯結構400在x方向上的尺寸(例如，長度)，而不減少臺階的總數。在一些實施例中，在各階梯406-1、階梯406-2、階梯410-1、階梯410-2、階梯416-1或階梯416-2中，分區中的一個分區中的臺階垂直地位於分區中的另一個分區中的兩個臺階之間。也就是說，在各階梯內，臺階的深度首先沿y方向改變(例如，在圖4中沿負y方向增加)，然後沿x方向改變(例如，在圖4中沿負x方向增加)。結果，對於在階梯內的任何分區，至少一個臺階的深度可以在其鄰近分區的深度範圍內。可以基於應用修整蝕刻方法和分區方法的順序，來設置上文所描述的分區之中的臺階深度圖案。具體而言，可以通過在修整蝕刻方法之前應用分區方法，來實現本文所公開的分區之中的階梯深度圖案，如下文關於製造方法所詳細描 述的。例如，如圖4中所示，階梯結構400可以是四分區階梯結構，在其中在階梯區域中的各階梯(例如，在第一階梯區域402中的階梯406-1、階梯406-2、階梯410-1、階梯410-2、階梯416-1或階梯416-2)可以包括在y方向上的四個分區408-1、分區408-2、分區408-3和分區408-4。在一個示例中，在階梯406-1中，在分區408-2中可以存在垂直地在另一分區408-1、分區408-3或分區408-4中的頂部臺階和底部臺階之間的中間體臺階。應當理解的是，分區的數量並不受圖4的示例的限制，以及其可以是任何正整數(即，1、2、3、4、5、...)。
雖然上文詳細地描述了第一階梯區域402，但應當理解的是，在本文所公開的在第一階梯區域402中佈置臺階的方案可以類似地應用於第二階梯區域412或者在階梯結構400中的任何其它階梯區域。例如，第二階梯區域412可以包括在x方向上並且在不同的深度處彼此面對的一對階梯414-1和階梯414-2(例如，多分區階梯)，類似於第一階梯區域402。
如圖4中所示，根據一些實施例，第一階梯區域402和第二階梯區域412在y方向上是不對稱的。例如，在第一階梯區域402和第二階梯區域412中的階梯圖案可能不是相對於橋接結構404對稱的。通過將階梯非對稱地佈置在鄰近的階梯區域中，可以更均勻地分佈由階梯結構400所引入的機械應力。應當理解的是，在其它示例中，第一階梯區域402和第二階梯區域412還可以是在y方向上對稱的。
作為堆疊結構401的一部分，橋接結構404可以包括垂直地交錯的導電層和介電層(未示出)，以及導電層(例如，金屬層或多晶矽層)可以充當字元線的一部分。與在第一階梯區域402和第二階梯區域412中的至少一些階梯(在其中在x方向(例如，在正x方向、負x方向或兩者上)從儲存陣列結構中切斷在其中的字元線)不同，可以保留在橋接結構404中的字元線以橋接著陸在階梯和儲存陣列結構上的字元線觸點，以便實現雙向字元線驅動方案。在一些實施例 中，在第一階梯區域402或第二階梯區域412中的階梯中的至少一個臺階通過橋接結構404電連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。至少一個字元線可以在儲存陣列結構和橋接結構404中橫向地延伸，使得至少一個臺階可以通過至少一個字元線經由橋接結構404電連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。在一個示例中，在階梯406-1中的臺階可以通過在負x方向上延伸穿過橋接結構404的各自的字元線部分，(在負x方向上)電連接至第一儲存陣列結構。但是，可能不需要橋接結構404將同一臺階(在正x方向上)電連接至第二儲存陣列結構，這是因為在正x方向上延伸的各自的字元線部分未被切斷。在另一個示例中，在階梯416-2中的臺階可以通過在正x方向上延伸穿過橋接結構404的各自的字元線部分，(在正x方向上)電連接至第二儲存陣列結構。但是，可能不需要橋接結構404將同一臺階(在負x方向上)電連接至第一儲存陣列結構，這是因為在負x方向上延伸的各自的字元線部分未被切斷。
在一些實施例中，在第一階梯區域402或第二階梯區域412中的階梯中的至少一個臺階是通過橋接結構404電連接至第一儲存陣列結構和第二儲存陣列結構中的各者的。例如，如圖4中所示，在階梯416-1中的臺階可以通過分別在負x方向和正x方向上延伸的各自的字元線部分，經由橋接結構404電連接至第一儲存陣列結構和第二儲存陣列結構兩者，如通過(通過箭頭來表示的)電流路徑所指示的。
圖5A-圖5F根據本發明內容的一些實施例示出用於形成3D記憶體元件的示例性階梯結構的各種示例性遮罩。圖6A和圖6B根據本發明內容的各種實施例示出用於形成3D記憶體元件的示例性階梯結構的製造方法。圖8是根據一些實施例用於形成3D記憶體元件的示例性階梯結構的方法800的流程圖。圖9是根據一些實施例用於形成3D記憶體元件的示例性階梯結構的另一種方法900的流程圖。在圖6A、圖6B、圖8和圖9中描繪的階梯結構的示例包括在圖4中所描繪的 階梯結構400。將一起描述圖5A-圖5F、圖6A、圖6B、圖8和圖9。應當理解的是，在方法800和900中所示出的操作不是窮舉的，以及在所示的操作中的任何操作之前、之後或之間也可以執行其它操作。此外，操作中的一些操作可以同時地執行，或者以與在圖8和9所示的順序不同的順序來執行。
參照圖8，方法800開始於操作802，其中在操作802處，對階梯區域遮罩進行圖案化，該階梯區域遮罩包括針對在堆疊結構的中間體中的第一階梯區域和第二階梯區域的開口。在一些實施例中，階梯區域遮罩包括硬遮罩。堆疊結構可以包括垂直地交錯的第一材料層和第二材料層。在一些實施例中，堆疊結構是介電堆疊體，並且第一材料層中的各第一材料層包括第一介電層(還稱為“犧牲層”)，以及第二材料層中的各第二材料層包括與第一介電層不同的第二介電層。可以在基底上方交替地沉積交錯的第一介電層和第二介電層。
參見圖6A，在矽基底(未示出)上方形成堆疊結構602，該堆疊結構602包括多個對的第一介電層(還稱為“犧牲層”，未示出)和第二介電層(本文統稱為“介電層對”，未示出)。也就是說，根據一些實施例，堆疊結構602包括交錯的犧牲層和介電層。可以將介電層和犧牲層交錯地沉積在矽基底上以形成堆疊結構602。在一些實施例中，各介電層包括氧化矽的層，並且各犧牲層包括氮化矽的層。可以通過一種或多種薄膜沉積方法來形成堆疊結構602，該薄膜沉積方法包括但不限於化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或者其任意組合。
在一些實施例中，堆疊結構是記憶體堆疊體，並且第一材料層中的各第一材料層包括導電層，以及第二材料層中的各第二材料層包括介電層。可以在基底上方交替地沉積交錯的導電層(例如，多晶矽層)和介電層(例如，氧化矽層)。交錯的導電層(例如，金屬層)和介電層(例如，氧化矽層)還可以是通過閘極替換方法來形成的，該閘極替換方法利用導電層來替換在介電堆 疊體中的犧牲層。也就是說，可以在介電堆疊體上或在記憶體堆疊體上的閘極替換方法之前或之後，形成階梯結構。
參見圖6A，堆疊結構602可以包括多對的導電層和介電層(在本文中統稱為“導電/介電層對”)。也就是說，根據一些實施例，堆疊結構602包括交錯的導電層和介電層。在一些實施例中，各介電層包括氧化矽的層，以及各導電層包括諸如鎢的金屬的層或諸如多晶矽的半導體的層。在一些實施例中，為了形成堆疊結構602，可以通過介電堆疊體形成縫隙開口(未示出)，可以通過經由縫隙開口施加蝕刻劑以形成多個橫向凹槽來蝕刻在介電堆疊體中的犧牲層，以及可以使用包括但不限於CVD、PVD、ALD或者其任意組合的一種或多種薄膜沉積方法，將導電層沉積在橫向凹槽中。
參照圖5A，在(圖6A中示出的)堆疊結構602上圖案化階梯區域遮罩502。階梯區域遮罩502包括針對多個階梯區域的開口508-1和開口508-2，所述多個階梯區域包括在x方向(字元線方向)上在(在圖6A中示出的)堆疊結構602的中間體中(例如，中間)的第一階梯區域和第二階梯區域。堆疊結構602可以包括在y方向(位線方向)上被平行的GLS506分開的多個塊504。根據一些實施例，各開口508-1或開口508-2在跨越在其之間的各自的GLS506的兩個塊504中，如圖5A中所示。應當理解的是，在另一個示例中，各開口508-1或開口508-2可以在一個塊504中而不橫跨GLS506。由於階梯區域遮罩502可以用於通過開口508-1和開口508-2來限定在階梯結構中的階梯區域，因此各階梯區域可以對應於在3D記憶體元件的最終產品中的一個或兩個塊。如在圖5A中所示，根據一些實施例，階梯區域遮罩502在y方向上覆蓋在鄰近的開口508-01和開口508-2之間的橋接結構510。在階梯區域遮罩502中的橋接結構510可以限定能夠在其中形成在3D記憶體元件的最終產品中的階梯結構中的橋接結構的區域，並且在階梯區域遮罩502中的開口508-1和開口508-2可以限定能夠在其中形成在3D記憶體元件的最終產 品中的階梯結構中的階梯的區域。參照圖6A，根據一些實施例，階梯區域604和階梯區域616是分別通過在階梯區域遮罩502中的開口508-1和開口508-2來限定的，以及在y方向上在階梯區域604與區域616之間的橋接結構614是通過在階梯區域遮罩502中的橋接結構510覆蓋的。
在一些實施例中，與軟遮罩(例如，光阻遮罩)相比，階梯區域遮罩502是硬遮罩，其可以由能夠維持各種方法直到形成階梯結構的材料為止(例如，可以保留直到至少在下文描述的操作808處的削減方法為止)來製成。因此，階梯區域遮罩502可以在隨後的製程期間保護堆疊結構602的被覆蓋的部分(例如，橋接結構614)，直到階梯區域遮罩502被移除為止，留下堆疊結構602的被覆蓋的部分(以及在其中交錯的第一材料層和第二材料層))完整。階梯區域遮罩502可以由例如多晶矽、高介電常數(高k)介電、氮化鈦(TiN)或任何其它適當的硬遮罩材料製成。可以通過首先使用包括但不限於CVD、PVD、ALD、電鍍、化學鍍或者其任意組合的一種或多種薄膜沉積方法，在堆疊結構602上沉積硬遮罩材料層來形成階梯區域遮罩502。然後，可以使用微影和乾蝕刻及/或濕蝕刻方法(諸如反應離子蝕刻(RIE))，對硬遮罩材料層進行圖案化以形成開口508-1和開口508-2。在一些實施例中，在形成階梯區域遮罩502之前，在x方向上與開口508-1和開口508-2鄰近地形成在各對週邊區域(例如，在圖3中的週邊區域303)中的TSG削減階梯。
視情況需要，如圖8中所示，方法800進行到操作804，在其中在第一階梯區域和第二階梯區域中的各者中，在不同的深度處形成在第二橫向方向上的多個分區。參照圖9，為了形成分區，在操作902處，對包括在第一階梯區域和第二階梯區域中的開口的分區遮罩進行圖案化，以及在操作904處，根據分區遮罩，通過一個或多個修整蝕刻迴圈來形成在不同的深度處的多個分區。應當理解的是，在不使用多分區階梯結構的一些示例中，可以跳過操作804。
如圖5B中所示，在階梯區域遮罩502上對分區遮罩512進行圖案化。根據一些實施例，分區遮罩512包括分別在針對第一階梯區域508-1’和第二階梯區域508-2’的開口中的開口514-1和開口514-2，用於在y方向上形成分區。在一些實施例中，分區遮罩512是軟遮罩(例如，光阻遮罩)，其可以是在修整蝕刻方法中進行修整的，用於在y方向上形成分區。各開口514-1或開口514-2可以具有名義上的矩形形狀。在圖5B中的開口514-1和開口514-2的實線示出用於覆蓋在底下的堆疊結構602(圖6A中所示)的光阻層的邊界。根據一些實施例，橋接結構510保留在分區遮罩512上以覆蓋在底下的橋接結構614(圖6A中所示)。在一些實施例中，通過使用旋塗在階梯區域遮罩502上塗覆光阻層，並且使用微影和顯影方法對所塗覆的光阻層進行圖案化，來形成分區遮罩512。分區遮罩512可以用作為蝕刻遮罩以蝕刻堆疊結構602的暴露的部分。
如圖6A中所示，通過根據分區遮罩512(在圖5B中示出)在y方向上進行一個或多個修整蝕刻迴圈(例如，兩個修整蝕刻迴圈)，形成在不同的深度處的多個分區(例如，四個分區612-1、分區612-2、分區612-3和分區612-4)。具有(通過實線來表示的)開口514-1和開口514-2的分區遮罩512可以用作為第一蝕刻遮罩。可以使用濕蝕刻及/或乾蝕刻方法，通過分區深度來蝕刻未被第一蝕刻遮罩覆蓋的堆疊結構602的部分。可以使用任何適當的(例如，濕蝕刻及/或乾蝕刻的)蝕刻劑來去除堆疊結構602的在暴露的部分中的一定厚度(例如，分區深度)。可以通過蝕刻速率及/或蝕刻時間來控制蝕刻的厚度(例如，分區深度)。在一些實施例中，分區深度名義上與材料層對(例如，介電層對或導電/介電層對)的厚度相同。應當理解的是，在一些實施例中，分區深度是材料層對的厚度的多倍。
如圖5B中所示，可以修整(例如，遞增地和向內地蝕刻)分區遮罩512。開口514-1和開口514-2的虛線示出用於覆蓋在底下的堆疊結構602的修整的 光阻層的邊界。開口514-1和開口514-2中的各者可以是由於其矩形形狀而在x方向和y方向兩者上修整的。具有(通過虛線來表示的)修整的開口514-1和開口514-2的分區遮罩512可以用作為第二蝕刻遮罩。
如圖6A中所示，從第一蝕刻遮罩修整的光阻層的量可以是通過修整速率及/或修整時間來控制的，並且可以與所產生的分區的尺寸直接地相關(例如，決定因素)。可以使用任何適當的蝕刻方法(例如，等向性的乾蝕刻或濕蝕刻)來執行對第一蝕刻遮罩的修整。對第一蝕刻遮罩的修整可以使堆疊結構602的未被第一蝕刻遮罩覆蓋的部分擴大。可以使用修整的第一蝕刻遮罩作為第二蝕刻遮罩來再次蝕刻堆疊結構602的擴大的未覆蓋的部分，以在各階梯區域604或616中在不同的深度處形成更多的分區。可以使用(例如，濕蝕刻及/或乾蝕刻的)任何適當的蝕刻劑來去除堆疊結構602的在擴大的暴露的部分中的一定厚度(例如，分區深度)。可以通過蝕刻速率及/或蝕刻時間來控制蝕刻的厚度(例如，分區深度)。在一些實施例中，蝕刻的厚度名義上與在先前的蝕刻步驟中的蝕刻的厚度相同。結果，在鄰近的分區之間的深度偏移在名義上是相同的。應當理解的是，在一些實施例中，在不同的蝕刻步驟中，蝕刻的厚度是不同的，從而深度偏移在鄰近的分區之間是不同的。對光阻遮罩的修整方法之後是對堆疊結構的蝕刻方法，其在本文中稱為修整蝕刻迴圈。修整蝕刻迴圈的數量可以確定根據分區遮罩512形成的分區的數量。在一些實施例中，由於來自分區遮罩512(如圖5B中所示)中的橋接結構510(其未被修整)的保護，在通過多次修整蝕刻迴圈(例如，兩次修整蝕刻迴圈)形成分區612-1、分區612-2、分區612-3和分區612-4之後，橋接結構614保持完整。
雖然圖6A示出形成四分區階梯結構的示例，其中該四分區階梯結構包括在各階梯區域604或階梯區域616中在不同的深度處的四個分區612-1、分區612-2、分區612-3和分區612-4，但應當理解的是，多分區階梯結構及其製造方 法並不限於四分區，並且可以通過改變修整蝕刻迴圈的數量以及相應地對分區遮罩512的設計而是大於1的任何整數。
如圖8中所示，方法800進行到操作806，在其中在第一階梯區域和第二階梯區域中的各者中，在相同的深度處形成在第一橫向方向上彼此面對的至少一對階梯，使得在垂直於第一橫向方向的第二橫向方向上，在第一階梯區域與第二階梯區域之間形成橋接結構。在一些實施例中，至少一對階梯中的各階梯包括在第一橫向方向上的多個臺階。在操作804處在第二橫向方向上形成分區的一些實施例中，在操作804之後執行操作806。也就是說，在第一橫向方向上的階梯之前，形成在第二橫向方向上的分區。參照圖9，為了形成階梯，在操作906處，對包括在第一橫向方向上的開口的階梯遮罩進行圖案化，以及在操作908處，根據階梯遮罩，通過多個修整蝕刻迴圈在相同的深度處形成至少一對階梯。
如圖5C中所示，一旦形成分區612-1、分區612-2、分區612-3和分區612-4，就去除分區遮罩512(在圖5B中示出)，以及在階梯區域遮罩502上對階梯遮罩516進行圖案化。根據一些實施例，階梯遮罩516包括在x方向上的開口518-1、開口518-2和開口518-3，各開口用於形成在相同的深度處彼此面對的一對階梯。應當理解的是，開口518-1、開口518-2和開口518-3的數量可以確定要形成的彼此面對的階梯對的數量，因此取決於對在3D記憶體元件的最終產品中的階梯結構的佈置，其可以是任何合適的數量。在一些實施例中，階梯遮罩516是軟遮罩(例如，光阻遮罩)，其可以在修整蝕刻方法中進行修整以在x方向上形成階梯。各開口518-1、開口518-2或開口518-3可以具有名義上地矩形形狀，並且跨越階梯區域的開口508-1和開口508-2進行延伸。在圖5C中的開口518-1、開口518-2和開口518-3的實線示出用於覆蓋在底下的堆疊結構602(在圖6A中示出)的光阻層的邊界。在一些實施例中，通過使用旋塗在階梯區域遮罩502上塗覆光阻層，以及使用微影和顯影方法對所塗覆的光阻層進行圖案化，來形成階 梯遮罩516。階梯遮罩516可以用作為蝕刻遮罩以蝕刻堆疊結構602的暴露的部分。
如圖6A中所示，根據階梯遮罩516(在圖5C中示出)，通過多個修整蝕刻迴圈，在各階梯區域604或階梯區域616中在相同的深度處形成多對階梯(例如，三對階梯606-1/606-2、階梯608-1/608-2和階梯610-1/610-2)。根據一些實施例，在y方向上在階梯區域604與區域616之間形成橋接結構614。根據一些實施例，各對階梯606-1/606-2、階梯608-1/608-2或階梯610-1/610-2在x方向上彼此面對並且處於相同的深度處。以一對階梯606-1/606-2為例，階梯606-1可以朝著負x方向傾斜，以及階梯606-2可以朝正x方向傾斜。各階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1或階梯610-2可以包括在x方向上的相同數量的臺階。在一些實施例中，基於在階梯遮罩516中的開口的數量(例如，三個開口518-1、開口518-2和開口518-3)來確定在各階梯區域604或階梯區域616中的階梯對的數量(例如，三對階梯606-1/606-2、階梯608-1/608-2和階梯610-1/610-2)，以及基於修整蝕刻迴圈的數量來確定在各階梯中的臺階的數量。在一些實施例中，如圖6A中所示，在形成階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1和階梯610-2之前，形成多個分區612-1、分區612-2、分區612-3和分區612-4，使得各階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1或階梯610-2包括多個分區612-1、分區612-2、分區612-3和分區612-4。
上文詳細描述了用於形成階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1和階梯610-2的修整蝕刻方法，因此為了便於描述起見不再重複。可以通過在各迴圈中在階梯遮罩516中的修剪的光阻層的數量(例如，確定在x方向上的尺寸)以及通過在各迴圈中的蝕刻的厚度(例如，確定在z方向上的深度)，來確定在階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1和階梯610-2中的各臺階的尺寸。在一些實施例中，在各迴圈中的修整的光阻層 的數量是名義上地相同的，從而在階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1和階梯610-2中的各臺階在x方向上的尺寸是名義上地相同的。在一些實施例中，在各迴圈中的蝕刻的厚度是名義上地相同的，使得在階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1和階梯610-2中的各臺階的深度是名義上地相同的。由於通過階梯遮罩516的開口518-1、開口518-2和開口518-3同時地施加相同的修整蝕刻方法(例如，相同數量的修整蝕刻迴圈)，所以各階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1或階梯610-2可以具有相同的深度。例如，可以通過開口518-1形成第一對階梯606-1/606-2，可以通過開口518-2形成第二對階梯608-1/608-2，以及可以通過開口518-3形成第三對階梯610-1/610-2。根據一些實施例，在修整蝕刻方法期間，橋接結構614保持完整。
如圖8中所示，方法800進行到操作808，其中在操作808中，在第一階梯區域和第二階梯區域中的各者中，將至少一對階梯中的各階梯削減到不同的深度。在一些實施例中，在削減各階梯之後，各階梯的至少一個臺階通過犧牲層中的至少一個犧牲層或者通過導電層中的至少一個導電層，經由橋接結構連接到堆疊結構的被階梯區域遮罩覆蓋的其餘部分。參照圖9，為了削減階梯，在操作910處，對第一削減遮罩進行圖案化，該第一削減遮罩包括在第一階梯區域和第二階梯區域中的第一開口，以及在操作912處，根據第一削減遮罩，通過多個蝕刻迴圈將被第一開口暴露的第一組階梯削減第一深度。在一些實施例中，為了削減階梯，在操作914處，對第二削減遮罩進行圖案化，該第二削減遮罩包括在第一階梯區域和第二階梯區域中的第二開口，以及在操作916處，根據第二削減遮罩，通過多個蝕刻迴圈將被第二開口暴露的第二組階梯削減第二深度。
如圖5D中所示，一旦形成了階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1和階梯610-2，就去除階梯遮罩516(在圖5C中示出)，以及 在階梯區域遮罩502上對第一削減遮罩520進行圖案化。根據一些實施例，第一削減遮罩520包括分別在第一階梯區域508-1’和第二階梯區域508-2’的開口中的開口522-1和開口522-2，用於對被開口522-1和開口522-2暴露的第一組階梯削減相同的第一深度。在第一削減遮罩520中的開口522-1和開口522-2對應於階梯610-2、階梯610-1和階梯608-2(在圖6A和圖6B中示出)，以便可以根據第一削減遮罩520對僅階梯610-2、階梯610-1和階梯608-2削減第一深度。由於不需要修整第一削減遮罩520，因此第一削減遮罩520可以是硬遮罩或軟遮罩。各開口522-1或開口522-2具有名義上地矩形形狀，並且在第一階梯區域508-1’或第二階梯區域508-2’的各自的開口中。在第一削減遮罩520是軟遮罩的一些實施例中，通過使用旋塗在階梯區域遮罩502上塗覆光阻層，並且使用微影和顯影方法對所塗覆的光阻層圖案化，來形成第一削減遮罩520。在第一削減遮罩520是硬遮罩的一些實施例中，通過使用包括但不限於CVD、PVD、ALD、電鍍、化學鍍或者其任意組合的一種或多種薄膜沉積方法，首先在階梯區域遮罩502上沉積硬遮罩材料層，來形成第一削減遮罩520。然後，可以使用微影和乾蝕刻及/或濕蝕刻方法(諸如RIE)，對硬遮罩材料層進行圖案化以形成開口522-1和開口522-2。第一削減遮罩520可以用作為蝕刻遮罩，以將暴露的第一組階梯610-2、階梯610-1和階梯608-2削減相同的第一深度。
如本文所使用的，“削減”方法是通過多個蝕刻迴圈來減小一個或多個階梯的深度的方法。各蝕刻迴圈可以包括蝕刻一個臺階(即，將深度減小一個臺階深度)的一種或多種乾蝕刻及/或濕蝕刻方法。如上文所詳細描述的，根據一些實施例，削減方法的目的是使在3D記憶體元件的最終產品中的各階梯(以及其各臺階)在不同的深度處。因此，取決於階梯的數量，可能需要一定數量的削減方法。
如圖5E中所示，一旦對第一組階梯610-1、階梯610-2和階梯608-2進 行了削減，則去除第一削減遮罩520(在圖5D中示出)，在階梯區域遮罩502上對第二削減遮罩524進行圖案化。根據一些實施例，第二削減遮罩524包括分別在第一階梯區域508-1’和第二階梯區域508-2’的開口中的開口526-1和開口526-2，用於將被開口526-1和開口526-2暴露的第二組階梯削減相同的第二深度。在第二削減遮罩524中的開口526-1和開口526-2對應於階梯610-1、階梯608-2、階梯608-1和階梯606-2(在圖6A和圖6B中示出)，以便可以根據第二削減遮罩524對僅階梯610-1、階梯608-2、階梯608-1和階梯606-2削減第二深度。類似於第一削減遮罩520，第二削減遮罩524可以是硬遮罩或軟遮罩。第二削減遮罩524可以用作為蝕刻遮罩，以將暴露的第二組階梯610-1、階梯608-2、階梯608-1和階梯606-2削減相同的第二深度。在根據第二削減遮罩524的第二削減方法之後，將一些階梯(例如，610-1和608-2)削減兩次第一深度和第二深度的總和，將一些階梯(例如，610-2)削減一次第一深度，將一些階梯(例如，608-1和606-2)削減一次第二深度，以及一些階梯(例如，606-1)尚未被削減。
可能需要一個或多個削減遮罩和削減方法以使各階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1或階梯610-2在不同的深度處。例如，如圖5F中所示，一旦第二組階梯610-1、階梯608-2、階梯608-1和階梯606-2被削減，則可以去除第二削減遮罩524(在圖5E中示出)，以及可以在階梯區域遮罩502上對第三削減遮罩528進行圖案化。根據一些實施例，第三削減遮罩528包括分別在第一階梯區域508-1’和第二階梯區域508-2’的開口中的開口530-1和開口530-2，用於將被開口530-1和開口530-2暴露的第三組階梯削減相同的第三深度。在第三削減遮罩528中的開口530-1和開口530-2對應於階梯608-2和階梯608-1(在圖6A和圖6B中示出)，以便可以根據第三削減遮罩528對僅階梯608-2和階梯608-1削減第三深度。類似於第一削減遮罩520和第二削減遮罩524，第三削減遮罩528可以是硬遮罩或軟遮罩。第三削減遮罩528可以用作為蝕刻遮罩，以將暴 露的第三組階梯608-2和階梯608-1削減相同的第三深度。結果，在根據第三削減遮罩528的第三削減方法之後，各階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1或階梯610-2可以具有不同的深度。
在一些實施例中，在第三削減方法之後(即，在削減方法完成之後)，例如使用濕蝕刻及/或乾蝕刻方法，去除階梯區域遮罩502。也就是說，根據一些實施例，階梯區域遮罩502保留在堆疊結構602上，直到至少在操作808處的削減方法為止，以保護在階梯結構以及儲存陣列結構的橋接結構614中的交錯的第一材料層和第二材料層不被各種修整蝕刻方法和削減方法所蝕刻。
應當理解的是，上文所描述的第一削減遮罩520、第二削減遮罩524和第三削減遮罩528以及上文所描述的第一、第二和第三削減方法是削減階梯606-1、階梯606-2、階梯608-1、階梯608-2、階梯610-1和階梯610-2的一個示例，可以使用其它適當的削減方案(包括各種削減遮罩和削減方法)來實現相同的結果。應當進一步理解的是，各種削減方案可以實現相同的效果，即在3D記憶體元件的最終產品中的階梯結構中的各階梯具有不同的深度。例如，圖7A-圖7D根據本發明內容的一些實施例示出將階梯削減到在階梯結構中的不同的深度的各種示例性方案。圖7A-圖7D的各圖示出一種示例性的削減方案，該削減方案可以將六個階梯(通過圖7A-圖7D中的虛線表示)削減到不同的深度。如上所述，削減遮罩的數量、削減遮罩的順序、各削減遮罩的設計(例如，開口的數量和圖案)及/或被各削減方法減小的深度(例如，蝕刻迴圈的數量)可能影響在削減方法之後各階梯的特定深度，儘管階梯在不同的深度處。
根據本發明內容的一個方面，一種3D記憶體元件包括：儲存陣列結構和階梯結構，該階梯結構在儲存陣列結構的中間體中並且將儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構。階梯結構包括第一階梯區 域和連接第一儲存陣列結構和第二儲存陣列結構的橋接結構。第一階梯區域包括在第一橫向方向上並且在不同的深度處彼此面對的第一對階梯。各階梯包括多個臺階。第一對階梯中的至少一個臺階通過橋接結構電連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，第一對階梯中的各階梯包括在垂直於第一橫向方向的第二橫向方向上的多個分區。在一些實施例中，分區中的一個分區中的臺階垂直地位於分區中的另一個分區中的兩個臺階之間。
在一些實施例中，儲存陣列結構包括在第二橫向方向上的多個塊。在一些實施例中，第一階梯區域在塊中的一個或兩個塊中。
在一些實施例中，階梯結構還包括第二階梯區域。在一些實施例中，橋接結構位於在第二橫向方向上的第一階梯區域與第二階梯區域之間。
在一些實施例中，第二階梯區域包括在第一橫向方向上並且在不同的深度處彼此面對的第二對階梯。在一些實施例中，第一階梯區域和第二階梯區域在第二橫向方向上不對稱。
在一些實施例中，第一階梯區域包括在第一橫向方向上並且在不同的深度處彼此面對的第二對階梯。在一些實施例中，第一對階梯和第二對階梯中的各階梯在不同的深度處。在一些實施例中，第一對階梯和第二對階梯中的各臺階在不同的深度處。
在一些實施例中，3D記憶體元件還包括：在儲存陣列結構和橋接結構中橫向地延伸的至少一個字元線，使得至少一個臺階通過至少一個字元線經由橋接結構電連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，第一對階梯中的至少一個臺階通過橋接結構電連接至第一儲存陣列結構和第二儲存陣列結構中的各者。
在一些實施例中，橋接結構包括垂直地交錯的導電層和介電層。
根據本發明內容的另一個方面，一種3D記憶體元件包括：儲存陣列結構和階梯結構，該階梯結構在儲存陣列結構的中間體中並且將儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構。階梯結構包括第一階梯區域和連接第一儲存陣列結構和第二儲存陣列結構的橋接結構。第一階梯區域包括在第二橫向方向上包括多個分區的第一階梯。各分區包括在垂直於第二橫向方向的第一橫向方向上的多個臺階。分區中的一個分區中的臺階垂直地位於分區中的另一個分區中的兩個臺階之間。在第一階梯中的至少一個臺階通過橋接結構電連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，第一階梯區域還包括第二階梯。在一些實施例中，第一階梯和第二階梯在第一橫向方向上彼此面對並且具有不同的深度。
在一些實施例中，在第一階梯和第二階梯中的各臺階在不同的深度處。在一些實施例中，在第一階梯和第二階梯中的各臺階通過橋接結構電連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，儲存陣列結構包括在第二橫向方向上的多個塊。在一些實施例中，第一階梯區域在塊中的一個或兩個塊中。
在一些實施例中，階梯結構還包括第二階梯區域。在一些實施例中，橋接結構在第二橫向方向上位於第一階梯區域與第二階梯區域之間。
在一些實施例中，3D記憶體元件還包括：在儲存陣列結構和橋接結構中橫向地延伸的至少一個字元線，使得至少一個臺階通過至少一個字元線經由橋接結構電連接至第一儲存陣列結構和第二儲存陣列結構中的至少一者。
在一些實施例中，第一對階梯中的至少一個臺階通過橋接結構電連接至第一儲存陣列結構和第二儲存陣列結構中的各者。
在一些實施例中，橋接結構包括垂直地交錯的導電層和介電層。
在一些實施例中，階梯結構在儲存陣列結構的中間。
根據本發明內容的另一個方面，揭露了一種用於形成3D記憶體元件的階梯結構的方法。在包括垂直地交錯的第一材料層和第二材料層的堆疊結構的中間體中，對包括針對第一階梯區域和第二階梯區域的開口的階梯區域遮罩進行圖案化。在第一階梯區域和第二階梯區域中的各者中，形成在第一橫向方向上在相同的深度處彼此面對的至少一對階梯，使得在垂直於第一橫向方向的第二橫向方向上在第一階梯區域與第二階梯區域之間形成橋接結構。在第一階梯區域和第二階梯區域中的各者中，將至少一對階梯中的各階梯削減到不同的深度。
在一些實施例中，在形成至少一對階梯之前，在第二橫向方向上在不同的深度處形成多個分區，使得至少一對階梯中的各階梯包括多個分區。
在一些實施例中，為了形成多個分區，對包括在第一階梯區域和第二階梯區域中的開口的分區遮罩進行圖案化，以及根據分區遮罩通過一個或多個修整蝕刻迴圈在不同的深度處形成多個分區。
在一些實施例中，橋接結構是通過階梯區域遮罩或分區遮罩覆蓋的。
在一些實施例中，為了形成至少一對階梯，對包括在第一橫向方向上的開口的階梯遮罩進行圖案化，以及根據階梯遮罩通過多個修整蝕刻迴圈在相同的深度處形成至少一對階梯。
在一些實施例中，為了對各階梯進行削減，對包括在第一階梯區域和第二階梯區域中的第一開口的第一削減遮罩進行圖案化，以及根據第一削減遮罩通過多個蝕刻迴圈將被第一開口暴露的第一組階梯削減第一深度。
在一些實施例中，為了對各階梯進行削減，對包括在第一階梯區域和第二階梯區域中的第二開口的第二削減遮罩進行圖案化，以及根據第二削減遮罩通過多個蝕刻迴圈將被第二開口暴露的第二組階梯削減第二深度。
在一些實施例中，第一材料層中的各第一材料層包括犧牲層，以及 第二材料層中的各第二材料層包括介電層。
在一些實施例中，第一材料層中的各第一材料層包括導電層，以及第二材料層中的各第二材料層包括介電層。
在一些實施例中，至少一對階梯中的各階梯包括在第一橫向方向上的多個階梯。在一些實施例中，在削減各階梯之後，各階梯中的至少一個臺階通過犧牲層中的至少一個犧牲層或導電層中的至少一個導電層經由橋接結構連接到堆疊結構的被階梯區域遮罩覆蓋的其餘部分。
在一些實施例中，階梯區域遮罩保持直到至少削減各階梯為止。在一些實施例中，階梯區域遮罩包括硬遮罩。
特定實施例的前述描述將揭示本發明內容的一般性質，在不背離本發明內容的一般概念的情況下，本領域技術人員可以通過應用在本領域技術範圍內的知識，容易地針對這樣的特定實施例的各種應用進行修改及/或調整，而無需過多的實驗。因此，基於本文給出的教導和指導，這樣的調整和修改旨在落入所公開的實施例的等效物的含義和範圍內。應當理解的是，本文中的措辭或術語是出於描述的目的而非做出限制，使得本說明書的術語或措辭將由熟練的技術人員根據教導和指導來解釋。
上文借助於用於示出特定功能的實現方式以及其關係的功能構建塊，來描述了本發明內容的實施例。為了便於描述起見，本文任意定義了這些功能構建塊的邊界。可以定義替代的邊界，只要能適當地執行指定的功能以及其關係即可。
發明內容和摘要部分可以闡述如發明人所預期的本發明內容的一個或多個但不是所有示例性實施例，因此，其並不是旨在以任何方式對本發明內容和所附請求項進行限制。
本發明內容的廣度和範圍不應受到任何上述示例性實施例的限制，而應當僅是根據所附請求項及其等效物來限定的。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:記憶體元件
102:儲存平面
104:階梯結構
106:陣列結構

Claims (18)

  1. 一種三維(3D)記憶體元件，包括：儲存陣列結構；以及階梯結構，其位在所述儲存陣列結構的中間體中並且將所述儲存陣列結構橫向地劃分為第一儲存陣列結構和第二儲存陣列結構，所述階梯結構包括第一階梯區域、第二階梯區域和連接所述第一儲存陣列結構和所述第二儲存陣列結構的橋接結構，其中，所述第一階梯區域包括在第一橫向方向上並且在不同的深度處彼此面對的第一對階梯，各階梯包括多個臺階；以及所述第一對階梯中的至少一個臺階通過所述橋接結構電連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的至少一者，所述橋接結構在第二橫向方向上位於所述第一階梯區域與所述第二階梯區域之間。
  2. 根據請求項1所述的3D記憶體元件，其中，所述第一對階梯中的各階梯包括在垂直於所述第一橫向方向的第二橫向方向上的多個分區；以及所述分區中的一個分區中的臺階垂直地位於所述分區中的另一個分區中的兩個臺階之間。
  3. 根據請求項1所述的3D記憶體元件，其中，所述儲存陣列結構包括在所述第二橫向方向上的多個塊；以及所述第一階梯區域在所述塊中的一個或兩個塊中。
  4. 根據請求項1所述的3D記憶體元件，其中， 所述第二階梯區域包括在所述第一橫向方向上並且在不同的深度處彼此面對的第二對階梯；以及所述第一階梯區域和所述第二階梯區域在所述第二橫向方向上不對稱。
  5. 根據請求項1所述的3D記憶體元件，其中，所述第一階梯區域包括在所述第一橫向方向上並且在不同的深度處彼此面對的第二對階梯；以及所述第一對階梯和所述第二對階梯中的各階梯在不同的深度處。
  6. 根據請求項5所述的3D記憶體元件，其中，所述第一對階梯和所述第二對階梯中的各臺階在不同的深度處。
  7. 根據請求項1所述的3D記憶體元件，還包括在所述儲存陣列結構和所述橋接結構中橫向地延伸的至少一個字元線，使得所述至少一個臺階通過所述至少一個字元線經由所述橋接結構電連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的所述至少一者。
  8. 根據請求項1所述的3D記憶體元件，其中，所述第一對階梯中的所述至少一個臺階通過所述橋接結構電連接至所述第一儲存陣列結構和所述第二儲存陣列結構中的各者。
  9. 根據請求項1所述的3D記憶體元件，其中，所述橋接結構包括垂直地交錯的導電層和介電層。
  10. 一種用於形成三維(3D)記憶體元件的階梯結構的方法，包括：在包括垂直地交錯的第一材料層和第二材料層的堆疊結構的中間體中，對包括針對第一階梯區域和第二階梯區域的開口的階梯區域遮罩進行圖案化；在所述第一階梯區域和所述第二階梯區域中的各者中，在第一橫向方向上在相同的深度處形成彼此面對的至少一對階梯，使得橋接結構是在垂直於所述第一橫向方向的第二橫向方向上在所述第一階梯區域與所述第二階梯區域之間形成的；以及在所述第一階梯區域和所述第二階梯區域中的各者中，將所述至少一對階梯中的各階梯削減到不同的深度。
  11. 根據請求項10所述的方法，還包括在形成所述至少一對階梯之前，在所述第二橫向方向上在不同的深度處形成多個分區，使得所述至少一對階梯中的各階梯包括所述多個分區。
  12. 根據請求項11所述的方法，其中，形成所述多個分區包括：對包括所述第一階梯區域和所述第二階梯區域中的開口的分區遮罩進行圖案化；以及根據所述分區遮罩，通過一個或多個修整蝕刻迴圈在不同的深度處形成所述多個分區。
  13. 根據請求項10所述的方法，其中，形成所述至少一對階梯包括：對包括在所述第一橫向方向上的開口的階梯遮罩進行圖案化；以及根據所述階梯遮罩，通過多個修整蝕刻迴圈在所述相同的深度處形成所述至少一對階梯。
  14. 根據請求項10所述的方法，其中，對各階梯進行削減包括：對包括所述第一階梯區域和所述第二階梯區域中的第一開口的第一削減遮罩進行圖案化；以及根據所述第一削減遮罩，通過多個蝕刻迴圈將被所述第一開口暴露的第一組所述階梯削減第一深度。
  15. 根據請求項14所述的方法，其中，削減各階梯還包括：對包括所述第一階梯區域和所述第二階梯區域中的第二開口的第二削減遮罩進行圖案化；以及根據所述第二削減遮罩，通過多個蝕刻迴圈將被所述第二開口暴露的第二組所述階梯削減第二深度。
  16. 根據請求項10所述的方法，其中，所述第一材料層中的各第一材料層包括犧牲層，以及所述第二材料層中的各第二材料層包括介電層。
  17. 根據請求項10所述的方法，其中，所述第一材料層中的各第一材料層包括導電層，以及所述第二材料層中的各第二材料層包括介電層。
  18. 根據請求項10所述的方法，其中，保持所述階梯區域遮罩直到至少削減各階梯為止。
TW109114900A 2020-03-23 2020-05-05 在三維記憶體元件中的階梯結構及用於形成其的方法 TWI743768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/080670 WO2021189190A1 (en) 2020-03-23 2020-03-23 Staircase structure in three-dimensional memory device and method for forming the same
WOPCT/CN2020/080670 2020-03-23

Publications (2)

Publication Number Publication Date
TW202137407A TW202137407A (zh) 2021-10-01
TWI743768B true TWI743768B (zh) 2021-10-21

Family

ID=72074022

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109114900A TWI743768B (zh) 2020-03-23 2020-05-05 在三維記憶體元件中的階梯結構及用於形成其的方法

Country Status (7)

Country Link
US (2) US11696439B2 (zh)
EP (2) EP3931870B1 (zh)
JP (2) JP7375039B2 (zh)
KR (2) KR102671265B1 (zh)
CN (2) CN111566813B (zh)
TW (1) TWI743768B (zh)
WO (1) WO2021189190A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185974B (zh) * 2020-09-11 2024-06-07 长江存储科技有限责任公司 3d nand存储器件的制造方法及3d nand存储器件
JP2022050227A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 半導体記憶装置
WO2022073205A1 (en) * 2020-10-09 2022-04-14 Yangtze Memory Technologies Co., Ltd. Memory device and fabrication method thereof
WO2022094796A1 (en) * 2020-11-04 2022-05-12 Yangtze Memory Technologies Co., Ltd. Bottom select gate contacts for center staircase structures in three-dimensional memory devices
CN112951802A (zh) * 2021-02-22 2021-06-11 长江存储科技有限责任公司 三维存储器件及其制造方法
CN112909008B (zh) * 2021-03-16 2023-06-30 长江存储科技有限责任公司 三维存储器及其制备方法
US12040274B2 (en) * 2021-05-07 2024-07-16 Micron Technology, Inc. Microelectronic devices including differently sized conductive contact structures, and related memory devices, electronic systems, and methods
JP2022191841A (ja) * 2021-06-16 2022-12-28 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US20230197608A1 (en) * 2021-12-17 2023-06-22 Micron Technology, Inc. Microelectronic devices including stair step structures, and related electronic systems and methods
EP4367990A4 (en) * 2022-09-23 2024-05-15 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STORAGE DEVICES AND METHODS OF FORMING SAME

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109754836A (zh) * 2017-11-07 2019-05-14 三星电子株式会社 非易失性存储器件
CN110534527A (zh) * 2019-09-06 2019-12-03 长江存储科技有限责任公司 三维存储器及其形成方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530350B2 (en) * 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
US9165937B2 (en) * 2013-07-01 2015-10-20 Micron Technology, Inc. Semiconductor devices including stair step structures, and related methods
US9613975B2 (en) 2015-03-31 2017-04-04 Sandisk Technologies Llc Bridge line structure for bit line connection in a three-dimensional semiconductor device
KR20160128127A (ko) 2015-04-28 2016-11-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20160128731A (ko) 2015-04-29 2016-11-08 에스케이하이닉스 주식회사 3차원 반도체 장치
KR20170014757A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102508897B1 (ko) * 2015-12-17 2023-03-10 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
US10049744B2 (en) * 2016-01-08 2018-08-14 Samsung Electronics Co., Ltd. Three-dimensional (3D) semiconductor memory devices and methods of manufacturing the same
KR102649372B1 (ko) 2016-01-08 2024-03-21 삼성전자주식회사 3차원 반도체 메모리 장치
US10373970B2 (en) * 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9941209B2 (en) * 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US9905514B2 (en) * 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
KR102550571B1 (ko) * 2016-05-02 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102415206B1 (ko) * 2016-06-27 2022-07-01 에스케이하이닉스 주식회사 반도체 장치
KR20180007811A (ko) * 2016-07-14 2018-01-24 삼성전자주식회사 수직형 메모리 장치
KR102630954B1 (ko) 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9953992B1 (en) * 2017-06-01 2018-04-24 Sandisk Technologies Llc Mid-plane word line switch connection for CMOS under three-dimensional memory device and method of making thereof
KR102428273B1 (ko) * 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
US10515973B2 (en) 2017-11-30 2019-12-24 Intel Corporation Wordline bridge in a 3D memory array
CN108666320A (zh) 2018-05-03 2018-10-16 武汉新芯集成电路制造有限公司 一种三维存储结构
JP7089067B2 (ja) * 2018-05-18 2022-06-21 長江存儲科技有限責任公司 ３次元メモリデバイスおよびその形成方法
KR102619626B1 (ko) * 2018-06-12 2023-12-29 삼성전자주식회사 3차원 반도체 메모리 소자
KR102573272B1 (ko) * 2018-06-22 2023-09-01 삼성전자주식회사 3차원 반도체 메모리 소자
WO2020000289A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
CN108878428B (zh) * 2018-06-29 2020-01-14 长江存储科技有限责任公司 形成三维存储器中阶梯结构及其分区的方法及阶梯结构
KR102688512B1 (ko) 2018-07-12 2024-07-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 형성방법
WO2020029216A1 (en) * 2018-08-10 2020-02-13 Yangtze Memory Technologies Co., Ltd. Multi-division 3d nand memory device
KR102678119B1 (ko) * 2018-08-28 2024-06-26 삼성전자주식회사 3차원 반도체 메모리 장치
KR102689650B1 (ko) * 2018-10-25 2024-07-31 삼성전자주식회사 3차원 반도체 소자
CN109346471B (zh) * 2018-11-13 2020-06-23 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN109690774B (zh) * 2018-12-07 2019-11-22 长江存储科技有限责任公司 用于三维存储器的阶梯结构和接触结构
KR20200088680A (ko) * 2019-01-15 2020-07-23 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
CN109952644A (zh) * 2019-01-31 2019-06-28 长江存储科技有限责任公司 三维存储器件中的阶梯形成
KR102636958B1 (ko) * 2019-02-26 2024-02-14 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 및 그 제조 방법
JP2020155492A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
US11139237B2 (en) * 2019-08-22 2021-10-05 Sandisk Technologies Llc Three-dimensional memory device containing horizontal and vertical word line interconnections and methods of forming the same
US11239248B2 (en) * 2019-11-18 2022-02-01 Micron Technology, Inc. Microelectronic devices including stair step structures, and related electronic devices and methods
US12068249B2 (en) * 2020-01-07 2024-08-20 Sandisk Technologies Llc Three-dimensional memory device with dielectric isolated via structures and methods of making the same
US11158577B2 (en) * 2020-01-31 2021-10-26 Micron Technology, Inc. Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems
JP2022540024A (ja) 2020-03-23 2022-09-14 長江存儲科技有限責任公司 三次元メモリデバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109754836A (zh) * 2017-11-07 2019-05-14 三星电子株式会社 非易失性存储器件
CN110534527A (zh) * 2019-09-06 2019-12-03 长江存储科技有限责任公司 三维存储器及其形成方法

Also Published As

Publication number Publication date
TW202137407A (zh) 2021-10-01
EP3931870A1 (en) 2022-01-05
EP3931870A4 (en) 2022-06-22
CN111566813A (zh) 2020-08-21
KR102671265B1 (ko) 2024-05-31
JP2022530357A (ja) 2022-06-29
JP2023181313A (ja) 2023-12-21
US20210296334A1 (en) 2021-09-23
WO2021189190A1 (en) 2021-09-30
JP7375039B2 (ja) 2023-11-07
CN111566813B (zh) 2021-05-14
KR20210141563A (ko) 2021-11-23
US20230276620A1 (en) 2023-08-31
CN113270414A (zh) 2021-08-17
US11696439B2 (en) 2023-07-04
EP3931870B1 (en) 2024-05-15
KR20240095301A (ko) 2024-06-25
EP4391762A2 (en) 2024-06-26
CN113270414B (zh) 2024-09-13

Similar Documents

Publication Publication Date Title
TWI743768B (zh) 在三維記憶體元件中的階梯結構及用於形成其的方法
TWI720887B (zh) 在立體記憶體元件中的階梯結構及用於形成其的方法
TWI742652B (zh) 在立體記憶體元件中的階梯結構及用於形成其的方法
CN111916461B (zh) 具有z字形狭缝结构的三维存储器件及其形成方法
US10937796B2 (en) Methods for forming multi-division staircase structure of three-dimensional memory device
US11699659B2 (en) Staircase structure in three-dimensional memory device and method for forming the same
TWI747667B (zh) 三維記憶體件中的同軸階梯結構及其形成方法