JP2022191841A - 半導体記憶装置及び半導体記憶装置の製造方法 - Google Patents

半導体記憶装置及び半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP2022191841A
JP2022191841A JP2021100304A JP2021100304A JP2022191841A JP 2022191841 A JP2022191841 A JP 2022191841A JP 2021100304 A JP2021100304 A JP 2021100304A JP 2021100304 A JP2021100304 A JP 2021100304A JP 2022191841 A JP2022191841 A JP 2022191841A
Authority
JP
Japan
Prior art keywords
terrace
descending
memory device
semiconductor memory
ascending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021100304A
Other languages
English (en)
Inventor
歩 小澤
Ayumu Ozawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021100304A priority Critical patent/JP2022191841A/ja
Priority to US17/643,267 priority patent/US20220406803A1/en
Priority to TW111100590A priority patent/TWI831109B/zh
Priority to CN202210022108.5A priority patent/CN115483220A/zh
Publication of JP2022191841A publication Critical patent/JP2022191841A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】コンタクトの配置数の増加とコンタクト部の小型化とを実現する。【解決手段】実施形態によれば、メモリセルアレイとコンタクト部とを備える半導体記憶装置が提供される。メモリセルアレイは、導電層及び絶縁層の組からなる単位層を複数積層した積層体にメモリセルが３次元に配置されたものである。コンタクト部は、メモリセルアレイと、導電層とコンタクトとを接続する。コンタクト部は、降段部と、昇段部とを有する。降段部は、メモリセルアレイから離れる第１方向に向かって降段していく複数のテラス部を有する。昇段部は、降段部に対して第１方向に対して直交する第２方向に隣接する。昇段部は、第１方向に向かって昇段していく複数のテラス部を有する。降段部のテラス部に配置されるコンタクトと、昇段部のテラス部に配置されるコンタクトとが第２方向に沿って配置されている。【選択図】図２

Description

本発明の実施形態は、半導体記憶装置及び半導体記憶装置の製造方法に関する。
半導体記憶装置として、積層構造のメモリセルを有する３次元積層型不揮発性メモリが提案されている。３次元積層型不揮発性メモリでは、高さ方向に配置されるメモリセルの各層におけるワード線を引き出すコンタクト部に、階段状の構造が採られることがある。例えば、メモリセルから遠ざかる方向に降段していく複数のテラス部を有する第１階段部と、同方向に昇段していく複数のテラス部を有する第２階段部とが対向するように配置された構造を有するコンタクト部が提案されている。しかしながら、従来構造ではコンタクトを配置できないテラス部が多く存在するため、コンタクトの配置数の増加とコンタクト部の小型化とを実現することが困難である。
米国特許第８８２２２８５号明細書
本発明の一つの実施形態は、コンタクトの配置数の増加とコンタクト部の小型化とを実現可能な半導体記憶装置及び半導体製造装置の製造方法を提供することを目的とする。
本発明の一つの実施形態によれば、メモリセルアレイとコンタクト部とを備える半導体記憶装置が提供される。メモリセルアレイは、導電層及び絶縁層の組からなる単位層を複数積層した積層体にメモリセルが３次元に配置されたものである。コンタクト部は、メモリセルアレイと、導電層とコンタクトとを接続する。コンタクト部は、降段部と、昇段部とを有する。降段部は、メモリセルアレイから離れる第１方向に向かって降段していく複数のテラス部を有する。昇段部は、降段部に対して第１方向に対して直交する第２方向に隣接する。昇段部は、第１方向に向かって昇段していく複数のテラス部を有する。降段部のテラス部に配置されるコンタクトと、昇段部のテラス部に配置されるコンタクトとが第２方向に沿って配置されている。
図１は、実施形態にかかる半導体記憶装置のメモリセルアレイの構成の一例を示す斜視図である。 図２は、実施形態による半導体記憶装置のコンタクト部の構成の一例を示す断面斜視図である。 図３は、実施形態にかかるコンタクト部の構造の一例を示す上面図である。 図４は、実施形態にかかるコンタクト部の構造の一例を示す図３におけるＩＶ－ＩＶ断面図である。 図５は、実施形態にかかる半導体記憶装置の製造方法の第１段階におけるコンタクト部ＷＣの状態の一例を示す上面図である。 図６は、実施形態にかかる半導体記憶装置の製造方法の第１段階におけるコンタクト部ＷＣの状態の一例を示す図５におけるＶＩ－ＶＩ断面図である。 図７は、実施形態にかかる半導体記憶装置の製造方法の第２段階におけるコンタクト部ＷＣの状態の一例を示す上面図である。 図８は、実施形態にかかる半導体記憶装置の製造方法の第２段階におけるコンタクト部ＷＣの状態の一例を示す図７におけるＶＩＩＩ－ＶＩＩＩ断面図である。 図９は、実施形態にかかる半導体記憶装置の製造方法の第３段階におけるコンタクト部ＷＣの状態の一例を示す上面図である。 図１０は、実施形態にかかる半導体記憶装置の製造方法の第３段階におけるコンタクト部ＷＣの状態の一例を示す図９におけるＸ－Ｘ断面図である。 図１１は、実施形態にかかる半導体記憶装置の製造方法の第４段階におけるコンタクト部ＷＣの状態の一例を示す上面図である。 図１２は、実施形態にかかる半導体記憶装置の製造方法の第４段階におけるコンタクト部ＷＣの状態の一例を示す図１１におけるＸＩＩ－ＸＩＩ断面図である。
以下に添付図面を参照して、実施形態にかかる半導体記憶装置及びその製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる半導体記憶装置の断面図等は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率等は現実のものとは異なる場合がある。また、以下では、半導体記憶装置として、３次元構造を有する不揮発性メモリを例に挙げる。
図１は、実施形態にかかる半導体記憶装置１０のメモリセルアレイＭＡの構成の一例を示す斜視図である。図１において、基板Ｓｕｂの主面に対して平行な方向であって、相互に直交する２方向をＸ方向（第１方向の一例）及びＹ方向（第２方向の一例）とする。Ｘ方向及びＹ方向の双方に対して直交する方向をＺ方向とする。紙面上で右から左に向かう方向をＸ方向の正方向とし、同じく手前から奥に向かう方向をＹ方向の正方向とし、同じく下から上に向かう方向をＺ方向の正方向とする。なお、図１では層間絶縁層等が省略されている。
図１に示されるように、半導体記憶装置１０の基板Ｓｕｂ上には、導電層から構成されるソース線ＳＬが設けられている。ソース線ＳＬにはＺ方向に延びる複数の酸化シリコン等からなるピラーＰが設けられている。各々のピラーＰは自身の側面に、ポリシリコン等からなるチャネル層と複数の絶縁層が積層されたメモリ層とを備える。絶縁層は、例えば、チャネル層側からトンネル絶縁膜、電荷蓄積膜、及びブロック絶縁膜が積層された構成を有する。また、ソース線ＳＬ上には、図示しない層間絶縁層を介して、タングステン等からなる導電層と酸化シリコン等からなる絶縁層とが交互に複数積層された積層体ＬＢが設けられている。各々のピラーＰは積層体ＬＢを貫通している。
積層体ＬＢ中の最下層の導電層はソース側の選択ゲート線ＳＧＳとして機能し、最上層の導電層はドレイン側の選択ゲート線ＳＧＤとして機能する。選択ゲート線ＳＧＤは、Ｘ方向に並ぶピラーＰ毎に分割されている。選択ゲート線ＳＧＳ，ＳＧＤに挟まれた複数の導電層は、複数のワード線ＷＬとして機能する。すなわち、ワード線ＷＬは、「導電層」の一例である。図１に示すワード線ＷＬの積層数は一例である。選択ゲート線ＳＧＳ，ＳＧＤ及び複数のワード線ＷＬ間の絶縁層は層間絶縁層（不図示）として機能する。
各々のピラーＰは、積層体ＬＢ上のビット線ＢＬに接続されている。各々のビット線ＢＬは、Ｙ方向に並ぶ複数のピラーＰに接続される。
以上により、各々のピラーＰと各層のワード線ＷＬとの接続部分には、ピラーＰの高さ方向に並ぶメモリセルＭＣが配置されることとなる。各々のピラーＰと選択ゲート線ＳＧＳ，ＳＧＤとの接続部分には、それぞれソース側の選択トランジスタＳＴＳとドレイン側の選択トランジスタＳＴＤとが配置されることとなる。１つのピラーＰの高さ方向に並ぶ、選択トランジスタＳＴＳ、複数のメモリセルＭＣ、及び選択トランジスタＳＴＤとで、メモリストリングＭＳが構成される。また、このように３次元にマトリクス状に配置されたメモリセルＭＣによってメモリセルアレイＭＡが構成される。
選択ゲート線ＳＧＳ，ＳＧＤ及び複数のワード線ＷＬは、メモリセルアレイＭＡ外に引き出されて階段状の構造のコンタクト部を構成する。この例では、コンタクト部は、メモリセルアレイＭＡのＸ方向の正側に配置されるものとする。
図２は、実施形態による半導体記憶装置１０のコンタクト部ＷＣの構成の一例を示す断面斜視図である。図３は、実施形態にかかるコンタクト部ＷＣの構造の一例を示す上面図である。図４は、実施形態にかかるコンタクト部ＷＣの構造の一例を示す図３におけるＩＶ－ＩＶ断面図である。図２及び図４では基板Ｓｕｂ等が省略されている。以降、ワード線ＷＬと選択ゲート線ＳＧＳ，ＳＧＤとを区別することなく、ワード線ＷＬと記載することがある。
コンタクト部ＷＣは、Ｘ方向に沿って延在する複数のスリットＳにより、当該スリットＳを介してＹ方向に隣接するコンタクト部と電気的に分断される。すなわち、２つのスリットＳの間に形成されるコンタクト部ＷＣにより１つの接続単位が構成される。図２～図４では１つの接続単位に相当するコンタクト部ＷＣの構成について説明する。
コンタクト部ＷＣは、メモリセルアレイＭＡのＸ方向の正側の外部に配置され、メモリセルアレイＭＡのワード線ＷＬとコンタクトＣＴとを接続する。本実施形態にかかるコンタクト部ＷＣにおいては、ワード線ＷＬとワード線ＷＬ上に配置される絶縁層ＩＳとの組からなる単位層がＺ方向に複数積層された積層体ＬＢに階段構造が設けられている。階段構造の各段は、ワード線ＷＬと絶縁層ＩＳとの組からなる単位層により構成される。
ここで例示する階段構造は、３つの降段部ＤＳ１～ＤＳ３（第１降段部ＤＳ１、第２降段部ＤＳ２、及び第３降段部ＤＳ３）と、３つの昇段部ＵＳ１～ＵＳ３（第１昇段部ＵＳ１、第２昇段部ＵＳ２、及び第３昇段部ＵＳ３）とを含む。降段部ＤＳ１～ＤＳ３のそれぞれは、Ｘ方向に向かって降段していく複数（本実施形態では６）のテラス部ＴＤ１～ＴＤ６を有する。昇段部ＵＳ１～ＵＳ３のそれぞれは、Ｘ方向に向かって昇段していく複数（本実施形態では６）のテラス部ＴＵ１～ＴＵ６を有する。テラス部ＴＤ１～ＴＤ６，ＴＵ１～ＴＵ６は、絶縁層ＩＳで構成される。
図３に示すように、３つの降段部ＤＳ１～ＤＳ３は、上面視において千鳥状に配置され、３つの昇段部ＵＳ１～ＵＳ３は、上面視において千鳥状に配置されている。これにより、第１降段部ＤＳ１、第１昇段部ＵＳ１、第３降段部ＤＳ３、及び第３昇段部ＵＳ３がＸ方向に沿って配置される。また、第１昇段部ＵＳ１と第２降段部ＤＳ２とがＹ方向に沿って配置され、第３降段部ＤＳ３と第２昇段部ＵＳ２とがＹ方向に沿って配置される。
また、図４に示すように、第１降段部ＤＳ１の最下段のテラス部ＴＤ１は、第１降段部ＤＳ１にＸ方向に隣接する第１昇段部ＵＳ１の最上段のテラス部ＴＵ６より上方（Ｚ方向の正方向上位）に位置する。また、第３降段部ＤＳ３の最下段のテラス部ＴＤ１は、第３降段部ＤＳ３にＸ方向に隣接する第３昇段部ＵＳ３の最上段のテラス部ＴＵ６より上方に位置する。また、第２降段部ＤＳ２の最上段のテラス部ＴＤ６は、第１降段部ＤＳ１の最下段のテラス部ＴＤ１より下方に位置し、第２降段部ＤＳ２の最下段のテラス部ＴＤ１は、第１昇段部ＵＳ１の最上段のテラス部ＴＵ６より上方に位置する。
図２～図４で例示する構成においては、３０本のコンタクトＣＴが第１降段部ＤＳ１、第２降段部ＤＳ２、第１昇段部ＵＳ１、第３降段部ＤＳ３、及び第３昇段部ＵＳ３にそれぞれ６本ずつ配置されている。第１降段部ＤＳ１のテラス部ＴＤ１～ＴＤ６、第２降段部ＤＳ２のテラス部ＴＤ１～ＴＤ６、第１昇段部ＵＳ１のテラス部ＴＵ１～ＴＵ６、第３降段部ＤＳ３のテラス部ＴＤ１～ＴＤ６、及び第３昇段部ＵＳ３のテラス部ＴＵ１～ＴＵ６のそれぞれは、互いに異なる単位層の絶縁層ＩＳにより構成されている。３０本のコンタクトＣＴのそれぞれは、第１降段部ＤＳ１、第２降段部ＤＳ２、第１昇段部ＵＳ１、第３降段部ＤＳ３、及び第３昇段部ＵＳ３のテラス部ＴＤ１～ＴＤ６，ＴＵ１～ＴＵ６のそれぞれに形成されたコンタクトホールを介して、互いに異なるワード線ＷＬと接続している。なお、第２昇段部ＵＳ２にコンタクトＣＴが配置されないのは、第２昇段部ＵＳ２を構成するテラス部ＴＵ１～ＴＵ６を独立した単位層で構成できないためである。
上記構成により、第１降段部ＤＳ１のテラス部ＴＤ１～ＴＤ６、第２降段部ＤＳ２のテラス部ＴＤ１～ＴＤ６、第１昇段部ＵＳ１のテラス部ＴＵ１～ＴＵ６、第３降段部ＤＳ３のテラス部ＴＤ１～ＴＤ６、及び第３昇段部ＵＳ３のテラス部ＴＵ１～ＴＵ６のそれぞれを異なる層（ワード線ＷＬと絶縁層ＩＳとの組からなる単位層）で形成できる。これにより、３０本のコンタクトＣＴをそれぞれ異なるワード線ＷＬに接続できる。
本実施形態においては、図３に示すように、第１降段部ＤＳ１、第１昇段部ＵＳ１、第３降段部ＤＳ３、及び第３昇段部ＵＳ３において２４本のコンタクトＣＴが上面視においてＸ方向に沿って一直線状に配置される。また、本実施形態においては、第２降段部ＤＳ２のテラス部ＴＤ１～ＴＤ６のそれぞれに配置される６本のコンタクトＣＴと、第１昇段部ＵＳ１のテラス部ＴＵ１～ＴＵ６のそれぞれに配置される６本のコンタクトＣＴとがＹ方向に沿って配置されている。これにより、複数のコンタクトＣＴをＸ方向に沿って並列状に配置することができる。
なお、図２～図４では１つの接続単位を構成する（２つのスリットＳの内側に形成される）コンタクト部ＷＣに降段部及び昇段部がそれぞれ３つずつ形成され、降段部及び昇段部のそれぞれが６つのテラス部を有する構成を例示したが、降段部及び昇段部の数、並びにテラス部の数はこれに限定されるものではない。例えば、降段部及び昇段部は１つの接続単位を構成するコンタクト部ＷＣにおいてそれぞれ４つ以上設けられてもよい。また、テラス部の数は降段部及び昇段部のそれぞれにおいて７以上又は５以下であってもよい。
上記構成により、コンタクト部ＷＣの領域を有効に利用してコンタクトＣＴを配置可能なテラス部を多く形成できる。これにより、コンタクト部ＷＣを大型化させることなくコンタクトＣＴの配置数を増加させることが可能となる。
以下に上記のようなコンタクト部ＷＣの製造方法について説明する。
図５は、実施形態にかかる半導体記憶装置の製造方法の第１段階におけるコンタクト部ＷＣの状態の一例を示す上面図である。図６は、実施形態にかかる半導体記憶装置の製造方法の第１段階におけるコンタクト部ＷＣの状態の一例を示す図５におけるＶＩ－ＶＩ断面図である。図６においては、積層体ＬＢのうち上から６層のみが記載され、７層以下の部分が省略されている。
図５に示すように、先ず、コンタクト部ＷＣを構成する積層体ＬＢに３つのすり鉢状の凹部Ｍ１～Ｍ３（第１凹部Ｍ１、第２凹部Ｍ２、及び第３凹部Ｍ３）を上面視において千鳥状に形成する。凹部Ｍ１～Ｍ３の形成方法は特に限定されるべきものではないが、例えば、エッチングとスリミングとを交互に実行することにより、所定数（本実施形態では６）の段差を有する凹部Ｍ１～Ｍ３を形成できる。例えば、先ず凹部Ｍ１～Ｍ３のそれぞれに対応する底部Ｂ１～Ｂ３が千鳥状に露出するようにレジストパターンを形成し、ＲＩＥ（Reactive Ion Etching）法等のエッチング技術を用いて露出している層をエッチングする。その後、レジストパターンのＸ方向及びＹ方向の端部から段差構造のテラス部に相当する幅だけレジストパターンを等方性エッチングによってスリミングする。スリミングしたレジストパターンをマスクとして再度エッチングし、更にレジストパターンをスリミングする。この処理を所定数繰り返すことにより、底部Ｂ１～Ｂ３から面積（対角線長）が階段状に広がっていくすり鉢状の凹部Ｍ１～Ｍ３が形成される。
図７は、実施形態にかかる半導体記憶装置の製造方法の第２段階におけるコンタクト部ＷＣの状態の一例を示す上面図である。図８は、実施形態にかかる半導体記憶装置の製造方法の第２段階におけるコンタクト部ＷＣの状態の一例を示す図７におけるＶＩＩＩ－ＶＩＩＩ断面図である。図８においては、積層体ＬＢのうち上から１２層のみが記載され、１３層以下の部分が省略されている。
第２段階においては、図７に示すように、第１凹部Ｍ１のＸ方向の負側（メモリセルアレイＭＡに近い側）の半分と、第２凹部Ｍ２の全体とを覆うようにレジストパターンＲを形成する。この状態でエッチングを行うことにより、図８に示すように、第１凹部Ｍ１のＸ方向の正側（メモリセルアレイＭＡから遠い側）の半分と、第３凹部Ｍ３の全体とが、下方（Ｚ方向の負側）へ移行する。これにより、第１凹部Ｍ１が上下に分割され、第１降段部ＤＳ１と第１昇段部ＵＳ１とが形成される。このとき、第１降段部ＤＳ１の最下段のテラス部ＴＤ１は、第１昇段部ＵＳ１の最上段のテラス部ＴＵ６より１層分上方に位置する。
図９は、実施形態にかかる半導体記憶装置の製造方法の第３段階におけるコンタクト部ＷＣの状態の一例を示す上面図である。図１０は、実施形態にかかる半導体記憶装置の製造方法の第３段階におけるコンタクト部ＷＣの状態の一例を示す図９におけるＸ－Ｘ断面図である。図１０においては、積層体ＬＢのうち上から１８層のみが記載され、１９層以下の部分が省略されている。
第３段階においては、図９に示すように、第１凹部Ｍ１のＸ方向の負側の半分と、第２凹部Ｍ２のＸ方向の正側の半分と、第３凹部Ｍ３のＸ方向の負側の半分とを覆うようにレジストパターンＲを形成する。この状態でエッチングを行うことにより、図１０に示すように、第１凹部Ｍ１のＸ方向の正側の半分、第２凹部Ｍ２のＸ方向の負側の半分、及び第３凹部Ｍ３のＸ方向の正側の半分が下方へ移行する。これにより、第２凹部Ｍ２が上下に分割され、第２降段部ＤＳ２と第２昇段部ＵＳ２とが形成される。また、第３凹部Ｍ３が上下に分割され、第３降段部ＤＳ３と第３昇段部ＵＳ３とが形成される。このとき、第１降段部ＤＳ１の最下段のテラス部ＴＤ１は、第１昇段部ＵＳ１の最上段のテラス部ＴＵ６より７層分上方に位置する。また、第３降段部ＤＳ３の最下段のテラス部ＴＤ１は、第３昇段部ＵＳ３の最上段のテラス部ＴＵ６より１層分上方に位置する。
図１１は、実施形態にかかる半導体記憶装置の製造方法の第４段階におけるコンタクト部ＷＣの状態の一例を示す上面図である。図１２は、実施形態にかかる半導体記憶装置の製造方法の第４段階におけるコンタクト部ＷＣの状態の一例を示す図１１におけるＸＩＩ－ＸＩＩ断面図である。図１２においては、本実施形態の積層体ＬＢの全層である３０層が記載されている。
第４段階においては、図１１に示すように、第１凹部Ｍ１の全体と、第２凹部Ｍ２のＸ方向の負側の半分とを覆うようにレジストパターンＲを形成する。この状態でエッチングを行うことにより、図１２に示すように、第２凹部Ｍ２のＸ方向の正側の半分と第３凹部Ｍ３の全体とが下方へ移行する。このとき、第２降段部ＤＳ２の最上段のテラス部ＴＤ６は、第１降段部ＤＳ１の最下段のテラス部ＴＤ１より１層分下方に位置し、第２降段部ＤＳ２の最下段のテラス部ＴＤ１は、第１昇段部ＵＳ１の最上段のテラス部ＴＵ６より１層分上方に位置する。他の部分については図１０に示す第３段階における状態と同様である。
上記のような製造方法により、コンパクトな構成で多くのコンタクトＣＴを配置可能なコンタクト部ＷＣを備える半導体記憶装置を製造することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体記憶装置、Ｂ１～Ｂ３…底部、ＣＴ…コンタクト、ＤＳ１～ＤＳ３…降段部、ＩＳ…絶縁層、ＬＢ…積層体、Ｍ１～Ｍ３…凹部、ＭＡ…メモリセルアレイ、ＭＣ…メモリセル、Ｒ…レジストパターン、Ｓ…スリット、Ｓｕｂ…基板、ＴＤ１～ＴＤ６，ＴＵ１～ＴＵ６…テラス部、ＵＳ１～ＵＳ３…昇段部、ＷＬ…ワード線

Claims (4)

  1. 導電層及び絶縁層の組からなる単位層を複数積層した積層体にメモリセルが３次元に配置されたメモリセルアレイと、前記導電層とコンタクトとを接続するコンタクト部とを備える半導体記憶装置であって、
    前記コンタクト部は、前記メモリセルアレイから離れる第１方向に向かって降段していく複数のテラス部を有する降段部と、前記降段部に対して前記第１方向に対して直交する第２方向に隣接する昇段部とを有し、
    前記昇段部は、前記第１方向に向かって昇段していく複数のテラス部を有し、
    前記降段部の前記テラス部に配置される前記コンタクトと、前記昇段部の前記テラス部に配置される前記コンタクトとが前記第２方向に沿って配置されている、
    半導体記憶装置。
  2. 複数の前記降段部が上面視において互いに千鳥状に配置され、
    複数の前記昇段部が上面視において互いに千鳥状に配置されている、
    請求項１に記載の半導体記憶装置。
  3. 前記降段部の最下段の前記テラス部は、当該降段部に前記第１方向に隣接する前記昇段部の最上段の前記テラス部より上方に位置する、
    請求項２に記載の半導体記憶装置。
  4. 導電層及び絶縁層の組からなる単位層を複数積層した積層体にメモリセルが３次元に配置されたメモリセルアレイと、前記導電層とコンタクトとを接続するコンタクト部とを備える半導体記憶装置の製造方法であって、
    前記コンタクト部に、すり鉢状の複数の凹部を上面視において千鳥状に形成する工程と、
    前記複数の凹部のそれぞれを前記メモリセルアレイから離れる第１方向に沿って２つに分割することにより、前記第１方向に向かって降段していく複数のテラス部を有する降段部と、前記第１方向に向かって昇段していく複数のテラス部を有し、前記降段部に対して前記第１方向に直行する第２方向に隣接する昇段部とを形成する工程と、
    前記降段部の前記テラス部に配置される前記コンタクトと、前記昇段部の前記テラス部に配置される前記コンタクトとを前記第２方向に沿って配置する工程と、
    を含む半導体記憶装置の製造方法。
JP2021100304A 2021-06-16 2021-06-16 半導体記憶装置及び半導体記憶装置の製造方法 Pending JP2022191841A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021100304A JP2022191841A (ja) 2021-06-16 2021-06-16 半導体記憶装置及び半導体記憶装置の製造方法
US17/643,267 US20220406803A1 (en) 2021-06-16 2021-12-08 Semiconductor memory device and method for manufacturing semiconductor memory device
TW111100590A TWI831109B (zh) 2021-06-16 2022-01-06 半導體記憶裝置及半導體記憶裝置之製造方法
CN202210022108.5A CN115483220A (zh) 2021-06-16 2022-01-10 半导体存储装置及半导体存储装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021100304A JP2022191841A (ja) 2021-06-16 2021-06-16 半導体記憶装置及び半導体記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022191841A true JP2022191841A (ja) 2022-12-28

Family

ID=84420695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021100304A Pending JP2022191841A (ja) 2021-06-16 2021-06-16 半導体記憶装置及び半導体記憶装置の製造方法

Country Status (4)

Country Link
US (1) US20220406803A1 (ja)
JP (1) JP2022191841A (ja)
CN (1) CN115483220A (ja)
TW (1) TWI831109B (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595601B (zh) * 2015-01-28 2017-08-11 旺宏電子股份有限公司 記憶體元件及其製作方法
TW201635607A (zh) * 2015-03-20 2016-10-01 旺宏電子股份有限公司 記憶體元件及其製作方法
CN106920796B (zh) * 2017-03-08 2019-02-15 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN114551463A (zh) * 2018-05-03 2022-05-27 长江存储科技有限责任公司 用于三维存储器件的贯穿阵列触点（tac）
WO2020000289A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing

Also Published As

Publication number Publication date
TWI831109B (zh) 2024-02-01
CN115483220A (zh) 2022-12-16
US20220406803A1 (en) 2022-12-22
TW202301564A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US10504918B2 (en) Memory device
JP2023087906A (ja) 半導体記憶装置の製造方法及び半導体記憶装置
JP7132142B2 (ja) 半導体記憶装置の製造方法
US11848228B2 (en) Semiconductor device
TWI778334B (zh) 三維記憶體裝置及其形成方法
KR20140018540A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20140089793A (ko) 반도체 장치 및 그 제조 방법
KR102638740B1 (ko) 3차원 반도체 메모리 소자
CN102468283A (zh) 存储器件及其制造方法、存储系统和多层器件
KR20140018541A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20200076393A (ko) 3차원 반도체 메모리 소자
CN110491858B (zh) 半导体装置及其制造方法
JP2013098391A (ja) 不揮発性半導体記憶装置
US10861707B2 (en) Method for manufacturing semiconductor device and semiconductor memory device
CN111354739A (zh) 一种三维有结半导体存储器件及其制造方法
JP2019009382A (ja) 半導体装置
US20140175532A1 (en) Method for manufacturing semiconductor device
CN113257833A (zh) 三维非易失性存储器装置及其制造方法
JP2022191841A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
TWI572014B (zh) 非揮發性記憶體
KR20110013701A (ko) 반도체 소자 및 그 제조 방법
TWI832643B (zh) 記憶裝置及其製造方法
KR102627048B1 (ko) Nand형 플래쉬 메모리 및 그 제조 방법
TWI805228B (zh) 三維and快閃記憶體元件及其製造方法
TW202301652A (zh) 記憶體元件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240311