CN113257833A - 三维非易失性存储器装置及其制造方法 - Google Patents

三维非易失性存储器装置及其制造方法 Download PDF

Info

Publication number
CN113257833A
CN113257833A CN202011446347.0A CN202011446347A CN113257833A CN 113257833 A CN113257833 A CN 113257833A CN 202011446347 A CN202011446347 A CN 202011446347A CN 113257833 A CN113257833 A CN 113257833A
Authority
CN
China
Prior art keywords
layer
insulating layer
substrate
cell region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011446347.0A
Other languages
English (en)
Inventor
郑圣勋
李秉一
姜宝锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113257833A publication Critical patent/CN113257833A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了三维非易失性存储器装置及其制造方法。该三维非易失性存储器装置包括：基板，其包括单元区域和具有阶梯结构的延伸区域；垂直结构，其在基板上；堆叠结构，其在基板上具有电极层和层间绝缘层；隔离绝缘层，其在基板上并隔离开电极层；以及通孔布线区域，其与单元区域或延伸区域相邻并具有穿过基板的通孔，其中，单元区域包括其中布置有正常单元的主单元区域和边缘单元区域，隔离绝缘层包括在主单元区域中的主隔离绝缘层和在边缘单元区域中的边缘隔离绝缘层，并且主隔离绝缘层的下表面高于基板的上表面并具有与边缘隔离绝缘层的下表面不同的深度。

Description

三维非易失性存储器装置及其制造方法
相关申请的交叉引用
本申请要求于2020年2月13日在韩国知识产权局提交的韩国专利申请No.10-2020-0017777的优先权，其全部公开内容通过引用合并于此。
技术领域
本发明构思涉及非易失性存储器装置及其制造方法，更具体地，涉及具有集成度增加的垂直沟道结构的非易失性存储器装置及其制造方法。
背景技术
近来，使用非易失性存储器装置的装置数量增加。例如，MP3播放器、数码相机、便携式电话、便携式摄像机、闪存卡、固态磁盘(SSD)等可以使用非易失性存储器作为存储装置。断电重启后，非易失性存储器可以检索存储的信息。在非易失性存储器中，闪存可以电删除单元中的所有数据。换句话说，闪存可以被电擦除并被重新编程。另外，闪存具有高度的便携性和成本效益，因此被广泛用作存储装置。然而，由于对增加存储容量的需求，需要增加闪存的存储空间。
发明内容
根据本发明构思的示例性实施例，一种三维非易失性存储器装置包括：第一基板，其包括单元区域和在第一方向上布置在所述单元区域的一侧的延伸区域，其中，所述延伸区域具有阶梯结构；垂直结构，其从所述第一基板的上表面在垂直方向上延伸；堆叠结构，其具有沿所述垂直结构的侧壁交替地堆叠在所述第一基板上的电极层和层间绝缘层；隔离绝缘层，其在所述第一基板上在所述第一方向上延伸，并在与所述第一方向相交的第二方向上将所述电极层隔离；以及通孔布线区域，其与所述单元区域或所述延伸区域相邻，并且具有穿过所述第一基板的通孔，其中，所述单元区域包括其中布置有正常单元的主单元区域和在所述单元区域的周边部分处的边缘单元区域，所述隔离绝缘层包括在所述主单元区域中的主隔离绝缘层和在所述边缘单元区域中的边缘隔离绝缘层，并且所述主隔离绝缘层的下表面高于所述第一基板的上表面并且具有与所述边缘隔离绝缘层的下表面的深度不同的深度。
根据本发明构思的另一示例性实施例,一种三维非易失性存储器装置包括：基板，其包括其中布置有单元的单元区域和在第一方向上布置在所述单元区域的一侧的延伸区域，其中，所述延伸区域具有在所述第一方向上的阶梯结构；垂直结构，其从所述基板的上表面在垂直方向上延伸；堆叠结构，其具有沿所述垂直结构的侧壁交替地堆叠在所述基板上的电极层和层间绝缘层；以及隔离绝缘层，其在所述基板上在所述第一方向上延伸，并在与所述第一方向相交的第二方向上将所述电极层隔离，其中，所述单元区域包括其中布置有正常单元的主单元区域和位于所述单元区域的周边部分处的边缘单元区域，所述隔离绝缘层包括在所述主单元区域中的主隔离绝缘层和在所述边缘单元区域中的边缘隔离绝缘层，并且所述边缘隔离绝缘层中的至少两个边缘隔离绝缘层具有不同的深度。
根据本发明构思的另一示例性实施例，一种制造三维非易失性存储器装置的方法包括：在基板上形成至少一个绝缘层和支撑层，其中，所述基板包括单元区域和延伸区域；通过在所述支撑层上交替地堆叠层间绝缘层和牺牲层来形成模制结构；形成从所述基板的上表面在垂直方向上延伸并穿过所述至少一个绝缘层、所述支撑层和所述模制结构的垂直结构；形成在第一方向上在所述基板上延伸并在与所述第一方向相交的第二方向上将所述单元区域和所述延伸区域隔离开的隔离沟槽；形成覆盖所述隔离沟槽的下表面和侧壁的间隔件；通过去除所述间隔件的下表面来暴露所述至少一个绝缘层；通过用第一导电层替换所述至少一个绝缘层来形成与所述垂直结构的沟道层接触的第一水平层；通过去除所述隔离沟槽中的所述隔离件来将所述层间绝缘层和所述牺牲层暴露于所述隔离沟槽的侧壁；通过用第二导电层替换所述牺牲层来形成具有沿所述垂直结构的侧壁交替地堆叠的电极层和层间绝缘层的堆叠结构；以及通过在所述隔离沟槽内填充掩埋绝缘层来形成隔离绝缘层，其中，所述单元区域包括其中布置有正常单元的主单元区域和在所述单元区域的周边部分处的边缘单元区域，所述隔离沟槽包括在所述主单元区域中的主隔离沟槽和在所述边缘单元区域中的多个边缘隔离沟槽，所述主隔离沟槽暴露所述至少一个绝缘层，并且所述多个边缘隔离沟槽中的一些暴露所述基板。
根据本发明构思的另一示例性实施例，一种三维非易失性存储器装置包括：基板，其包括第一单元区域和第二单元区域；第一垂直结构，其在所述第一单元区域中从所述基板的上表面在垂直方向上延伸；第二垂直结构，其在所述第二单元区域中从所述基板的上表面在所述垂直方向上延伸；堆叠结构，其具有沿所述第一垂直结构和所述第二垂直结构的侧壁交替地堆叠在所述基板上的电极层和层间绝缘层；水平层，其设置在所述基板的上表面上并穿透所述第一垂直结构的侧壁；以及材料层，其设置在所述基板的上表面上并接触所述第二垂直结构的侧壁。
附图说明
通过结合附图详细描述本发明构思的示例性实施例，将更加清楚地理解本发明构思的上述和其他特征，在附图中：
图1是根据本发明构思的示例性实施例的三维非易失性存储器装置的存储器单元的等效电路图；
图2是根据本发明构思的示例性实施例的三维非易失性存储器装置的俯视图；
图3A是图2的三维非易失性存储器装置的单元区域的一部分的放大俯视图；
图3B是沿图3A的线I-I'截取的隔离沟槽结构的截面图；
图4是与图3A的单元区域相对应的三维非易失性存储器装置的截面图；
图5A和图5B分别是图4的三维非易失性存储器装置中的范围A和范围B的放大截面图；
图6A是图2的三维非易失性存储器装置的单元区域的一部分的放大俯视图；
图6B是沿图6A的线Ⅱ-Ⅱ'截取的隔离沟槽的结构的截面图；
图7A和图7B是与图6A的单元区域相对应的三维非易失性存储器装置的截面图；
图8是图2的三维非易失性存储器装置的单元区域的一部分的放大俯视图；
图9A是图8的范围C的放大俯视图；
图9B是沿图9A的线Ⅲ-Ⅲ'截取的三维非易失性存储器装置的截面图；
图9C是沿图9A的线Ⅳ-Ⅳ'截取的下部的一部分的截面图；
图9D是图9A的延伸区域中的特定层隔离沟槽的结构的截面图；
图10是根据本发明构思的示例性实施例的三维非易失性存储器装置的截面图；以及
图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A和16B是根据本发明构思的示例性实施例的制造三维非易失性存储器装置的方法的截面图。
具体实施方式
在下文中，将参考附图详细描述本发明构思的示例性实施例。附图中相同的附图标记可以表示相同的元件，因此可以省略其重复描述。
图1是根据本发明构思的示例性实施例的三维非易失性存储器装置10的存储器单元的等效电路图。
参照图1，根据本实施例的三维非易失性存储器装置10可以包括公共源极线CSL、多条位线BL0至BLm和多个单元串CSTR。位线BL0至BLm可以被二维地布置，并且多个单元串CSTR可以分别与位线BL0至BLm并联连接。例如，多个单元串CSTR可以连接到位线BLm，并且另外的多个单元串CSTR可以连接到位线BL0。多个单元串CSTR可以共同连接到公共源极线CSL。
每个单元串CSTR可以包括第一串选择晶体管SSt1、第二串选择晶体管SSt2、存储器单元晶体管MCT和接地选择晶体管GST。每个存储器单元晶体管MCT可以包括数据存储元件。特别地，第一串选择晶体管SSt1和第二串选择晶体管SSt2可以彼此串联连接，第二串选择晶体管SSt2可以与位线BL0至BLm中的相应一条连接，并且接地选择晶体管GST可以连接到公共源极线CSL。另外，存储器单元晶体管MCT可以串联连接在第一串选择晶体管SSt1和接地选择晶体管GST之间。根据本发明构思的示例性实施例，每个单元串CSTR可以包括一个串选择晶体管。第一串选择晶体管SSt1和第二串选择晶体管SSt2可以分别连接到第一串选择线SSL1和第二串选择线SSL2。
如图1所示，每个单元串CSTR可以包括连接在第一串选择晶体管SSt1和存储器单元晶体管MCT之间的第一伪单元晶体管DMC1、和连接在接地选择晶体管GST和存储器单元晶体管MCT之间的第二伪单元晶体管DMC2。例如，第一伪单元晶体管DMC1可以连接到最上面的存储器单元晶体管MCT，并且第二伪单元晶体管DMC2可以连接到最下面的存储器单元晶体管MCT。第一伪单元晶体管DMC1和第二伪单元晶体管DMC2可以分别连接到第一伪字线DWL1和第二伪字线DWL2。另外，接地选择晶体管GST可以连接到接地选择线GSL。然而，根据本发明构思的示例性实施例，可以省略第一伪单元晶体管DMC1和第二伪单元晶体管DMC2中的至少一个。
因为一个单元串CSTR包括与公共源极线CSL具有不同距离的多个存储器单元晶体管MCT，所以多层字线WL0至WLn可以布置在公共源极线CSL与位线BL0至BLm之间。另外，布置在距公共源极线CSL基本相同的距离处的存储器单元晶体管MCT的栅电极可以共同连接到字线WL0至WLn中的一条，并且因此处于等电位状态。
根据本实施例的三维非易失性存储器装置10被配置为使得隔离沟槽的深度对于每个区域是不同的，因此可以防止诸如由于未打开(not open，NOP)而引起的模制提升(mold lifting)之类的故障，从而提供了具有增加的可靠性的三维非易失性存储器装置。例如，在其中布置有正常单元的主单元区域中，隔离沟槽可以形成为暴露基板(参见图3B的101)上的支撑层(参见图3B的105)或至少一个绝缘层(参见图3B的103-2)。另外，在与其中布置有通孔(参见图10的THV)的通孔布线区域(参见图3A的THV-A)相邻的边缘单元区域(参见图3A的CAe1)中，隔离沟槽可以形成为暴露基板101。这样，通过针对每个区域以不同的深度形成隔离沟槽，在将来的工艺中，例如在用水平层替换至少一个绝缘层103-2的工艺中，可以防止诸如通过去除模制结构(参见图3B的ST1)下的牺牲层而不是至少一个绝缘层103-2而发生的诸如模制提升之类的故障，从而提供了具有增加的可靠性的三维非易失性存储器装置。
图2是根据本发明构思的示例性实施例的三维非易失性存储器装置100的俯视图，示出了一个芯片的平面结构。
参照图2，根据本实施例的三维非易失性存储器装置(在下文中，简称为“存储器装置”)100可以包括其中单元以阵列结构布置的单元区域CA、和在第一方向(例如，x方向)上布置在单元区域CA的两侧的延伸区域EA。
在单元区域CA中，可以在第二方向(例如，y方向)上以块单位布置单元。另外，在块中，可以布置至少一个隔离绝缘层(参见图3A的DAm、DAe等)，该至少一个隔离绝缘层在第一方向(x方向)上延伸并且在第二方向(y方向)上将电极层隔离。例如，在本实施例的存储器装置100中，在一个块中可以布置约三个隔离绝缘层。然而，块中的隔离绝缘层的数量不限于此。
在单元区域CA中，例如，具有通孔THV的通孔布线区域(参见图3A的THV-A)可以在第二方向(y方向)上布置在块之间。单元区域CA的与通孔布线区域THV-A相邻的部分可以对应于第一边缘单元区域(参见图3A的CAe1)。
延伸区域EA是通过在第一方向(x方向)上从单元区域CA延伸而形成的，并且可以具有阶梯结构，该阶梯结构随着其在第一方向(x方向)上距单元区域CA更远而具有更低的高度。延伸区域EA与单元区域CA的一个块相对应而在第一方向(x方向)布置在两侧，但是仅任一延伸区域EA可以用作电极层的电极焊盘。另外，通孔布线区域THV-A也可以在第二方向(y方向)上布置在延伸区域EA之间。
可以在芯片在第二方向(y方向)上的两个最外部处形成阶梯结构。当单元区域CA是四边形垫(quadrangular mat)时，芯片在第二方向(y方向)上的两个最外面的区域是垫外部区域MOA或阶梯结构区域STA。垫外部区域MOA的阶梯结构可以在形成延伸区域EA时一起形成，但是垫外部区域MOA的阶梯结构可不具有电功能。单元区域CA的与垫外部区域MOA相邻的部分被称为垫边缘区域MEA，并且可以对应于下面的第二边缘单元区域(参见图6A的CAe2)。
作为参考，单元区域CA可以包括主单元区域CAm和边缘单元区域CAe。主单元区域CAm是其中布置有执行正常存储功能的正常单元的单元区域CA。主单元区域CAm可以位于单元区域CA的中央部分处。边缘单元区域CAe是其中布置有伪单元的区域或其中未布置正常单元的区域。边缘单元区域CAe可以位于单元区域CA的周边部分处。例如，边缘单元区域CAe可以包括与通孔布线区域THV-A相邻的第一边缘单元区域CAe1、和与垫外部区域MOA相邻的第二边缘单元区域CAe2。第二边缘单元区域CAe2可以被称为垫边缘区域MEA。另外，第一边缘单元区域CAe1不仅可以包括与通孔布线区域THV-A相邻的区域，还可以包括单元区域CA的与未形成沟道图案或沟道图案的密度低的区域相对应的部分。第一边缘单元区域CAe1可以被称为例如瓦片切割(tile-cut)区域。
图3A是图2的存储器装置100的单元区域CA的一部分的放大俯视图，图3B是沿图3A的线I-I'截取的隔离沟槽结构的截面图。在图3B中，在通孔布线区域THV-A中，可以保持模制结构而不形成通孔THV。
参照图3A和图3B，单元区域CA可以包括主单元区域CAm和第一边缘单元区域CAe1。第一边缘单元区域CAe1可以与其中布置有通孔THV的通孔布线区域THV-A相邻。主单元区域CAm可以被布置成在第二方向(y方向)上远离通孔布线区域THV-A。例如，第一边缘单元区域CAe1可以设置在主单元区域CAm和通孔布线区域THV-A之间。另外，在第一方向(x方向)上延伸的主隔离绝缘层DAm可以布置在主单元区域CAm中，并且在第一方向(x方向)上延伸的第一边缘隔离绝缘层DAe1可以布置在第一边缘单元区域CAe1中。
尽管在第一边缘单元区域CAe1中布置了三个第一边缘隔离绝缘层DAe1，但是第一边缘隔离绝缘层DAe1的数量不限于三个。例如，可以在第一边缘单元区域CAe1中布置两个或更少的第一边缘隔离绝缘层DAe1或者四个或更多的第一边缘隔离绝缘层DAe1。在图3A中，尽管基于与主隔离绝缘层DAm和第一边缘隔离绝缘层DAe1间隔开的位置将通孔布线区域THV-A、主单元区域CAm和第一边缘单元区域CAe1彼此区分开，但是区域的识别不限于此。例如，可以基于主隔离绝缘层DAm和第一边缘隔离绝缘层DAe1中的特定一些来将通孔布线区域THV-A、主单元区域CAm和第一边缘单元区域CAe1彼此区分开。
在本实施例的存储器装置100中，如图3B所示，用于主隔离绝缘层DAm的沟槽的结构可以不同于用于第一边缘隔离绝缘层DAe1的沟槽的结构。例如，在图3B中，当从通孔布线区域THV-A起的第一沟槽至第三沟槽Te是用于第一边缘隔离绝缘层DAe1的沟槽，并且第四沟槽Tm是用于主隔离绝缘层DAm的沟槽时，第一沟槽Te的深度可以大于第四沟槽Tm的深度。另外，第一沟槽Te的深度可以大于第二沟槽Te和第三沟槽Te的深度。特别地，第四沟槽Tm可以形成为这样的形状，在该形状中，通过穿过模制结构ST1而使第四沟槽Tm的底表面在支撑层105的上表面上凹陷。然而，第一沟槽Te可以形成为这样的形状，在该形状中，通过穿过模制结构ST1、支撑层105和至少一个绝缘层103-2而使第一沟槽Te的底表面在基板101的上表面上凹陷。模制结构ST1可以具有其中牺牲层(参见图11A的SL)和层间绝缘层(参见图11A的ILD)交替地堆叠的结构。
在图3B中，尽管第四沟槽Tm以延伸到支撑层105的上表面部分的形状形成，但是根据本发明构思的示例性实施例，第四沟槽Tm可以以通过完全穿过支撑层105而延伸到至少一个绝缘层103-2的上表面部分的形状形成。可替代地，第四沟槽Tm可以延伸到至少一个绝缘层103-2的上表面部分。另外，可以以与用于主隔离绝缘层DAm的第四沟槽Tm的深度相似的深度形成用于第一边缘隔离绝缘层DAe1的第二沟槽Te和第三沟槽Te。然而，根据本发明构思的示例性实施例，可以以与第一沟槽Te的深度基本相同的深度或者以在第四沟槽Tm的深度和第一沟槽Te的深度之间的深度形成第二沟槽Te和第三沟槽Te。
可以通过各种方法来实施在第一边缘单元区域CAe1中以较大的深度形成沟槽的方法。例如，可以通过在第一边缘单元区域CAe1中扩大用于沟槽蚀刻的掩模的临界尺寸(CD)，来在蚀刻工艺中以较大的深度形成第一边缘单元区域CAe1中的沟槽。可替代地，可以通过在第一边缘单元区域CAe1中不形成沟道图案或者通过减小第一边缘单元区域CAe1中的沟道图案的密度，来在蚀刻工艺中以较大的深度形成第一边缘单元区域CAe1中的沟槽。然而，应理解，以较大的深度形成沟槽的方法不限于上述方法。
作为参考，在与通孔布线区域THV-A相邻的第一边缘单元区域CAe1中不形成或以较小的密度形成垂直结构(参见图4的VCS)。因此，在第一边缘单元区域CAe1中，可以根据诸如模制应力和/或蚀刻负载的影响，以比主单元区域CAm中的沟槽更大的深度形成沟槽。换句话说，当执行使用相同CD的掩模的蚀刻工艺时，可以在第一边缘单元区域CAe1中以比在主单元区域CAm中更大的深度形成沟槽。
根据本发明构思的示例性实施例，可以以与主单元区域CAm中的沟槽的深度基本相同的深度来形成边缘单元区域CAe中的沟槽。此外，根据本发明构思的示例性实施例，可以以比主单元区域CAm中的沟槽的深度更小的深度形成边缘单元区域CAe中的沟槽。将参照图6A至图7更详细地描述以更小的深度形成沟槽。
图4是与图3A的单元区域CA相对应的三维非易失性存储器装置100的截面图，其中，左侧部分对应于主单元区域CAm，中间部分对应于第一边缘单元区域CAe1，右侧部分对应于通孔布线区域THV-A。图5A和图5B分别是图4的存储器装置100中的范围A和范围B的放大截面图。
参照图4和图5A，本实施例的存储器装置100可以包括主单元区域CAm中的基板101上的垂直结构VCS和堆叠结构ST。基板101可以具有在第一方向(x方向)和第二方向(y方向)上延伸的上表面FS。基板101可以包括半导体材料，例如，IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体。在本实施例的存储器装置100中，基板101可以由例如多晶硅形成。然而，基板101的材料不限于此。例如，基板101可以基于单晶硅晶片形成。
平行于基板101的上表面FS延伸的第一水平层103可以形成在基板101上。可以通过用导电层替换形成在基板101上的至少一个绝缘层103-2来形成第一水平层103。例如，第一水平层103可以由多晶硅形成。然而，第一水平层103的材料不限于此。第一水平层103可以具有与垂直结构VCS的沟道层CL接触的结构。例如，沟道层CL可以接触第一水平层103的端部。换句话说，第一水平层103可以通过穿过垂直结构VCS的侧壁多绝缘层SMI而与沟道层CL接触。第一水平层103可以形成公共源极线(参见图1的CSL)。
第一水平层103的与沟道层CL接触的部分的厚度可以大于第一水平层103的在支撑层105和基板101之间延伸的部分的厚度。换句话说，第一水平层103的第一部分可以比第一水平层103的第二部分厚。例如，如图5A所示，第一水平层103的与沟道层CL接触的部分的上表面可以比支撑层105的下表面高，并且第一水平层103的与沟道层CL接触的部分的下表面可以比基板101的上表面FS低。
支撑层105可以在第一水平层103上。支撑层105还可以平行于基板101的上表面FS延伸。支撑层105可以由例如多晶硅形成。然而，支撑层105的材料不限于此。
堆叠结构ST可以在支撑层105上。堆叠结构ST可以在基板101上的单元区域CA中在第一方向(x方向)上延伸到延伸区域EA。缓冲绝缘层110可以在堆叠结构ST和支撑层105之间。多个堆叠结构ST可以在基板101上并且在第二方向(y方向)上彼此间隔开。例如，在第一方向(x方向)上延伸的主隔离绝缘层DAm可以在第二方向(y方向)上布置，并且堆叠结构ST可以通过主隔离绝缘层DAm彼此间隔开。在本文中，可以通过在沟槽中填充绝缘层来形成被称为字线切割区域的主隔离绝缘层DAm，并且主隔离绝缘层DAm的下表面可以与基板101的上表面FS接触。另外，如图3A所示，堆叠结构ST也可以通过通孔布线区域THV-A彼此间隔开。穿透基板101、第一水平层103、支撑层105、堆叠结构ST和平坦绝缘层150的通孔THV可以设置在通孔布线区域THV-A中。
堆叠结构ST可以包括在与基板101的上表面FS正交的第三方向(z方向)上交替地堆叠的电极层EL和层间绝缘层ILD。电极层EL的厚度可以彼此基本相同。层间绝缘层ILD的厚度可以根据存储器装置的特性而变化。另外，层间绝缘层ILD的厚度可以小于电极层EL的厚度。每个电极层EL可以在延伸区域EA中形成电极焊盘。在本实施例的存储器装置100中，电极层EL可以由钨(W)形成，并且层间绝缘层ILD可以由氧化膜(例如，氧化硅膜)形成。然而，电极层EL和层间绝缘层ILD的材料不限于此。
平坦绝缘层150可以覆盖堆叠结构ST。平坦绝缘层150可以具有基本平坦的上表面。平坦绝缘层150可以覆盖堆叠结构ST或阶梯结构的电极焊盘。平坦绝缘层150可以包括一个或多个绝缘层。平坦绝缘层150可以由氧化膜(例如，氧化硅膜)形成。然而，平坦绝缘层150的材料不限于此。
垂直结构VCS可以形成在基板101上，并且具有穿过堆叠结构ST、支撑层105和第一水平层103的结构。如图9A所示，在俯视图中，垂直结构VCS可以在第一方向(x方向)上以之字形布置。垂直结构VCS可以布置在单元区域CA中。然而，垂直结构VCS的布置位置不限于单元区域CA。例如，垂直结构VCS也可以布置在延伸区域EA中以在替换工艺中支撑模制结构。延伸区域EA中的垂直结构(参见图9A的VCSd)也被称为伪结构。
垂直结构VCS可以包括侧壁多绝缘层SMI、沟道层CL和掩埋绝缘层BI。侧壁多绝缘层SMI是数据存储膜，并且可以包括隧道绝缘层T、电荷存储膜C和阻挡绝缘层B。侧壁多绝缘层SMI可以在堆叠结构ST和沟道层CL之间。侧壁多绝缘层SMI可以在第三方向(z方向)上在基板101上延伸并且包围沟道层CL的侧壁。
垂直结构VCS可以被第一水平层103隔离开。更具体地，第一水平层103可以穿透侧壁多绝缘层SMI，使得侧壁多绝缘层SMI的第一部分被设置在第一水平层103和基板101之间，并且侧壁多绝缘层SMI的第二部分在第一水平层103和第一上层间绝缘层160之间。
沟道层CL可以具有带有封闭的下表面的圆柱或通心粉结构。换句话说，沟道层CL可以包括底表面和从底表面垂直地延伸的一对侧壁。沟道层CL的内部可以填充有掩埋绝缘层BI。如上所述，第一水平层103可以与沟道层CL的下侧壁接触。例如，第一水平层103可以在基板101的上表面FS之下接触沟道层CL的下侧壁。
位线电极焊盘BP和连接到位线电极焊盘BP的接触插塞CP可以在沟道层CL上。位线电极焊盘BP的侧表面可以被侧壁多绝缘层SMI包围。根据本发明构思的示例性实施例，位线电极焊盘BP可以位于沟道层CL的上表面和侧壁多绝缘层SMI的上表面上，并且位线电极焊盘BP的侧表面可以被第一上层间绝缘层160包围。
第一上层间绝缘层160可以覆盖垂直结构VCS的上表面和平坦绝缘层150的上表面。此外，第一上层间绝缘层160可以覆盖延伸区域EA中的平坦绝缘层150。第二上层间绝缘层170可以在第一上层间绝缘层160上并且覆盖主隔离绝缘层DAm的上表面。在延伸区域EA中，垂直接触件(参见图9A的VC)可以通过穿过第一上层间绝缘层160和第二上层间绝缘层170而连接到相应的电极层EL或电极焊盘。如图10所示，垂直接触件VC的垂直长度(例如，在第三方向(z方向)上的长度)可以随着其靠近单元区域CA而缩短。另外，垂直接触件VC的上表面可以形成基本相同的平面。
子位线SBL可以在单元区域CA中的第二上层间绝缘层170上，并通过接触插塞CP电连接到相应的垂直结构VCS。在延伸区域EA中，互连线(参见图10的ICL)可以在第二上层间绝缘层170上并且连接到垂直接触件VC。第三上层间绝缘层180可以在第二上层间绝缘层170上并且覆盖子位线SBL和互连线ICL。位线BL可以在第三上层间绝缘层180上并且通过与堆叠结构ST相交而在第二方向(y方向)上延伸。位线BL可以通过位线接触插塞BCP连接到子位线SBL。
参照图4和图5B，本实施例的存储器装置100还可以包括在第一边缘单元区域CAe1中的基板101上的垂直结构VCS和堆叠结构ST。然而，关于至少一个材料层103-1、垂直结构VCS和至少一个材料层103-1的接触结构以及第一边缘隔离绝缘层DAe1的结构，第一边缘单元区域CAe1可以与主单元区域CAm不同。更具体地，至少一个材料层103-1可以包括第二水平层103a以及分别在第二水平层103a的上表面和下表面上的薄膜绝缘层103u和薄膜绝缘层103d。第二水平层103a可以由例如W形成，并且薄膜绝缘层103u和薄膜绝缘层103d可以由氧化膜(例如，氧化硅膜)形成。然而，第二水平层103a以及薄膜绝缘层103u和薄膜绝缘层103d的材料不限于此。
至少一个材料层103-1可以与垂直结构VCS的侧壁多绝缘层SMI的侧壁接触。因此，至少一个材料层103-1的第二水平层103a可以不电连接到垂直结构VCS的沟道层CL。另外，由于至少一个材料层103-1不穿过侧壁多绝缘层SMI，因此至少一个材料层103-1可以在支撑层105和基板101之间具有均匀的厚度。
在第一边缘单元区域CAe1中，第一边缘隔离绝缘层DAe1可以具有通过穿过堆叠结构ST、支撑层105和至少一个材料层103-1而插入到基板101的上部中的结构。另外，如图4所示，第一边缘隔离绝缘层DAe1的下表面的截面形状可以具有从基板101的上表面FS向下凹陷的半圆形形状。然而，第一边缘隔离绝缘层DAe1的下表面的截面形状不限于凹陷的半圆形形状。例如，根据本发明构思的示例性实施例，第一边缘隔离绝缘层DAe1的下表面的截面形状可以具有凹陷的梯形或四边形形状。由于第一边缘隔离绝缘层DAe1穿过至少一个材料层103-1，因此至少一个材料层103-1可以与第一边缘隔离绝缘层DAe1的侧壁接触。
在本实施例的存储器装置100中，主隔离绝缘层DAm在第二方向(y方向)上的第一宽度或CD C1可以小于第一边缘隔离绝缘层DAe1在第二方向(y方向)上的第二宽度或CDC2。然而，根据本发明构思的示例性实施例，主隔离绝缘层DAm的第一宽度C1可以与第一边缘隔离绝缘层DAe1的第二宽度C2基本相同。
图6A是图2的存储器装置100的单元区域CA的一部分的放大俯视图，图6B是沿图6A的线Ⅱ-Ⅱ'截取的隔离沟槽的结构的截面图。
参照图6A和图6B，单元区域CA可以包括主单元区域CAm和第二边缘单元区域CAe2。如图6A所示，第二边缘单元区域CAe2可以与垫外部区域MOA或阶梯结构区域STA相邻。如上所述，垫外部区域MOA可以是在芯片在第二方向(y方向)上的两个最外面的区域处具有阶梯结构的区域。主单元区域CAm可以在第二方向(y方向)上远离垫外部区域MOA。另外，可以在主单元区域CAm中布置在第一方向(x方向)上延伸的主隔离绝缘层DAm，并且可以在第二边缘单元区域CAe2中布置在第一方向(x方向)上延伸的第二边缘隔离绝缘层DAe2。
尽管在第二边缘单元区域CAe2中布置了三个第二边缘隔离绝缘层DAe2，但是第二边缘隔离绝缘层DAe2的数量不限于三个。例如，可以在第二边缘单元区域CAe2中布置两个或更少的第二边缘隔离绝缘层DAe2或者四个或更多的第二边缘隔离绝缘层DAe2。另外，在图6A中，尽管基于与第二边缘隔离绝缘层DAe2间隔开的位置将垫外部区域MOA与第二边缘单元区域CAe2区分开，但是垫外部区域MOA与第二边缘单元区域CAe2的区别不限于此。例如，可以基于第一出现的第二边缘隔离绝缘层DAe2来将垫外部区域MOA与第二边缘单元区域CAe2区分开。
在本实施例的存储器装置100中，如图6B所示，用于主隔离绝缘层DAm的沟槽的结构可以不同于用于第二边缘隔离绝缘层DAe2的沟槽的结构。例如，在图6B中，当从垫外部区域MOA起的第一沟槽至第三沟槽Te是用于第二边缘隔离绝缘层DAe2的沟槽，并且第四沟槽Tm是用于主隔离绝缘层DAm的沟槽时，第一沟槽Te的深度可以小于第四沟槽Tm的深度。特别地，第四沟槽Tm可以形成为这样的形状，在该形状中，通过穿过模制结构ST1而使第四沟槽Tm的底表面在支撑层105的上表面上凹陷。然而，第一沟槽Te可以形成为这样的形状，在该形状中，第一沟槽Te的底表面在模制结构ST1的下侧处的牺牲层(参见图11A的SL)的上表面上凹陷而不完全穿过模制结构ST1。
作为参考，在垫外部区域MOA中，诸如氧化膜的平坦绝缘层150覆盖阶梯结构的上部。然而，在第二边缘单元区域CAe2中，可以布置非阶梯形状的模制结构ST1。因此，在与垫外部区域MOA相邻的第二边缘单元区域CAe2中，可以根据诸如模制应力和/或蚀刻负载的影响，以比主单元区域CAm中的沟槽更小的深度形成沟槽。
如图6B所示，可以以与用于主隔离绝缘层DAm的第四沟槽Tm的深度类似的深度来形成用于第二边缘隔离绝缘层DAe2的第二沟槽Te和第三沟槽Te。然而，根据本发明构思的示例性实施例，可以以与第一沟槽Te的深度基本相同的深度或者以在第一沟槽Te的深度和第四沟槽Tm的深度之间的深度来形成第二沟槽Te和第三沟槽Te。可替代地，根据本发明构思的示例性实施例，可以以与主单元区域CAm中的沟槽基本相同的深度来形成第二边缘单元区域CAe2中的沟槽。此外，根据本发明构思的示例性实施例，可以以比主单元区域CAm中的沟槽更大的深度来形成第二边缘单元区域CAe2中的沟槽。例如，像用于第一边缘隔离绝缘层DAe1的沟槽一样，可以形成第二边缘单元区域CAe2中的沟槽直到使基板101暴露的深度。可以这样做以防止诸如模制提升之类的故障。
图7A和图7B是与图6A的单元区域CA相对应的存储器装置100的截面图，其中为了方便起见，在附图中省略了第一上层间绝缘层160上方的部分。将一起参照图4描述图7A和图7B，并且将简单地重复或省略参照图4进行的描述。
参照图7A，本实施例的存储器装置100还可以包括在第二边缘单元区域CAe2中的基板101上的垂直结构VCS和堆叠结构ST。然而，关于至少一个绝缘层103-2、垂直结构VCS和至少一个绝缘层103-2的接触结构、以及第二边缘隔离绝缘层DAe2的结构，第二边缘单元区域CAe2可以与主单元区域CAm不同。更具体地，至少一个绝缘层103-2可以包括水平绝缘层103b以及分别在水平绝缘层103b的上表面和下表面上的薄膜绝缘层103u和薄膜绝缘层103d。水平绝缘层103b可以由氮化膜(例如，氮化硅膜)形成，并且薄膜绝缘层103u和薄膜绝缘层103d可以由氧化膜(例如，氧化硅膜)形成。然而，水平绝缘层103b以及薄膜绝缘层103u和薄膜绝缘层103d的材料不限于此。
至少一个绝缘层103-2可以与垂直结构VCS的侧壁多绝缘层SMI的侧壁接触。另外，由于至少一个绝缘层103-2不穿过侧壁多绝缘层SMI，因此至少一个绝缘层103-2可以在支撑层105和基板101之间具有均匀的厚度。例如，在图7A中，至少一个绝缘层103-2具有均匀的厚度，但是在图7B中，第一水平层103在其穿透侧壁多绝缘层SMI处具有变化的厚度。
当在第二边缘单元区域CAe2中形成用于隔离的沟槽时，通过在未来的水平层替换工艺中去除模制结构(参见图11A的ST1)中的牺牲层SL和层间绝缘层ILD而不穿过支撑层105，最终的第二边缘隔离绝缘层DAe2可以具有这样的结构，在该结构中，在堆叠结构ST之间垂直地填充第二边缘隔离绝缘层DAe2，并且在层间绝缘层ILD和支撑层105之间水平地填充第二边缘隔离绝缘层DAe2。结果，第二边缘隔离绝缘层DAe2可以与垂直结构VCS的沟道层CL或掩埋绝缘层BI接触。
根据本发明构思的示例性实施例，在第二边缘单元区域CAe2中，第二边缘隔离绝缘层DAe2可以在朝向垂直结构VCS延伸的绝缘层部分处具有空隙。可替代地，根据本发明构思的示例性实施例，当用于隔离的沟槽仅暴露层间绝缘层ILD而不暴露牺牲层SL时，通过在水平层替换工艺中仅稍微去除牺牲层SL和层间绝缘层ILD的在与沟槽相邻的部分处的部分，第二边缘隔离绝缘层DAe2可以具有不与垂直结构VCS接触的结构。此外，当用于隔离的沟槽不穿过支撑层105时，根据诸如水平层替换工艺的未来工艺中的工艺变化，第二边缘隔离绝缘层DAe2可以具有除了上述结构之外的各种结构。
参照图7B，本实施例的存储器装置100还可以包括在第二边缘单元区域CAe2中的基板101上的垂直结构VCS和堆叠结构ST。第一水平层103、垂直结构VCS和第一水平层103的接触结构、以及第二边缘隔离绝缘层DAe2的结构可以与主单元区域CAm中的这些基本相同。换句话说，像在主单元区域CAm中一样，可以在第二边缘单元区域CAe2中形成用于隔离的沟槽直到基板101，并且在这种情况下，可以以与在主单元区域CAm中基本相同的方式执行未来的水平层替换工艺。因此，可以在第二边缘单元区域CAe2中形成与在主单元区域CAm中基本相同的第一水平层103、垂直结构VCS和第一水平层103的接触结构、以及第二边缘隔离绝缘层DAe2的结构。
图8是图2的存储器装置100的单元区域CA的一部分的放大俯视图，图9A是图8的范围C的放大俯视图，图9B是沿图9A的线Ⅲ-Ⅲ'截取的存储器装置100的截面图。另外，图9C是沿图9A的线Ⅳ-Ⅳ'截取的下部的一部分的截面图，图9D是图9A的延伸区域EA中的特定层隔离沟槽的结构的截面图。
参照图8，在本实施例的存储器装置100中，块单位的单元可以在第二方向(y方向)上布置在单元区域CA中。另外，延伸区域EA可以在第一方向(x方向)上布置在单元区域CA的两侧。一个块的单元区域CA可以将在第一方向(x方向)上的任一侧处的延伸区域EA用作电极焊盘。例如，右侧的第一块BI的单元区域CA可以使用在第一方向(x方向)上位于下侧处的第一延伸区域EA-1作为电极焊盘，并且左侧的第二块BII的单元区域CA可以使用在第一方向(x方向)上位于上侧处的第二延伸区域EA-II作为电极焊盘。
参照图9A至图9D，垂直结构VCS可以布置在单元区域CA中。另外，垂直结构VCSd也可以布置在延伸区域EA中。如上所述，延伸区域EA中的垂直结构VCSd可以是伪结构。可以以包围连接到延伸区域EA中的电极焊盘的垂直接触件VC的形状来布置延伸区域EA中的垂直结构VCSd。
这里，虚线LIE是堆叠结构ST的下部分，并且可以指示具有至少一个绝缘层103-2的区域和没有至少一个绝缘层103-2的区域之间的边界。例如，如图9C所示，至少一个绝缘层103-2不存在于主隔离绝缘层DAm的下部分，因此，支撑层105可以直接形成在基板101上。另外，如通过虚线LIE所示，至少一个绝缘层103-2可以不存在于单元区域CA与延伸区域EA之间的边界部分。
隔离绝缘层DA可以在第一方向(x方向)上从单元区域CA延伸到延伸区域EA。当通孔布线区域THV-A布置在第一块BI的右侧时，第一块BI中的单元区域CA的至少一部分可以对应于第一边缘单元区域CAe1。另外，第一边缘单元区域CAe1中的隔离绝缘层DA可以对应于第一边缘隔离绝缘层DAe1。例如，在图9A中，右侧的隔离绝缘层DA可以对应于第一边缘隔离绝缘层DAe1，并且左侧的隔离绝缘层DA可以对应于主隔离绝缘层DAm。
因此，如图9B所示，左侧的主隔离绝缘层DAm和与左侧的主隔离绝缘层DAm接触的第一水平层103可以具有与图4的主单元区域CAm中的主隔离绝缘层DAm和第一水平层103基本相同的结构。然而，这里，主隔离绝缘层DAm可以不与基板101接触。另外，右侧的第一边缘隔离绝缘层DAe1和与右侧的第一边缘隔离绝缘层DAe1接触的至少一个材料层103-1可以具有与图4的第一边缘单元区域CAe1中的第一边缘隔离绝缘层DAe1和至少一个材料层103-1基本相同的结构。第一水平层103和至少一个材料层103-1可以在第二方向(y方向)上的中间部分处彼此接触。根据本发明构思的示例性实施例，当主隔离绝缘层DAm在第二方向(y方向)上稍微靠近第一边缘单元区域CAe1时，可以仅存在首先通过替换工艺形成的第一水平层103，并且可以不存在至少一个材料层103-1。
如上所述，延伸区域EA的阶梯结构部分可以由诸如氧化膜的平坦绝缘层150覆盖，并且平坦绝缘层150的厚度可以随着平坦绝缘层150在第一方向(x方向)上更加远离单元区域CA而更厚。通常，在形成隔离沟槽的工艺中，与模制结构ST1的部分相比，可以更容易地蚀刻氧化膜部分。因此，如图9D所示，沟槽的深度可以随着在第一方向(x方向)上更加远离单元区域CA而更大。在图9D中，第一ST至第四ST可以表示从单元区域CA起的第一阶梯部分至第四阶梯部分。然而，沟槽的深度不必连续更大，例如，当沟槽与单元区域CA相距一定距离时，沟槽的深度可以基本相同。
图10是根据本发明构思的示例性实施例的存储器装置100的截面图。
参照图10，在本实施例的存储器装置100中，单元区域CA和延伸区域EA可以布置在基板101上，并且外围电路区域PCA可以布置在基板101下面。具有在外围电路区域PCA上的单元区域CA的结构或存储器装置可以称为外围上单元(COP)结构或存储器装置。
单元区域CA的部分与关于图4的单元区域CAm和CAe1所描述的相同。然而，图4的单元区域CAm和CAe1可以对应于与第一方向(x方向)正交的截面，而图10的单元区域CA的该部分可以对应于与第二方向(y方向)正交的截面。
延伸区域EA的部分与关于图9A的延伸区域EA所描述的相同。然而，图9A的延伸区域EA对应于俯视图，而图10的延伸区域EA的该部分可以对应于与第二方向(y方向)正交的截面。如图10所示，电极层EL在第一方向(x方向)上延伸并且在延伸区域EA中具有阶梯结构，并且暴露部分可以对应于电极层EL的电极焊盘。垂直接触件VC可以连接到这样的电极焊盘。垂直接触件VC可以分别通过接触插塞CP连接到其上的互连线ICL。尽管在图10中电极焊盘以一层单位暴露，但是根据本发明构思的示例性实施例，电极焊盘可以以两层单位暴露。在以两层单位暴露电极焊盘的结构中，延伸区域EA可以被划分为两个局部延伸区域，其中，奇数层电极焊盘在一个局部延伸区域中暴露，并且偶数层电极焊盘在另一个局部延伸区域中暴露。
外围电路区域PCA可以在基板101下面。换句话说，单元区域CA可以堆叠在外围电路区域PCA上。因此，单元区域CA可以覆盖在外围电路区域PCA上。外围电路区域PCA可以形成在基底基板201上。基底基板201可以与关于图4的基板101所描述的相同。在本实施例的存储器装置100中，基底基板201可以基于单晶硅晶片形成。基底基板201可以具有掺杂有n型杂质的n阱区域和掺杂有p型杂质的p阱区域，并且有源区域可以限定在由装置隔离层隔离开的n阱区域和p阱区域中。
在外围电路区域PCA中，可以布置高压晶体管和/或低压晶体管以及诸如电阻器和电容器的无源器件。例如，外围电路区域PCA可以包括外围电路晶体管PTR，该外围电路晶体管PTR包括外围电路栅电极PG和源极/漏极区域S/D。另外，外围电路区域PCA可以包括连接到外围电路栅电极PG和源极/漏极区域S/D的外围电路线LM0、LM1和LM2。在图10中，尽管外围电路线LM0、LM1和LM2以三层结构形成，但是外围电路线LM0、LM1和LM2的分层结构不限于此。外围电路晶体管PTR可以连接到外围电路线LM0，并且外围电路线LM0、LM1和LM2可以通过垂直接触件VC0、VC1和VC2彼此连接。
基底层间绝缘层220可以在基底基板201上以覆盖外围电路线LM0、LM1和LM2和垂直接触件VC0、VC1和VC2。尽管在图10中将基底层间绝缘层220示出为单层结构，但是根据外围电路线LM0、LM1和LM2的分层结构，基底层间绝缘层220可以具有多层结构。
通孔布线区域THV-A可以在单元区域CA或延伸区域EA中。如上所述，可以在通孔布线区域THV-A中形成通孔THV。单元区域CA中的线可以通过通孔THV连接到外围电路区域PCA中的线。介质绝缘层250可以在基板101和外围电路区域PCA之间。介质绝缘层250可以由例如氧化膜形成。然而，介质绝缘层250的材料不限于氧化膜。
另外，基板101可以由多晶硅形成。例如，可以在介质绝缘层250上形成用于基板的沟槽区域，并且可以通过用多晶硅填充沟槽区域来形成基板101。这样，当基板101由多晶硅形成时，外围电路区域PCA可以形成在基底基板201上，并且基板101可以形成在介质绝缘层250上。其后，可以在基板101上形成单元区域CA和延伸区域EA，并且可以在通孔布线区域THV-A中形成通孔THV，从而实施COP结构。
可替代地，基板101可以由单晶硅基板形成。当基板101由单晶硅基板形成时，外围电路区域PCA可以形成在基底基板201上，单元区域CA和延伸区域EA可以形成在基板101上。之后，可以将包括基板101的芯片或晶片堆叠并接合到包括基底基板201的芯片或晶片上，然后，可以在通孔布线区域THV-A中形成通孔THV，从而实施COP结构。
图11A至图16B是根据本发明构思的示例性实施例的制造三维非易失性存储器装置的方法的截面图，其中，编号为A的附图(例如，11A)是主单元区域CAm的截面图，编号为B的附图(例如，11B)是第一边缘单元区域CAe1的截面图。将一起参照图4和图7描述图11A至图16B，并且将简单地重复或省略参照图4和图7进行的描述。
参照图11A和图11B，在基板101上形成至少一个绝缘层103-2和支撑层105。至少一个绝缘层103-2可以包括水平绝缘层103b和分别在水平绝缘层103b的上表面和下表面上的薄膜绝缘层103u和薄膜绝缘层103d。例如，水平绝缘层103b可以由氮化硅膜形成，并且薄膜绝缘层103u和薄膜绝缘层103d可以由氧化硅膜形成。另外，支撑层105可以由多晶硅形成。然而，至少一个绝缘层103-2和支撑层105的材料不限于此。
在支撑层105上形成模制结构ST1。模制结构ST1可以包括垂直且交替地堆叠的牺牲层SL和层间绝缘层ILD。在模制结构ST1中，牺牲层SL可以由对层间绝缘层ILD具有蚀刻选择性的材料形成。例如，牺牲层SL可以由氮化硅膜形成，并且层间绝缘层ILD可以由氧化硅膜形成。然而，牺牲层SL和层间绝缘层ILD的材料不限于此。
通过修整工艺，在延伸区域EA和垫外部区域MOA中形成阶梯结构的模制结构ST1。之后，覆盖模制结构ST1的材料层沉积在基板101的整个表面上并且被平坦化以形成平坦绝缘层150。平坦绝缘层150可以覆盖单元区域CA中的模制结构ST1以及延伸区域EA和垫外部区域MOA中的阶梯结构的模制结构ST1。
在单元区域CA和延伸区域EA中，形成穿过模制结构ST1的垂直孔。垂直孔可以以这样的形式形成，在该形式中，通过穿过模制结构ST1、支撑层105和至少一个绝缘层103-2而使基板101的上部凹陷。在垂直孔中形成侧壁多绝缘层SMI、沟道层CL和掩埋绝缘层BI，以形成垂直结构VCS和VCSd。
在基板101的整个表面上形成覆盖垂直结构VCS和VCSd的上表面和平坦绝缘层150的第一上层间绝缘层160。此后，蚀刻第一上层间绝缘层160、平坦绝缘层150和模制结构ST1以形成在第一方向(x方向)上延伸的隔离沟槽DT。模制结构ST1的牺牲层SL和层间绝缘层ILD可以暴露于隔离沟槽DT的侧壁。隔离沟槽DT可以包括在主单元区域CAm中的主隔离沟槽DTm和在第一边缘单元区域CAe1中的第一边缘隔离沟槽DTe1。第一边缘隔离沟槽DTe1可以比主隔离沟槽DTm深。
如图11A和图11B所示，主隔离沟槽DTm可以形成为通过穿过模制结构ST1和支撑层105而暴露至少一个绝缘层103-2。第一边缘隔离沟槽DTe1可以以这样的形式形成，在该形式中，通过穿过模制结构ST1、支撑层105和至少一个绝缘层103-2而使基板101的上部凹陷。
参照图12A和图12B，在基板101的整个表面上形成间隔件材料层SP。间隔件材料层SP可以覆盖隔离沟槽DT的内部，例如，隔离沟槽DT的底表面和侧壁。另外，间隔件材料层SP可以覆盖第一上层间绝缘层160的上表面。间隔件材料层SP可以由多晶硅形成。然而，间隔件材料层SP的材料不限于此。
参照图13A和图13B，蚀刻间隔件材料层SP的下表面以通过隔离沟槽DT的下表面暴露相应的材料层。通过蚀刻间隔件材料层SP的下表面而暴露的材料层的上部可以凹陷。特别地，在主隔离沟槽DTm中，通过蚀刻间隔件材料层SP的下表面而通过主隔离沟槽DTm的下表面暴露至少一个绝缘层103-2，并且至少一个绝缘层103-2的上部可以进一步凹陷。在这种情况下，例如，可以通过去除上覆的薄膜绝缘层103u而使水平绝缘层103b的上部凹陷。在第一边缘隔离沟槽DTe1中，通过蚀刻间隔件材料层SP的下表面而通过第一边缘隔离沟槽DTe1的下表面暴露基板101，并且基板101的上部可以进一步凹陷。
间隔件材料层SP的下表面的蚀刻可以通过例如回蚀工艺来执行。通常，回蚀工艺以均匀的厚度蚀刻整个间隔件材料层SP，但是在本实施例的存储器装置制造工艺中，在回蚀工艺之前，可以在第一上层间绝缘层160的上表面上的和隔离沟槽DT的入口上的间隔件材料层SP上形成薄的保护膜，然后，可以执行回蚀工艺，从而仅蚀刻间隔件材料层SP的下表面部分。这里，保护膜可以是包含例如碳(C)的材料层。
参照图14A和图14B，去除通过蚀刻间隔件材料层SP的下表面而暴露的水平绝缘层103b和牺牲层SL。特别地，在主隔离沟槽DTm中，水平绝缘层103b被去除。在这种情况下，在薄膜绝缘层103u和103d之间形成空的空间。水平绝缘层103b和牺牲层SL由氮化硅膜形成，因此可以通过使用包含磷酸的蚀刻剂通过回拉工艺来去除水平绝缘层103b和牺牲层SL。在第一边缘隔离沟槽DTe1中，仅多晶硅的基板101被暴露。在这种情况下，水平绝缘层103b和牺牲层SL被间隔件材料层SP覆盖，因此水平绝缘层103b和牺牲层SL可以不被蚀刻。
在去除水平绝缘层103b和牺牲层SL的工艺中，也可以通过干法蚀刻去除水平绝缘层103b的上表面和下表面上的薄膜绝缘层103u和薄膜绝缘层103d。另外，在去除薄膜绝缘层103u和薄膜绝缘层103d的工艺中，也可以去除垂直结构VCS的侧壁多绝缘层SMI，从而暴露垂直结构VCS的沟道层CL。图14A和图14B示出了在蚀刻薄膜绝缘层103u和薄膜绝缘层103d之前的状态，并且因此，示出了垂直结构VCS的侧壁多绝缘层SMI被保持的状态。
参照图15A和图15B，用导电层替换去除了水平绝缘层103b和牺牲层SL的部分。特别地，在主隔离沟槽DTm中，例如多晶硅的导电层可以替换水平绝缘层103b。例如，导电层可以设置在薄膜绝缘层103u和薄膜绝缘层103d之间的空间中。如图15A和图15B所示，在导电层的替换工艺中，可以在水平方向上从内侧填充导电层，从而具有其中隔离沟槽DT的下部向内侧凹陷的结构。这是因为在导电层的替换工艺中，通过重复蚀刻和沉积以形成无空隙的导电层来执行工艺。当连续执行这样的工艺时，导电层可以被填充直到隔离沟槽DT的下部的部分。
通过导电层的替换工艺，在具有主隔离沟槽DTm的主单元区域CAm中，可以形成与垂直结构VCS的沟道层CL接触的第一水平层103。如上所述，第一水平层103可以形成公共源极线CSL。
在形成第一水平层103之后，去除间隔件材料层SP。通过去除间隔件材料层SP，模制结构ST1的牺牲层SL和层间绝缘层ILD可以再次暴露于隔离沟槽DT的侧壁。在第一边缘隔离沟槽DTe1的最低部分处，至少一个绝缘层103-2可以暴露于第一边缘隔离沟槽DTe1的侧壁。
参照图16A和图16B，可以通过用导电材料(例如，W)替换模制结构ST1的牺牲层SL来形成电极层EL。通过替换工艺形成电极层EL，可以形成其中电极层EL和层间绝缘层ILD交替地堆叠的堆叠结构ST。在第一边缘隔离沟槽DTe1中，可以通过用W替换至少一个绝缘层103-2的水平绝缘层103b来形成至少一个材料层103-1。至少一个材料层103-1可以包括例如第二水平层103a以及分别在第二水平层103a的上表面和下表面上的薄膜绝缘层103u和103d。另外，至少一个材料层103-1可以与垂直结构VCS的侧壁多绝缘层SMI接触。具有第一边缘隔离沟槽DTe1的第一边缘单元区域CAe1不是其中布置有正常单元的区域，因此，第二水平层103a不必执行电功能。
此后，可以通过用绝缘层填充隔离沟槽DT的一部分来形成隔离绝缘层DA。隔离绝缘层DA可以包括例如在主单元区域CAm中的主隔离绝缘层DAm和在第一边缘单元区域CAe1中的第一边缘隔离绝缘层DAe1。
此后，可以在延伸区域EA中形成垂直接触件VC，并且可以在单元区域CA和延伸区域EA中形成接触插塞CP、子位线SBL、位线接触插塞BCP、位线BL和互连线ICL。另外，可以在通孔布线区域THV-A中形成通孔THV。
虽然已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是应理解，在不脱离如随附的权利要求陈述的本发明构思的精神和范围的情况下，可以对其进行形式和细节上的各种改变。

Claims (20)

1.一种三维非易失性存储器装置，包括：
第一基板，其包括单元区域和在第一方向上布置在所述单元区域的一侧的延伸区域，其中，所述延伸区域具有阶梯结构；
垂直结构，其从所述第一基板的上表面在垂直方向上延伸；
堆叠结构，其具有沿所述垂直结构的侧壁交替地堆叠在所述第一基板上的电极层和层间绝缘层；
隔离绝缘层，其在所述第一基板上在所述第一方向上延伸，并在与所述第一方向相交的第二方向上将所述电极层隔离；以及
通孔布线区域，其与所述单元区域或所述延伸区域相邻，并且具有穿过所述第一基板的通孔，
其中，所述单元区域包括其中布置有正常单元的主单元区域和在所述单元区域的周边部分处的边缘单元区域，
所述隔离绝缘层包括在所述主单元区域中的主隔离绝缘层和在所述边缘单元区域中的边缘隔离绝缘层，并且
所述主隔离绝缘层的下表面高于所述第一基板的上表面并且具有与所述边缘隔离绝缘层的下表面的深度不同的深度。
2.根据权利要求1所述的三维非易失性存储器装置，还包括支撑层，所述支撑层布置在所述第一基板上的所述堆叠结构下面并且平行于所述第一基板的上表面延伸，
其中，所述垂直结构包括在所述垂直方向上延伸的沟道层和在所述沟道层上的侧壁多绝缘层，
在所述主单元区域中，第一水平层布置在所述支撑层下面，所述第一水平层平行于所述第一基板的上表面延伸，穿过所述侧壁多绝缘层并与所述沟道层接触，
在所述边缘单元区域中，至少一个材料层布置在所述支撑层下面，所述至少一个材料层平行于所述第一基板的上表面延伸，并且所述至少一个材料层包括以下中的任一者：穿过所述侧壁多绝缘层并与所述沟道层接触的第一水平层、与所述侧壁多绝缘层接触的第一绝缘层、和与所述侧壁多绝缘层接触的第二水平层。
3.根据权利要求1所述的三维非易失性存储器装置，还包括支撑层，所述支撑层布置在所述第一基板上的所述堆叠结构下面并且平行于所述第一基板的上表面延伸，
其中，所述边缘单元区域包括在所述第二方向上与所述通孔布线区域相邻的第一边缘单元区域和与所述单元区域的最外部相邻的第二边缘单元区域，
所述边缘隔离绝缘层包括在所述第一边缘单元区域中的第一边缘隔离绝缘层和在所述第二边缘单元区域中的第二边缘隔离绝缘层，
在所述支撑层下面并且平行于所述第一基板的上表面延伸的至少一个材料层布置在所述边缘单元区域中，
所述第一边缘隔离绝缘层的下表面低于所述第一基板的上表面，并且
所述至少一个材料层包括与所述垂直结构的侧壁多绝缘层接触的水平层和在所述水平层的上表面和下表面上的薄膜绝缘层。
4.根据权利要求1所述的三维非易失性存储器装置，还包括支撑层，所述支撑层布置在所述第一基板上的所述堆叠结构下面并且平行于所述第一基板的上表面延伸，
其中，在所述支撑层下面并且平行于所述第一基板的上表面延伸的至少一个材料层布置在所述边缘单元区域中，并且
所述边缘隔离绝缘层的下表面高于所述至少一个材料层的上表面。
5.根据权利要求1所述的三维非易失性存储器装置，还包括：
支撑层，其布置在所述第一基板上的所述堆叠结构下面并且平行于所述第一基板的上表面延伸，
其中，所述延伸区域和与所述延伸区域相邻的所述边缘单元区域包括在所述支撑层和所述第一基板之间的至少一个材料层，并且
所述主隔离绝缘层延伸到所述延伸区域，并且所述主隔离绝缘层在所述延伸区域中的深度大于在所述单元区域中的深度。
6.根据权利要求2所述的三维非易失性存储器装置，其中，所述第一水平层包括多晶硅，并且
所述第二水平层包括钨。
7.根据权利要求1所述的三维非易失性存储器装置，还包括支撑层，所述支撑层布置在所述第一基板上的所述堆叠结构下面并且平行于所述第一基板的上表面延伸，
其中，所述垂直结构的下表面低于所述第一基板的上表面，并且
在所述主单元区域中，与所述垂直结构的沟道层接触的水平层的上表面高于所述支撑层的下表面，并且所述水平层的下表面低于所述第一基板的上表面。
8.根据权利要求1所述的三维非易失性存储器装置，还包括在第二基板上的外围电路区域，
其中，所述外围电路区域在所述第一基板下面，并且
所述单元区域中的线通过所述通孔连接到所述外围电路区域中的线。
9.一种三维非易失性存储器装置，包括：
基板，其包括其中布置有单元的单元区域和在第一方向上布置在所述单元区域的一侧的延伸区域，其中，所述延伸区域具有在所述第一方向上的阶梯结构；
垂直结构，其从所述基板的上表面在垂直方向上延伸；
堆叠结构，其具有沿所述垂直结构的侧壁交替地堆叠在所述基板上的电极层和层间绝缘层；以及
隔离绝缘层，其在所述基板上在所述第一方向上延伸，并在与所述第一方向相交的第二方向上将所述电极层隔离，
其中，所述单元区域包括其中布置有正常单元的主单元区域和位于所述单元区域的周边部分处的边缘单元区域，
所述隔离绝缘层包括在所述主单元区域中的主隔离绝缘层和在所述边缘单元区域中的边缘隔离绝缘层，并且
所述边缘隔离绝缘层中的至少两个边缘隔离绝缘层具有不同的深度。
10.根据权利要求9所述的三维非易失性存储器装置，其中，具有穿过所述基板的通孔的通孔布线区域被布置为与所述边缘单元区域相邻，
所述主隔离绝缘层的下表面高于所述基板的上表面，并且
所述边缘隔离绝缘层的与所述通孔布线区域相邻的下表面低于所述基板的上表面。
11.根据权利要求9所述的三维非易失性存储器装置，其中，所述主隔离绝缘层的下表面高于所述基板的上表面，并且
所述边缘隔离绝缘层中的一个边缘隔离绝缘层在第二方向上的下表面高于所述主隔离绝缘层的下表面。
12.根据权利要求9所述的三维非易失性存储器装置，还包括：
支撑层，其布置在所述基板上的所述堆叠结构下面并且平行于所述基板的上表面延伸；以及
至少一个材料层，其布置在所述支撑层和所述基板之间并且平行于所述基板的上表面延伸，
其中，所述垂直结构包括在所述垂直方向上延伸的沟道层和在所述沟道层上的侧壁多绝缘层，并且
所述至少一个材料层包括以下中的任一者：穿过所述侧壁多绝缘层并与所述沟道层接触的第一水平层、与所述侧壁多绝缘层接触的水平绝缘层、和与所述侧壁多层绝缘层接触的第二水平层。
13.一种制造三维非易失性存储器装置的方法，所述方法包括：
在基板上形成至少一个绝缘层和支撑层，其中，所述基板包括单元区域和延伸区域；
通过在所述支撑层上交替地堆叠层间绝缘层和牺牲层来形成模制结构；
形成从所述基板的上表面在垂直方向上延伸并穿过所述至少一个绝缘层、所述支撑层和所述模制结构的垂直结构；
形成在第一方向上在所述基板上延伸并在与所述第一方向相交的第二方向上将所述单元区域和所述延伸区域隔离开的隔离沟槽；
形成覆盖所述隔离沟槽的下表面和侧壁的间隔件；
通过去除所述间隔件的下表面来暴露所述至少一个绝缘层；
通过用第一导电层替换所述至少一个绝缘层来形成与所述垂直结构的沟道层接触的第一水平层；
通过去除所述隔离沟槽中的所述隔离件来将所述层间绝缘层和所述牺牲层暴露于所述隔离沟槽的侧壁；
通过用第二导电层替换所述牺牲层来形成具有沿所述垂直结构的侧壁交替地堆叠的电极层和层间绝缘层的堆叠结构；以及
通过在所述隔离沟槽内填充掩埋绝缘层来形成隔离绝缘层，
其中，所述单元区域包括其中布置有正常单元的主单元区域和在所述单元区域的周边部分处的边缘单元区域，
所述隔离沟槽包括在所述主单元区域中的主隔离沟槽和在所述边缘单元区域中的多个边缘隔离沟槽，
所述主隔离沟槽暴露所述至少一个绝缘层，并且
所述多个边缘隔离沟槽中的一些暴露所述基板。
14.根据权利要求13所述的方法，其中，所述至少一个绝缘层包括水平绝缘层和在所述水平绝缘层的上表面和下表面上的薄膜绝缘层，并且
暴露所述至少一个绝缘层包括：
通过所述主单元区域中的所述隔离沟槽的下表面暴露所述水平绝缘层；和
在所述边缘单元区域中，通过所述隔离沟槽的下表面暴露所述基板，并用所述间隔件覆盖所述至少一个绝缘层。
15.根据权利要求14所述的方法，其中，暴露所述层间绝缘层和所述牺牲层包括将所述至少一个绝缘层暴露于所述边缘单元区域中的所述隔离沟槽的侧壁，
形成所述堆叠结构包括通过用所述第二导电层替换所述水平绝缘层来形成第二水平层，并且
所述第二水平层与所述垂直结构的侧壁多绝缘层接触，并且所述薄膜绝缘层被保持在所述第二水平层的上表面和下表面上。
16.根据权利要求13所述的方法，其中，包括穿过所述基板的通孔的通孔布线区域被布置为与所述边缘单元区域相邻，
所述边缘单元区域包括在所述第二方向上与所述通孔布线区域相邻的第一边缘单元区域和在所述单元区域的最外部处的第二边缘单元区域，并且
暴露所述至少一个绝缘层包括：
通过所述主单元区域中的所述主隔离沟槽的下表面暴露水平绝缘层；和
通过所述第一边缘单元区域中的所述边缘隔离沟槽的下表面暴露所述基板。
17.根据权利要求13所述的方法，其中，形成所述至少一个绝缘层和所述支撑层包括：在与所述延伸区域中的所述隔离沟槽相对应的第一区域和与所述单元区域和所述延伸区域之间的边界相对应的第二区域处去除所述至少一个绝缘层，和将所述支撑层直接形成在所述基板上。
18.根据权利要求13所述的方法，其中，所述垂直结构的下表面低于所述基板的上表面，
形成所述第一水平层包括：在所述主单元区域中，去除所述垂直结构的侧壁多绝缘层并暴露所述沟道层，使得所述第一水平层与所述沟道层接触；
所述第一水平层的与所述沟道层接触的部分的上表面高于所述支撑层的下表面，并且
所述部分的下表面低于所述基板的上表面。
19.根据权利要求13所述的方法，还包括：
在形成所述垂直结构之前，在所述延伸区域中在所述第一方向上暴露所述牺牲层，并在所述单元区域外部在所述第二方向上暴露所述牺牲层；以及
在形成所述隔离绝缘层之后，在所述延伸区域中形成与所述电极层接触的垂直接触件，
其中，形成所述垂直接触件包括：在所述单元区域之间的通孔布线区域或所述延伸区域之间的通孔布线区域中，形成穿过所述基板并连接到与所述基板重叠的外围电路区域中的线的通孔。
20.一种三维非易失性存储器装置，包括：
基板，其包括第一单元区域和第二单元区域；
第一垂直结构，其在所述第一单元区域中从所述基板的上表面在垂直方向上延伸；
第二垂直结构，其在所述第二单元区域中从所述基板的上表面在所述垂直方向上延伸；
堆叠结构，其具有沿所述第一垂直结构和所述第二垂直结构的侧壁交替地堆叠在所述基板上的电极层和层间绝缘层；
水平层，其设置在所述基板的上表面上并穿透所述第一垂直结构的侧壁；以及
材料层，其设置在所述基板的上表面上并接触所述第二垂直结构的侧壁。
CN202011446347.0A 2020-02-13 2020-12-09 三维非易失性存储器装置及其制造方法 Pending CN113257833A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200017777A KR20210103255A (ko) 2020-02-13 2020-02-13 3차원 비휘발성 메모리 소자 및 그 제조방법
KR10-2020-0017777 2020-02-13

Publications (1)

Publication Number Publication Date
CN113257833A true CN113257833A (zh) 2021-08-13

Family

ID=77180621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011446347.0A Pending CN113257833A (zh) 2020-02-13 2020-12-09 三维非易失性存储器装置及其制造方法

Country Status (3)

Country Link
US (1) US11910600B2 (zh)
KR (1) KR20210103255A (zh)
CN (1) CN113257833A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020258224A1 (en) * 2019-06-28 2020-12-30 Yangtze Memory Technologies Co., Ltd. Methods of semiconductor device fabrication
KR20210117392A (ko) 2020-03-18 2021-09-29 삼성전자주식회사 3차원 반도체 메모리 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498676B1 (ko) 2008-09-30 2015-03-09 삼성전자주식회사 3차원 반도체 장치
KR101916222B1 (ko) 2011-04-29 2018-11-08 삼성전자 주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
US9583439B1 (en) 2015-08-10 2017-02-28 Macronix International Co., Ltd. Memory device comprising memory strings penetrating through a stacking structure and electrically contacting with a metal layer and method for fabricating the same
KR102607833B1 (ko) 2016-05-23 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102630954B1 (ko) 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20180137272A (ko) * 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102631939B1 (ko) 2018-02-07 2024-02-02 삼성전자주식회사 3차원 반도체 메모리 장치

Also Published As

Publication number Publication date
US11910600B2 (en) 2024-02-20
KR20210103255A (ko) 2021-08-23
US20210257384A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
KR101978105B1 (ko) 3차원 메모리 어레이 하부의 워드 라인 디코더 회로부
KR101033390B1 (ko) 반도체 메모리 장치
KR101857681B1 (ko) 3차원 반도체 기억 소자 및 그 제조방법
US20230209833A1 (en) Semiconductor storage device
US8048798B2 (en) Method for manufacturing a nonvolatile semiconductor storage device where memory cells are arranged three dimensionally
KR101692389B1 (ko) 수직형 반도체 소자 및 그 제조 방법
CN107403803B (zh) 三维半导体器件及其制造方法
US11552099B2 (en) Vertical-type nonvolatile memory device including an extension area contact structure
KR20200076393A (ko) 3차원 반도체 메모리 소자
JP2019009382A (ja) 半導体装置
US11910600B2 (en) Three-dimensional nonvolatile memory device and a method of fabricating the same
US8207572B2 (en) Nonvolatile semiconductor memory device
CN106847823B (zh) 垂直存储器件
KR20120121171A (ko) 반도체 장치, 반도체 장치의 저항소자 형성 방법 및 3차원 구조의 비휘발성 메모리 소자의 제조 방법
CN115117067A (zh) 半导体存储装置
KR20110013701A (ko) 반도체 소자 및 그 제조 방법
CN214625045U (zh) 半导体装置
TWI747150B (zh) 記憶體裝置
JP7282728B2 (ja) Ｎａｎｄ型フラッシュメモリおよびその製造方法
KR102450596B1 (ko) Nand형 플래쉬 메모리 및 그 제조 방법
TWI832643B (zh) 記憶裝置及其製造方法
US20240074173A1 (en) Vertical type non-volatile memory devices and methods of fabricating the same
KR20240051649A (ko) 수소 차단층을 가지는 수직형 비휘발성 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination