CN110176265B

CN110176265B - 多层存储器及其制作方法

Info

Publication number: CN110176265B
Application number: CN201910355516.0A
Authority: CN
Inventors: 金允哲; 吴振勇; 阮庆仲; 梅文龙
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Yangtze Memory Technologies Co Ltd
Priority date: 2019-04-29
Filing date: 2019-04-29
Publication date: 2021-06-04
Anticipated expiration: 2039-04-29
Also published as: CN113053440A; CN113053440B; CN110176265A

Abstract

本发明实施例公开了一种多层存储器及其制作方法。多层存储器包括：多个存储层的堆叠结构，存储层具有第一边缘区域和第二边缘区域；第一电路层，位于堆叠结构的第一端面且具有字线驱动器；字线驱动器通过驱动线与存储层连接；第m个存储层的驱动线，包括：第一部分，连接第m个存储层的第一边缘区域和字线驱动器；第二部分，与字线驱动连接；第三部分，平行于第一部分并穿透第二电路层，其中，第二电路层位于堆叠结构的第二端面，第二端面与第一端面相对设置；第四部分，位于第二电路层上；第五部分，与第四部分连接，并穿透第二电路层；第六部分，与第五部分连接，平行于第四部分；第七部分，分别与第六部分及第m个存储层的第二边缘区连接。

Description

多层存储器及其制作方法

技术领域

本发明涉及存储技术领域，尤其涉及一种多层存储器及其制作方法。

背景技术

双字线(Word Line，WL)驱动的双侧字线驱动的多层存储器。在相关技术的存储器中，若将字线驱动器和页缓冲区设置在一个电路层上，但是两者的走线资源冲突，为了实现字线驱动器和页缓冲区在同一个电路层且没有金属走线资源的冲突，会将字线驱动器设置在该电路层对应于存储区域的外侧，如此会导致存储芯片在横向上的面积增大。

发明内容

有鉴于此，本发明实施例期望提供一种多层存储器及其制作方法。

本发明的技术方案是这样实现的：

一种多层存储器，包括：

多个存储层的堆叠结构，其中，所述存储层具有中间区域及位于边缘的第一边缘区域和第二边缘区域；第n+1个存储层的面积小于第n个存储层的面积，且第n+1个存储层堆叠在第n个存储层的中间区域；n为正整数；

第一电路层，位于所述堆叠结构的第一端面且具有字线驱动器；所述字线驱动器通过驱动线与所述存储层连接；其中，第m个存储层的驱动线，包括：

第一部分，分别连接第m个存储层的第一边缘区域和所述字线驱动器，用于供所述字线驱动器从所述第一边缘区域向所述第m个存储层的存储单元提供字线驱动；m为小于所述存储层总层数的正整数；

第二部分，与所述字线驱动连接；

第三部分，平行于所述第一部分并穿透第二电路层，其中，第二电路层位于所述堆叠结构的第二端面，所述第二端面与所述第一端面相对设置；

第四部分，位于所述第二电路层上；

第五部分，与所述第四部分连接，并穿透所述第二电路层；

第六部分，与所述第五部分连接，平行于所述第四部分；

第七部分，分别与所述第六部分及第m个所述存储层的第二边缘区连接，其中，所述第二部分至所述第七部分，用于所述字线驱动器从所述第二边缘向所述第m个存储层的存储单元提供字线驱动。

基于上述方案，所述多层存储器还包括：

页缓冲区，设置在所述第一电路层上，用于缓存写入所述存储阵列的数据。

基于上述方案，在所述第一电路层的边缘并列设置有所述字线驱动器和部分页缓冲区。

基于上述方案，所述第四部分在第二电路层上沿第一方向设置；

所述存储阵列中存储单元的位线沿第二方向设置，其中，所述第二方向垂直于所述第一方向；

所述页缓冲区和所述字线驱动器均沿所述第一方向设置在所述第一电路层边缘。

基于上述方案，包括：

并列设置的第一存储区域和第二存储区域；

所述第一存储区域内设置有第一堆叠结构；

所述第二存储区域内设置有第二堆叠结构；

所述第一存储区域和所述第二存储区域，位于同一个存储芯片上，其中，所述第一电路层为所述存储芯片的组成部分。

基于上述方案，所述存储芯片上具有公共区域；其中，所述公共区域内设置有供所述第一存储区域和所述第二存储区域共用的公共信号线。

基于上述方案，所述公共信号线包括以下至少之一：

公共控制信号线，用于分别向所述第一存储区域和所述第二存储区域提供公共控制信号；

公共电源线，用于分别向所述第一存储区域和第二存储区域提供供电信号。

基于上述方案，所述字线驱动器，与通过混合金属成键形成的金属键分别与所述第一部分和所述第二部分连接。

一种多层存储器的制作方法，包括：

制作由多个存储层形成的堆叠结构；其中，所述存储层具有第一边缘区域和第二边缘区域；第n+1个所述存储层堆叠在第n个所述存储层的所述第一边缘区域和所述第二边缘区域之间，n为正整数；

制作第一电路层，其中，第一电路层上设置有字线驱动，所述字线驱动器通过驱动线与所述存储层连接；

制作第二电路层，其中，所述第二电路层上至少设置有驱动线的第四部分；

将所述堆叠结构置于所述第一电路层和所述第二电路层之间；

将所述字线驱动器分别与所述驱动线的第一部分和第二部分连接，其中，所述第一部分，分别连接第m个存储层的第一边缘区域和所述字线驱动器，用于供所述字线驱动器从所述第一边缘区域驱动向第m个存储层中的存储单元提供字线驱动；所述第二部分、平行于所述第一部分的第三部分、所述第四部分、与所述第四部分连接的第五部分、平行于所述第五部分的第六部分，分别与所述第六部分及第m个所述存储层的第二边缘区连接的第七部分，依次连接，用于供所述字线驱动器从所述第二边缘区域向所述第m个存储层中的存储单元提供字线驱动。

基于上述方案，所述将所述字线驱动器分别与所述驱动线的第一部分和第二部分连接，包括：

通过混合金属成键形成的金属键，分别连接所述字线驱动器与所述第一部分和所述第二部分。

基于上述方案，所述方法还包括：

在所述第一电路层形成页缓冲区；

在所述第一电路层的边缘，形成所述字线驱动器；

其中，在所述第一电路层的边缘并列设置有所述字线驱动器和部分页缓冲区。

基于上述方案，所述多层存储器包括具有第一堆叠结构的第一存储区域和具有第二堆叠结构的第二存储区域；

所述方法还包括：

在所述第一电路层的公共区域形成公共信号线，其中，所述公共信号线为所述第一存储区域和所述第二存储区域的共用信号线。

基于上述方案，所述公共信号线包括以下至少之一：

本发明实施例提供的技术方案，在本实施例中所述多层存储器采用的双侧字线驱动，所述多层存储器包含的存储阵列是相互堆叠形成了两侧呈梯形状的堆叠结构，然后在堆叠结构的两个端面上分别设置了第一电路层和第二电路层；两个电路层的结构，而将所述字线驱动器设置在所述第一电路层，并将字线驱动用于与字线连接驱动线的部分设置在第二电路层上，如此，字线驱动器就不用为了避免与页缓冲区的走线冲突特意设置在页缓冲区外侧，从而导致为了布局字线驱动器增大存储芯片的面积；从而通过第二电路层的引入，使得字线驱动器和页缓冲区在第一电路层上的布局更加灵活，缩小了存储芯片的面积。

此外，第二电路层的引入，可以提供足够的空间设置双侧字线驱动的字线驱动器的驱动电路和连接到字线的驱动线，从而减少了对多层存储器中已有电路的干扰，降低了结构设计难度和复杂度，有利于提升多层存储器的稳定性提升。

附图说明

图1为本发明实施例提供的第一种多层存储器的结构示意图；

图2为本发明实施例提供的第二种多层存储器的结构示意图；

图3为本发明实施例提供的第三种多层存储器的结构示意图；

图4为本发明实施例提供的第四种多层存储器的结构示意图；

图5为本发明实施例提供的一种多层存储器的制作方法的流程示意图。

具体实施方式

以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。

如图1所示，本实施例提供一种多层存储器，包括：

多个存储层的堆叠结构，其中，所述存储层具有中间区域及位于边缘的第一边缘区域和第二边缘区域；第n+1个存储层的面积小于第n个存储层的面积，且第n+1个存储层堆叠在第n个存储层的中间区域；

第一部分，分别连接第m个存储层的第一边缘区域和所述字线驱动器，用于供所述字线驱动器从所述第一边缘区域向所述第m个存储层的存储单元提供字线驱动；m和n为小于所述存储层总层数的正整数；

第二部分，与所述字线驱动连接；

第四部分，位于所述第二电路层上；

第五部分，与所述第四部分连接，并穿透所述第二电路层；

第六部分，与所述第五部分连接，平行于所述第四部分；

在本实施例中，所述多层存储器可为(Three dimensions，3D)存储器，包括多个存储层，每一个存储层内设置有一个存储阵列；该存储阵列排列有多个存储单元。这些存储单元在对应的存储内成矩形阵列分布。

每一个所述存储层内还具有字线和位线，所述字线与所述存储单元的栅极连接，所述位线与所述存储单元的源极连接，在所述栅极开启后，可以通过位线向存储单元施加电压，从而完成该存储单元内的数据写入。

在本实施例中，所述多层存储器的每一个存储层可为面积比较大的存储层，存储阵列较大，为了实现理想的栅极驱动，在本实施例中会从双侧对每一个存储层中的存储阵列进行驱动。例如，将一个存储层中的存储单元沿最中间位置的位线进行切分，形成两个需要被驱动的子阵列，靠近第一边缘区域的子阵列，由字线驱动器通过驱动线的第一部分提供字线驱动。靠近第二边缘区域的子阵列由字线驱动器通过驱动线的第二部分至第七部分提供字线驱动。

在本实施例中，所述堆叠结构可为两侧呈阶梯状。尺寸较小的存储层堆叠在尺寸较大的存储层上。一个所述存储层自身可以划分为中间区域和分别位于中间区域左右的第一边缘区域和第二边缘区域。两个相互堆叠的存储层，尺寸较小的存储层仅覆盖在尺寸较大存储层的中间区域；尺寸较大的存储层未被尺寸较小的存储区覆盖的边缘区域即为所述第一边缘区域和所述第二边缘区域。存储层的中间区域可为存储单元所在的区域。

在图2中展示有堆叠结构的阶梯状的阶梯区域。如图2所示，用于设置字线驱动器的字线驱动区域与所述阶梯区域相对应。在多层存储器中，还包括直接连通不同层位线(Bit Line，BL)的BL连接。在每一个存储层位线都是沿同一个方向布置的，例如，该布置BL的方向可为如图2所示的BL方向。在本实施例中，所述驱动线的第四部分的铺设方向可称之为驱动线方向，与所述BL方向相互垂直。

在本实施例中，所述第一边缘区域和所述第二边缘区域内设置有各种边缘电路；所述边缘电路包括一个或多个MOS管，故所述第一边缘区域和所述第二边缘区域又可以统称为CMOS区域或外围电路区。

在本实施例中，所述驱动线会将所述字线驱动器提供的字线信号从两个方向传输给对应的存储层内的存储阵列。

所述第一部分，用于供所述字线驱动从第一边缘区域朝该存储层的中间施加所述字线信号；

所述第二部分、第三部分、第四部分、第五部分、第六部分及第七部分，用于供字线驱动器从第二边缘区域朝该存储层的中间施加字线信号。

如此，减少因为字线信号从一个边缘区域向另一个边缘区域施加，由于存储单元过多消耗了字线信号的电压，使得一侧的存储单元的栅极不能被成功开启的现象，并进一步导致数据存储失败或者数据读取失败的问题。

在本实施例中，在堆叠结构的两个端面设置有第一电路层和第二电路层，此时，所述堆叠结构位于第一电路层和第二电路层之间，且第一电路层和第二电路层不覆盖所述堆叠结构的阶梯区域。

在本实施例中所述第一电路层和所述第二电路层的面积不小于所述堆叠结构中尺寸最大的存储层，例如，所述第一电路层和所述第二电路层的面积等于所述堆叠结构中尺寸最大的存储层。所述尺寸最大的存储层为第1存储层。

在第一电路层和第二电路层上提供了空间供驱动线和所述字线驱动器的设置。

在本实施例中，所述字线驱动器排列在所述第一电路层上，且将字线驱动器的走线(所述驱动线)设置在所述第一电路层以外的区域(例如，第二电路层)上，如此，字线驱动器和页缓冲区即便设置在一个电路层上，也减少了走线冲突，从而可以灵活布局设置字线驱动器和页缓冲区，而不用将字线驱动器特意设置在第一电路层对应于存储阵列的存储区域以外的区域，从而缩小了存储芯片的尺寸。此外，所述驱动线的第四部分排列在所述第二电路层上，由于第二电路层可专供所述第四部分走线，从而因为引入了更多的驱动线有了布局空间，从而不会干扰多层存储器原本就有的金属线的布局，从而降低了双侧字线驱动的设计难度和工艺难度，且提高了双侧字线驱动的可靠性。

在一些实施例中，所述第一电路层的尺寸可等于所述多个存储层中最大的存储层的尺寸。

在一些实施例中，所述第四部分和/或第六部分可设置在所述第一电路层上，也可以设置在堆叠结构侧面的缓冲层中，如图1所示，将所述第四部分和/或第六部分设置在堆叠结构侧面的缓冲层中，可以缩短字线驱动器从第二边缘区域向对应的存储层提供字线驱动的驱动路径长度。

在一些实施例中，所述多层存储器还包括：

在本实施例中，所述页缓冲区内用于缓冲一个存储页所要写入的数据。所述页缓冲区域存储层上的位线连接，用于将数据写入对应的存储单元。

例如，一个存储页具有S个存储单元，则所述页缓冲区也具有S个缓冲单元，一个缓冲单元缓冲一个存储单元需要写入的数据。在需要写入数据时，根据对应缓冲单元写入的数据设置所述位线电压，从而完成数据的写入。

在本实施例中，由于将驱动线从第一电路层上剥离，则所述字线驱动器和所述页缓冲区有足够的空间设置在同一个电路层(对应于前述第二电路层)上，而该第一电路层可为同一个芯片或者同一个芯片的晶圆。

在另一些实施例中，所述页缓冲区与所述字线驱动器并设置在所述第一电路层的边缘。如图1、图3及图4所示，页缓冲区和字线驱动器并列设置，且设置在第一电路层边缘，将字线驱动器设置在第一电路层边缘，至少可以减少字线驱动器从第一边缘区域进行字线驱动所需驱动线的长度。具体地，所述页缓冲区和所述字线驱动器相邻设置在第一电路层的边缘位置处。

在图4中A和B均为不相邻设置的字线驱动区域和页缓冲区(Page Buffer，PB)之间的间距。

在另一些实施例中，所述第四部分在第二电路层上沿第一方向设置；

具体地，在所述第一电路层的边缘并列设置有所述字线驱动器和部分页缓冲区；如此，字线驱动器不用设置在页缓冲区的外侧，从而缩小了存储芯片的面积。

在本发明实施例中，所述字线驱动器的个数等于所述堆叠结构中任意一个存储层中存储阵列的行数。多个所述字线驱动器均设置在同一个区域内，该区域可称之为字线驱动区。一个所述字线驱动器驱动存储层中一行所述存储单元。

在本实施例中，所述堆叠结构中任意一个存储层中的存储阵列的行数可相同；和/或，不同存储层的存储阵列的列数可相同或不同。

在另一些实施例中，所述多层存储器包括：

并列设置的第一存储区域和第二存储区域；

所述第一存储区域内设置有第一堆叠结构；

所述第二存储区域内设置有第二堆叠结构；

在一个存储区域内可设置有多个堆叠存储结构，不同的堆叠结构位于不同的区域内。

在本实施例中，第一存储区域和第二存储区域可以位于同一个存储芯片的不同区域内。

进一步地，所述存储芯片上具有公共区域；其中，所述公共区域内设置有供所述第一存储区域和所述第二存储区域共用的公共信号线。

由于第一存储区域和第二存储区域位于同一个存储芯片上，可以共用一些信号线。如此，在存储芯片的公共区域内设置公共信号线，该公共信号线同时与第一存储区域和第二存储区域连接，用于分别向第一存储区域内的堆叠结构、字线驱动器或位线驱动器等提供控制信号和/或电源信号。

具体地，所述公共信号线包括以下至少之一：

所述公共信号线提供的公共控制信号包括但不限于：第一存储区域和第二存储区域的启动信号、关闭信号、时序信号等其中的一个或多个。

在另一些实施例中，所述公共信号线还包括：接地线等，可以被第一存储区域和第二存储区域共同接地。

所述供电电源线，用于分别向第一存储区域和第二存储区域提供供电信号，为第一存储区域和第二存储区域的数据写入和读取提供所需的功耗。

在本实施例中，所述公共区域的设置及所述公共信号线在第一存储区域和第二存储区域的共用，降低了存储芯片的复杂度，简化了存储芯片的结构和缩小了存储芯片的尺寸。

在另一些实施例中，所述字线驱动器，与通过混合金属成键形成的金属键分别与所述第一部分和所述第二部分连接。

在一些实施例中，不同的存储区域的字线驱动器可以设置在第一电路层的任意位置，具体任意边缘位置。例如，同一个存储区域的字线驱动器和PB可以设置在该存储区域的第一电路层的两个不同的边缘。图4中的第一存储区域和第二存储区域在对应于所述第一电路层(即图4的外围电路晶圆)上，子线驱动器和PB是并列设置在第一电路层的两个相对边缘的。

如图1所示，所述第一部分、且第二部分至第七部分依次连接，所述字线驱动器通过混合金属成键形成的金属键同时与第一部分和第二部分连接，例如，所述字线驱动器连接到第一部分和第二部分的交界位置处，如此，所述字线驱动器可以通过第一部分从第一边缘区域向存储阵列提供字线驱动，同时依次通过第二部分至第七部分从第二边缘区域向存储阵列提供字线驱动；由于第一边缘区域和所述第二边缘区域分别在对应存储层的两侧，从而实现了两侧的双字线驱动。

如图5所示，本实施例提供一种多层存储器的制作方法，包括：

步骤S110：制作由多个存储层形成的堆叠结构；其中，所述存储层具有中间区域及位于边缘的第一边缘区域和第二边缘区域；第n+1个存储层的面积小于第n个存储层的面积，且第n+1个存储层堆叠在第n个存储层的中间区域；

步骤S120：制作第一电路层，其中，第一电路层上设置有字线驱动，所述字线驱动器通过驱动线与所述存储层连接；

步骤S130：制作第二电路层，其中，所述第二电路层上至少设置有驱动线的第四部分；

步骤S140：将所述堆叠结构置于所述第一电路层和所述第二电路层之间；

步骤S150：将所述字线驱动器分别与所述驱动线的第一部分和第二部分连接，其中，所述第一部分，分别连接第m个存储层的第一边缘区域和所述字线驱动器，用于供所述字线驱动器从所述第一边缘区域驱动向第m个存储层中的存储单元提供字线驱动；所述第二部分、平行于所述第一部分的第三部分、所述第四部分、与所述第四部分连接的第五部分、平行于所述第五部分的第六部分，分别与所述第六部分及第m个所述存储层的第二边缘区连接的第七部分，依次连接，用于供所述字线驱动器从所述第二边缘区域向所述第m个存储层中的存储单元提供字线驱动。

在一些实施例中，所述步骤S150可包括：通过混合金属成键形成的金属键，分别连接所述字线驱动器与所述第一部分和所述第二部分。

本实施例中通过混合金属成键形成所述字线驱动器分别和第一部分和第二部分的连接，具有连接稳定性强，制作简便的特点。

在一些实施例中，所述方法还包括：

在所述第一电路层形成页缓冲区；

在所述第一电路层的边缘，形成所述字线驱动器；

在本实施例中将也缓冲区和字线驱动器并列设置在一个电路层中，从而减少了芯片的数目。

在另一些实施例中，所述多层存储器包括具有第一堆叠结构的第一存储区域和具有第二堆叠结构的第二存储区域；所述方法还包括：

在本实施例中，所述第一电路层上设置有公共信号线，而这些公共信号线会包含不同堆叠结果的至少两个存储区域所共享的。通过公共信号线的共享，减少了信号线的数目，简化了存储芯片的结构，及存储芯片的制作。

进一步地，所述公共信号线包括以下至少之一：

在本实施例中，所述公共控制信号，是用于传输公共控制信号的信号线，包括但不限于：时序信号、启动信号、关闭信号、使能信号及去使能信号。

本实施例中，所述公共信号线还可包括公共电源线，该公共电源线可用于同时提供第一存储区域和第二存储区域所需的供电信号，从而满足第一存储区域和第二存储区域的能耗。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种多层存储器，其特征在于，包括：

第二部分，与所述字线驱动连接；

第四部分，位于所述第二电路层上；

第五部分，与所述第四部分连接，并穿透所述第二电路层；

第六部分，与所述第五部分连接，平行于所述第四部分；

2.根据权利要求1所述的多层存储器，其特征在于，所述多层存储器还包括：

3.根据权利要求2所述的多层存储器，其特征在于，在所述第一电路层的边缘并列设置有所述字线驱动器和部分页缓冲区。

4.根据权利要求2或3所述的多层存储器，其特征在于，

所述第四部分在第二电路层上沿第一方向设置；

5.根据权利要求1至3任一项所述的多层存储器，其特征在于，包括：

并列设置的第一存储区域和第二存储区域；

所述第一存储区域内设置有第一堆叠结构；

所述第二存储区域内设置有第二堆叠结构；

6.根据权利要求5所述的多层存储器，其特征在于，所述存储芯片上具有公共区域；其中，所述公共区域内设置有供所述第一存储区域和所述第二存储区域共用的公共信号线。

7.根据权利要求6所述的多层存储器，其特征在于，所述公共信号线包括以下至少之一：

8.根据权利要求1至3任一项所述的多层存储器，其特征在于，

所述字线驱动器，与通过混合金属成键形成的金属键分别与所述第一部分和所述第二部分连接。

9.一种多层存储器的制作方法，其特征在于，包括：

制作由多个存储层形成的堆叠结构；其中，所述存储层具有中间区域及位于边缘的第一边缘区域和第二边缘区域；第n+1个存储层的面积小于第n个存储层的面积，且第n+1个存储层堆叠在第n个存储层的中间区域；

10.根据权利要求9所述的方法，其特征在于，所述将所述字线驱动器分别与所述驱动线的第一部分和第二部分连接，包括：

11.根据权利要求9或10所述的方法，其特征在于，所述方法还包括：

在所述第一电路层形成页缓冲区；

在所述第一电路层的边缘，形成所述字线驱动器；

12.根据权利要求9或10所述的方法，其特征在于，所述多层存储器包括具有第一堆叠结构的第一存储区域和具有第二堆叠结构的第二存储区域；

所述方法还包括：

13.根据权利要求12所述的方法，其特征在于，所述公共信号线包括以下至少之一：