CN102891079A - 一种零层对准标记的补刻蚀方法 - Google Patents

一种零层对准标记的补刻蚀方法 Download PDF

Info

Publication number
CN102891079A
CN102891079A CN2012103416965A CN201210341696A CN102891079A CN 102891079 A CN102891079 A CN 102891079A CN 2012103416965 A CN2012103416965 A CN 2012103416965A CN 201210341696 A CN201210341696 A CN 201210341696A CN 102891079 A CN102891079 A CN 102891079A
Authority
CN
China
Prior art keywords
etching
alignment mark
benefit
zero
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103416965A
Other languages
English (en)
Other versions
CN102891079B (zh
Inventor
杨渝书
李程
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210341696.5A priority Critical patent/CN102891079B/zh
Publication of CN102891079A publication Critical patent/CN102891079A/zh
Application granted granted Critical
Publication of CN102891079B publication Critical patent/CN102891079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及硅片刻蚀工艺，尤其涉及一种零层对准标记的补刻蚀方法。本发明一种零层对准标记的补刻蚀方法通过化学干法刻蚀机台硅对氧化硅的刻蚀速率选择比很高的特点，进行零层对准标记的补刻蚀工作，使补刻蚀能够在光刻胶去除之后正常进行，从而提高了补刻蚀的成功率，降低硅片的报废率。

Description

一种零层对准标记的补刻蚀方法
技术领域
本发明涉及硅片刻蚀工艺，尤其涉及一种零层对准标记的补刻蚀方法。
背景技术
零层对准标记刻蚀是芯片制造工艺流程中的第一步，如图1a-1d为零层对准标记刻蚀的流程示意图，如图1a所示，在一衬底硅片11上沉积一层刻蚀阻挡层12，刻蚀阻挡层12可选用氧化硅，涂布光刻胶13覆盖刻蚀阻挡层12的上表面；如图1b所示，显影后，去除部分光刻胶13至刻蚀阻挡层12的上表面，于剩余光刻胶13中形成沟槽14；如图1c所示，再以刻蚀阻挡层12为掩膜，沿沟槽14继续刻蚀衬底硅片11至一定深度；如图1d所示，利用灰化和化学清洗方法去除剩余的刻蚀阻挡层12上剩余的光刻胶13。用上述步骤在衬底硅片上刻出按一定图形排列的一定深度的沟槽，用于后续各层光刻胶显影时的对准，零层对准标记刻蚀工艺广泛用于0.13um以上技术节点的芯片制造，其技术特点是刻蚀沟槽线宽大（1-10um），深度较深（1500-5500Å），图形透光率小（<0.1%）。
一般情况下，零层对准标记刻蚀使用电感耦合等离子体（ICP：Inductively Coupled Plasma）的刻蚀机台，如Lam的TCP9400，刻蚀时间采用定时控制，完成刻蚀后，再进行光刻胶的去处和清洗。因为在工艺制作过程中对沟槽的深度规格有严格的要求，不能出现图形缺陷。基于这两点，就对零层对准标记刻蚀在机台发生故障后的补刻蚀提出了挑战：首先，补刻蚀的刻蚀深度不好控制。由于零层对准标记刻蚀是通过定时控制刻蚀时间，从而来控制刻蚀深度，在刻蚀过程中，等离子体的点火、射频功率的上升和下降以及最后的等离子体熄火都会对刻蚀深度产生影响，同时，沟槽图形透光率很小，刻蚀区域小，使刻蚀速率随着刻蚀深度的变化而发生非线性变化，一般是深度越深，刻蚀速率越慢，这些因素造成一旦发生机台故障导致刻蚀意外终止时，通过计算刻蚀剩余时间来控制零层对准标记的沟槽深度变得比较困难，直接补刻蚀容易使深度超出规格范围而报废；又由于沟槽刻蚀深度的量测fab普遍采用接触式的原子力显微镜（AFM）的量测方法，这种量测不能在有光刻胶的硅片上进行量测，否则会污染量测机台，所以也不能在进行深度量测后再进行补刻蚀工作。其次，由于零层对准标记刻蚀沟槽图形透光率非常小，硅片上有较厚的光刻胶覆盖，在刻蚀过程中容易形成厚重的刻蚀反应聚合物，当机台发生故障而使刻蚀意外终止时，直接进行补刻蚀容易使硅片表面掉落的反应聚合物阻挡刻蚀的继续进行而形成图形缺陷，从而导致硅片的报废。
发明内容
针对上述存在的问题，本发明的目的是一种零层对准标记的补刻蚀方法，通过化学干法刻蚀机台硅对氧化硅的刻蚀速率选择比很高的特点，进行零层对准标记的补刻蚀工作，使补刻蚀能够在光刻胶去除之后正常进行，从而提高了补刻蚀的成功率，降低硅片的报废率。
本发明的目的是通过下述技术方案实现的：
一种零层对准标记的补刻蚀方法，其特征在于，包括以下步骤：
S1：灰化去除沉积在一衬底硅片上的刻蚀阻挡层上涂布的光刻胶；
S2：利用化学清洗方法去除所述剩余的光刻胶；
S3: 利用原子力显微镜量测在所述刻蚀阻挡层和所述衬底硅片上刻蚀形成的沟槽已刻蚀的深度；
S4：将所述刻蚀阻挡层和所述衬底硅片上刻蚀形成的所述沟槽规定需达到的深度减去量测出的所述刻蚀阻挡层和所述衬底硅片上刻蚀形成的所述沟槽已刻蚀的深度，再除以化学干法刻蚀机台的硅刻蚀速率得出达到规定的所述沟槽深度剩余的刻蚀时间；
S5：以所述刻蚀阻挡层为掩膜，利用所述化学干法刻蚀机台对所述刻蚀阻挡层和所述衬底硅片上刻蚀形成的所述沟槽进行补刻蚀，所述补刻蚀的时间为计算出的所述剩余的刻蚀时间；
S6：再利用原子力显微镜量测进行所述补刻蚀后的所述沟槽的深度。
上述的零层对准标记的补刻蚀方法，其中，所述刻蚀阻挡层为氧化硅。
上述的零层对准标记的补刻蚀方法，其中，所述氧化硅为135Å。
上述的零层对准标记的补刻蚀方法，其中，作为掩膜的所述刻蚀阻挡层的刻蚀速率为80Å/min。
上述的零层对准标记的补刻蚀方法，其中，作为掩膜的所述刻蚀阻挡层损失控制在0-50Å范围内。
上述的零层对准标记的补刻蚀方法，其中，所述光刻胶为1.4um。
上述的零层对准标记的补刻蚀方法，其中，所述化学干法刻蚀机台是利用微波产生刻蚀等离子体。
上述的零层对准标记的补刻蚀方法，其中，所述化学干法刻蚀机台的硅刻蚀速率为2500Å/min。
上述的零层对准标记的补刻蚀方法，其中，所述刻蚀阻挡层和所述衬底硅片上刻蚀形成的所述沟槽规定需刻蚀深度范围为1350Å—1450Å。
本发明的有益效果是利用化学干法刻蚀机台硅对氧化硅的刻蚀速率选择比很高的特点，进行零层对准标记的补刻蚀工作，达到零层对准标记所需的刻蚀深度，同时在补刻蚀前去除和清洗光刻胶，避免补刻蚀过程中产生图形缺陷，提高补刻蚀的质量，降低硅片的报废率。
附图说明
图1a-1d是现有的零层对准标记刻蚀的流程示意图；
图2a-2d是本发明的一种零层对准标记的补刻蚀方法的流程示意图。
具体实施方式
下面结合原理图和具体操作优选方案对本发明作进一步说明。
结合图2a-2d中所示，一种零层对准标记的补刻蚀方法，其中，包括以下步骤：
如图2a所示，S1：灰化去除沉积在一衬底硅片21上的刻蚀阻挡层22上涂布的光刻胶（图中未示出）；
在本发明的一个优选方案中，刻蚀阻挡层22为氧化硅，且前述氧化硅的规格为135Å；同时，光刻胶为1.4um。
S2：利用化学清洗方法去除所述剩余的光刻胶。
如图2b所示，S3: 利用原子力显微镜量测刻蚀阻挡层22和衬底硅片21上刻蚀形成的沟槽23已刻蚀的深度h1；
在本发明的一个优选方案中，刻蚀阻挡层22和衬底硅片21上刻蚀形成的沟槽23规定需刻蚀深度范围为1350Å—1450Å。
S4：将刻蚀阻挡层22和衬底硅片21上刻蚀形成的沟槽23规定需达到的深度h（图中未示出）减去量测出的刻蚀阻挡层22和衬底硅片21上刻蚀形成的沟槽23已刻蚀的深度h1，再除以化学干法刻蚀机台的硅刻蚀速率v得出达到规定的沟槽23深度h剩余的刻蚀时间t，即t=（h- h1）/v；
在本发明的一个优选方案中，化学干法刻蚀机台是利用微波产生刻蚀等离子体，具有硅对氧化硅的刻蚀速率选择比很高的特点，来进行零层对准标记的补刻蚀工作，且该化学干法刻蚀机台的硅刻蚀速率为2500Å/min。
如图2c所示，S5：以刻蚀阻挡层22，即氧化硅为掩膜，利用化学干法刻蚀机台对刻蚀阻挡层22和衬底硅片21上刻蚀形成的沟槽23进行补刻蚀，补刻蚀的时间为计算出的剩余的刻蚀时间t；
在本发明的一个优选方案中，补刻蚀条件具体为在22帕 400瓦的压力下，对衬底硅片21进行补刻蚀，同时通入流量为80SCCM 的氧气和流量为190SCCM的CF4。设定刻蚀阻挡层22和衬底硅片21上刻蚀形成的沟槽23规定需达到的深度h为1450Å，量测出的刻蚀阻挡层22和衬底硅片21上刻蚀形成的沟槽23已刻蚀的深度h1为367Å，在化学干法刻蚀机台的硅刻蚀速率为2500Å/min的情况下，计算得出补刻蚀时间为26S。
于上述技术方案基础上，进一步的，作为掩膜的氧化硅的刻蚀速率为80Å/min，同时，作为掩膜的氧化硅损失控制在0-50Å范围内。
如图2d所示，S6：再利用原子力显微镜量测进行补刻蚀后的沟槽23的深度h2，确认利用本发明补刻蚀后沟槽23达到的深度h2与规定深度h之间的差距，检验补刻蚀的合格率。
以上对本发明的具体优选方案进行了详细描述，但本发明并不限制于以上描述的具体优选方案，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。

Claims (9)

1.一种零层对准标记的补刻蚀方法，其特征在于，包括以下步骤：
S1：灰化去除沉积在一衬底硅片上的刻蚀阻挡层上涂布的光刻胶；
S2：利用化学清洗方法去除所述剩余的光刻胶；
S3: 利用原子力显微镜量测在所述刻蚀阻挡层和所述衬底硅片上刻蚀形成的沟槽已刻蚀的深度；
S4：将所述刻蚀阻挡层和所述衬底硅片上刻蚀形成的所述沟槽规定需达到的深度减去量测出的所述刻蚀阻挡层和所述衬底硅片上刻蚀形成的所述沟槽已刻蚀的深度，再除以化学干法刻蚀机台的硅刻蚀速率得出达到规定的所述沟槽深度剩余的刻蚀时间；
S5：以所述刻蚀阻挡层为掩膜，利用所述化学干法刻蚀机台对所述刻蚀阻挡层和所述衬底硅片上刻蚀形成的所述沟槽进行补刻蚀，所述补刻蚀的时间为计算出的所述剩余的刻蚀时间；
S6：再利用原子力显微镜量测进行所述补刻蚀后的所述沟槽的深度。
2.根据权利要求1所述的零层对准标记的补刻蚀方法，其特征在于，所述刻蚀阻挡层为氧化硅。
3.根据权利要求2所述的零层对准标记的补刻蚀方法，其特征在于，所述氧化硅为135Å。
4.根据权利要求1所述的零层对准标记的补刻蚀方法，其特征在于，作为掩膜的所述刻蚀阻挡层的刻蚀速率为80Å/min。
5.根据权利要求4所述的零层对准标记的补刻蚀方法，其特征在于，作为掩膜的所述刻蚀阻挡层损失控制在0-50Å范围内。
6.根据权利要求1所述的零层对准标记的补刻蚀方法，其特征在于，所述光刻胶为1.4um。
7.根据权利要求1所述的零层对准标记的补刻蚀方法，其特征在于，所述化学干法刻蚀机台是利用微波产生刻蚀等离子体。
8.根据权利要求7所述的零层对准标记的补刻蚀方法，其特征在于，所述化学干法刻蚀机台的硅刻蚀速率为2500Å/min。
9.根据权利要求1所述的零层对准标记的补刻蚀方法，其特征在于，所述刻蚀阻挡层和所述衬底硅片上刻蚀形成的所述沟槽规定需刻蚀深度范围为1350Å—1450Å。
CN201210341696.5A 2012-09-17 2012-09-17 一种零层对准标记的补刻蚀方法 Active CN102891079B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210341696.5A CN102891079B (zh) 2012-09-17 2012-09-17 一种零层对准标记的补刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210341696.5A CN102891079B (zh) 2012-09-17 2012-09-17 一种零层对准标记的补刻蚀方法

Publications (2)

Publication Number Publication Date
CN102891079A true CN102891079A (zh) 2013-01-23
CN102891079B CN102891079B (zh) 2015-04-08

Family

ID=47534544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210341696.5A Active CN102891079B (zh) 2012-09-17 2012-09-17 一种零层对准标记的补刻蚀方法

Country Status (1)

Country Link
CN (1) CN102891079B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111806060A (zh) * 2020-07-09 2020-10-23 昆山乐邦精密科技有限公司 一种网版蚀刻去除网丝的方法
CN112599500A (zh) * 2020-12-15 2021-04-02 长江存储科技有限责任公司 半导体器件及其制备方法
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893744A (en) * 1997-01-28 1999-04-13 Advanced Micro Devices Method of forming a zero layer mark for alignment in integrated circuit manufacturing process employing shallow trench isolation
CN101446768A (zh) * 2007-11-27 2009-06-03 中芯国际集成电路制造(上海)有限公司 零层对准标记及制作方法
CN101958237A (zh) * 2009-07-16 2011-01-26 上海华虹Nec电子有限公司 形成光刻对准标记的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893744A (en) * 1997-01-28 1999-04-13 Advanced Micro Devices Method of forming a zero layer mark for alignment in integrated circuit manufacturing process employing shallow trench isolation
CN101446768A (zh) * 2007-11-27 2009-06-03 中芯国际集成电路制造(上海)有限公司 零层对准标记及制作方法
CN101958237A (zh) * 2009-07-16 2011-01-26 上海华虹Nec电子有限公司 形成光刻对准标记的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111806060A (zh) * 2020-07-09 2020-10-23 昆山乐邦精密科技有限公司 一种网版蚀刻去除网丝的方法
CN112599500A (zh) * 2020-12-15 2021-04-02 长江存储科技有限责任公司 半导体器件及其制备方法
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN102891079B (zh) 2015-04-08

Similar Documents

Publication Publication Date Title
CN102891079B (zh) 一种零层对准标记的补刻蚀方法
CN102810472A (zh) 降低凹槽侧壁上的条痕的方法
CN106328498A (zh) 半导体器件的形成方法
CN102110645B (zh) 化学机械研磨后的清洗方法
CN102867745A (zh) 一种改善晶圆内图案临界尺寸均匀度的蚀刻方法和系统
CN101656191B (zh) 去除氮氧化硅膜的方法
CN103499902B (zh) 一种基板的全距调控方法和装置
KR100906987B1 (ko) 반도체 장비 식각챔버 내 하부전극의 재생을 위한 세정방법
CN103578932B (zh) 实现自对准型双重图形的方法
CN110572945A (zh) 一种应用于pcb线路制程的线激光蚀刻方法
KR100745898B1 (ko) 반도체 소자의 형성 방법
CN102201336B (zh) 半导体器件层上的氧化层刻蚀后残留物的去除方法
CN101169600A (zh) 半导体制造中去除钛或氮化钛层上的光刻胶的方法
CN101154047A (zh) 返工处理方法
KR100773245B1 (ko) 웨이퍼의 마킹방법
CN105374737A (zh) 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法
CN104637808B (zh) 一种解决底切问题的刻蚀方法
CN102709166B (zh) 降低n型掺杂和非掺杂多晶硅栅极刻蚀后形貌差异的方法
CN107658314A (zh) 半导体器件及其制造方法
CN104779151B (zh) 一种多晶硅刻蚀方法
CN102969275B (zh) 接触孔的制作方法
CN101577212B (zh) 半导体器件的形成方法
CN102420124B (zh) 一种介质层刻蚀方法
KR20080054995A (ko) 반도체 웨이퍼의 마킹 방법
CN104124134B (zh) 复合膜层的刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant