CN101923296B - Nvm器件制备中光刻对准记号的制备方法 - Google Patents
Nvm器件制备中光刻对准记号的制备方法 Download PDFInfo
- Publication number
- CN101923296B CN101923296B CN2009100574289A CN200910057428A CN101923296B CN 101923296 B CN101923296 B CN 101923296B CN 2009100574289 A CN2009100574289 A CN 2009100574289A CN 200910057428 A CN200910057428 A CN 200910057428A CN 101923296 B CN101923296 B CN 101923296B
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- thickness
- preparation
- grid oxygen
- lithography alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明公开了一种NVM器件制备中光刻对准记号的制备方法，该NVM器件中包括隧穿层和多个不同厚度的栅氧区，包括先是采用DCMP工艺制备STI结构，而后在制备隧穿层和多个不同厚度栅氧区的过程中，分别追加对光刻对准记号的刻蚀，使得最终形成的台阶高度能满足后续光刻对准工艺的需求。
Description
技术领域
本发明涉及一种NVM器件制备中光刻对准标记的制备方法。
背景技术
NVM器件是一种常用的存储器器件，被广泛应用。对于0.18um以下采用STI结构隔离的器件，STI结构的制备过程简单的为：在衬底硅片上沉积CMP的阻挡层(一般是SiN)，然后通过光刻定义出STI浅沟槽的位置和有源区的位置，之后刻蚀STI浅沟槽的位置处形成浅沟槽，接着在衬底上淀积氧化硅以填充浅沟槽，接着用CMP工艺平整化衬底表面即可，在此过程中在场区形成一光刻对准记号。在使用CMP工艺进行STI结构制备过程中，一般分两种：一种是使用普通化学机械研磨平整化工艺；另一种是使用直接化学机械研磨平整化工艺(称DCMP工艺)。
使用普通的CMP工艺进行STI结构制备流程中，包括两个光刻层次：先是光刻定义出STI结构的位置(即场区的位置，剩下的位置为有源区)，接着刻蚀该位置处的衬底形成浅沟槽，在去除光刻胶后在衬底上淀积SiO2以填充浅沟槽；而后采用上述的光刻掩膜版进行反向光刻，使光刻胶覆盖STI结构的位置，而使有源区的SiO2暴露出来，以光刻胶为掩膜刻蚀暴露出来的SiO2，根据工艺不同，有直接刻蚀到CMP保护层和保留一定厚度的SiO2两种，同时两种工艺都保证CMP的阻挡层SiN保持一定的厚度，刻蚀完成之后去除光刻胶，用化学机械研磨工艺研磨SiO2直到SiN平整化衬底表面，最后去除SiN形成完整的STI结构。因为具有SiN阻挡层，因此最终STI区域SiO2水平高度会比有源区高。达到较好的隔离效果。
而使用直接化学机械研磨平整化工艺进行STI结构制备流程中，只需要一个光刻层次：先用光刻定义出STI结构的位置，接着刻蚀该位置处的衬底形成浅沟槽，在去除光刻胶后在衬底上淀积SiO2以填充浅沟槽，接着直接采用CMP工艺平整化衬底表面，形成完整的STI结构(见图1(a))。光刻对准记号用于每次光刻时当前层图形和前层光刻图形的对准，一般为在特定位置处前层图形和当前层图形形成台阶状的起伏作为对准特征。
在上述使用普通的CMP工艺进行STI结构制备流程中，因要采用两次光刻，故工艺流程较复杂；同时这种工艺对不同结构和位置的均匀性控制不好，导致不同尺寸的图形，在STI区域残留的SiO2的厚度不同，这会导致不同的器件STI隔离区高度有较大变化，隔离效果对硅片面内不同位置和不同尺寸器件都不同，因此器件漏电特性较差。但对于光刻工艺，可以利用此特性，设计不同尺寸的光刻对准图形达到足够的台阶高度保证足够的对比度，可以保证后续工艺对准精度。而使用直接化学机械研磨平整化工艺(DCMP工艺)进行STI结构制备流程中，在进行化学机械研磨形成STI时，由于DCMP工艺的特性，该DCMP工艺会使所有的结构局部起伏达到最小以保持各种结构的均一性，使器件隔离特性均匀性大幅度提高。但此效果同时会造成用于光刻对准的光刻对准记号同样被平坦化(即光刻对准记号的台阶不明显)，而且无法通过设计来弥补此缺陷。因此在后续的成膜过程中，光刻对准记号的台阶深度不够最终导致后续的光刻层次无法正确对准。因此，在采用DCMP工艺进行STI结构制备流程中，对于高精度对准要求的工艺，在形成STI结构之后，通常需要使用一次额外的光刻工艺对光刻对准记号进行附加刻蚀(见图1(b))，以使最终形成的台阶高度可以满足后续光刻对准工艺的需求。但是，该附加的光刻层在增加了工艺复杂度的同时带来生产成本的增加。或者通过DCMP工艺调节使某些特定尺寸的STI中SiO2残留厚度发生变化形成台阶。但这个要求和DCMP的工艺要求相反，因此工艺实现难度很大，而且对于某些特定尺寸设计上无法使用，也限制了通用性。
另一方面，在普通的DCMP工艺和器件中，一般只用2-3种厚度的栅氧且总刻蚀量一般为100-200埃，此刻蚀量和DCMP的工艺非均匀性相当，而DCMP工艺中光刻信号因为台阶深度不足，本来就不稳定，因此对于DCMP工艺为了避免湿法刻蚀工艺不均匀性造成的光刻对准记号的不稳定，一般都采用在多栅氧形成过程中对光刻记号进行保护，保证其稳定性不会进一步变差。
发明内容
本发明要解决的技术问题是提供一种NVM器件制备中光刻对准记号的制备方法，其能在常规的工艺流程中维持光刻对准记号的台阶深度。
为解决上述技术问题，本发明的NVM器件制备中光刻对准记号的制备方法，该NVM器件中包括隧穿区和多个不同厚度的栅氧区，包括：
使用直接化学机械研磨工艺进行STI结构的制备，在所述衬底上形成场区和有源区，同时在所述场区形成光刻对准记号；
在进行NVM器件中隧穿层的制备过程中，利用光刻工艺在先形成的氧化膜上定义出隧穿区和光刻对准记号的位置，接着刻蚀上述两个位置处的氧化膜至隧穿区的硅衬底表面，刻蚀后使光刻对准记号处的台阶加深，而后使隧穿区的硅衬底氧化生成隧穿层；
在进行NVM器件中多个不同厚度的栅氧区的制备过程中，先在形成了制备栅氧前所有结构的衬底表面生长多个不同厚度中厚度最大的氧化层，接着利用光刻工艺定义出多个不同厚度中次厚的栅氧区和光刻对准记号的位置，使所述次厚的栅氧区和光刻对准记号位置处的氧化层暴露出来，而后刻蚀上述两个位置处的氧化层至次厚栅氧区的硅衬底表面，同时使光刻对准记号处的台阶加深，之后使次厚栅氧区的硅衬底氧化生成预定厚度的栅氧；依照从次厚到最薄的次序采用相同方法制备出不同厚度的栅氧区以及每次制备过程中均使所述光刻对准记号处的台阶加深。
本发明的制备方法中，因为NVM器件和普通半导体器件相比，具有特殊的隧穿氧化层结构，对于0.18um以下器件，操作电压15V以内，其厚度一般为50-100埃，同时NVM器件通常有低压和高压两部分器件组成，而15V以内的高压栅氧一般为100-200埃或更厚，因此分别采用隧穿层的制备过程中和多个不同厚度栅氧的制备过程中，在刻蚀的同时追加对光刻对准记号的刻蚀，因为NVM所有氧化层的刻蚀总厚度较大，已经超过了DCMP的工艺非均匀性，使台阶深度具有足够的深度，因此不需要像传统工艺一样要保护对准记号，反而可以利用其湿法刻蚀追加对光刻记号得刻蚀。使用此方法在不增加光刻次数仅改变光刻掩膜版图形的情况下(即不增加成本)，解决了传统的直接CMP平整化STI结构后光刻对准记号的台阶高度太小后续层无法对准的问题，简化工艺流程。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为与DCMP工艺流程相对应的部分截面结构示意图；
图2为与本发明的方法相对应的部分截面结构示意图；
图3为实现本发明方法的版图设计具体实施例一；
图4为实现本发明方法的版图设计具体实施例二；
图5为实现本发明方法的版图设计具体实施例三。
具体实施方式
NVM器件通常由实现不同功能的多个半导体单元组成，其中包括存储单元(该存储单元包括隧穿区)，高压单元(通常为厚栅氧)、中压单元或低压单元等(通常为较薄的栅氧)，因此在栅氧的制备中需要制备多个不同厚度的栅氧区。在栅氧制备过程中，通常是先在衬底表面生长最厚的一层氧化层，而后采用光刻工艺按照次厚到最薄的次序依次刻蚀掉预定位置处的氧化层至硅衬底，再生长预定厚度的栅氧。之后的工艺流程一般为：在按照要求将各个厚度的栅氧区制备完成之后，在整个表面上淀积多晶硅，接着以栅氧为刻蚀阻挡层，刻蚀形成多晶硅栅极，而后刻蚀氧化层(通常为湿法刻蚀)在多晶硅栅极下形成各个不同厚度的栅氧。其中隧穿区中隧穿层的厚度如果也在最厚栅氧层之下，也可集成在该流程中来形成。传统的工艺流程中，在这两个区域制备过程中只对栅氧区或隧穿区的进行光刻和刻蚀处理，并不附加别的结构的形成，可以在业界一般技术人员的认识中，该过程中只能制备出多个不同厚度的栅氧区或隧穿区。
而本发明的NVM器件制备中光刻对准记号的制备方法，用于包括隧穿层和多个不同厚度的栅氧的NVM器件的制备中，包括：
使用直接化学机械研磨工艺进行STI结构的制备，在衬底上形成场区和有源区，同时在所述场区形成光刻对准记号(见图2a)；
在进行NVM器件中隧穿层的制备过程中，利用光刻工艺在先形成的氧化膜上定义出隧穿区和光刻对准记号的位置，使隧穿区和光刻对准记号位置处的氧化膜暴露出来，接着刻蚀上述两个位置处的氧化膜至隧穿区的硅衬底表面，图2(b)为光刻对准记号所在的场区经刻蚀后的截面结构示意图，刻蚀后使光刻对准记号的台阶加深，而在传统的DCMP工艺中，该部分是没有被刻蚀的(见图1c)，接着使隧穿区的硅衬底氧化生成隧穿层；
在进行NVM器件中多个不同厚度的栅氧的制备过程中，先在形成了制备栅氧前所有结构的衬底表面生长多个不同厚度中厚度最大的氧化层，接着利用光刻工艺定义出多个不同厚度中次厚的栅氧区和光刻对准记号的位置，使所述次厚的栅氧和光刻对准记号位置处的氧化层暴露出来，而后刻蚀上述两个位置处的氧化层至次厚的栅氧区的硅衬底表面，同时使光刻对准记号处的台阶加深，图2(c)为光刻对准记号所在的场区经刻蚀后的截面结构示意图，而在传统的DCMP工艺中，该部分是没有被刻蚀的(见图1d)，接着使次厚栅氧区的硅衬底氧化生成预定厚度的栅氧；依照从次厚到最薄的次序采用相同方法制备出不同厚度的栅氧区以及每次制备过程中均使所述光刻对准记号处的台阶进一步加深。
当隧穿区的厚度小于最厚栅氧区，也可集成在该步中，即上述在先形成的氧化膜即为这里的最厚的氧化层。
上述直接化学机械研磨工艺进行STI结构的制备包括，利用光刻工艺定义出场区和有源区的位置，后刻蚀场区的衬底形成浅沟槽，在刻蚀形成浅沟槽的过程中同时制备光刻对准记号，去除光刻工艺留下的光刻胶后在衬底上淀积氧化硅以填充浅沟槽，接着采用CMP工艺平整化衬底表面，在衬底中形成构成场区的STI结构和有源区，此时光刻对准记号形成在场区中。
上述隧穿层制备过程中和多栅氧区的制备过程中的刻蚀首选为湿法刻蚀，其具有较高的氧化硅和硅的刻蚀选择比。只要在追加刻蚀过程中，光刻对准记号的刻蚀深度大于400埃，即可满足后续光刻对准的要求。
在具体实施中，需要修改隧穿层的光刻掩膜版图形和栅氧层的光刻掩膜版图形，使在这两次光刻后在光刻对准记号区域均无光刻胶覆盖，使得光刻对准记号区域暴露在接下来的刻蚀液中。针对不同的光刻对准记号图形，以前层图形由场区和源区组成，后续层图形有刻蚀区域和非刻蚀区域组成为例，修改光刻掩膜版图形的方式有如下：1)当前层被对准图形为一整个区域(即光刻对准记号的前层图形，图中仅显示光刻对准记号区域部分)，图3中11为场区(即光刻对准记号区域)，被隔离介质所填充，12为源区(为衬底层)，此时21为刻蚀区域(即光刻后不覆盖光刻胶)，22为非刻蚀区域(即光刻后覆盖光刻胶)。理论上讲只要刻蚀区域21等于光刻对准记号区域11即可，但在实际操作中因为湿法刻蚀具有高选择比，故在修改光刻掩膜版时刻蚀区域可以略大，此时对刻蚀无要求，只需总刻蚀量大于400埃即可。区域21可以比区域11小，因湿法刻蚀具有各向同性的特点，此时总刻蚀深度可表示为大于(区域11宽度-区域21的宽度)/2。因为湿法刻蚀的各向同性特点，因此即使区域21比区域11小，有一部分场区被光刻胶覆盖，只要有足够的纵向刻蚀，一样可以保证侧向可以去除，但是此时要求横向刻蚀要达到硅合氧化物的边缘，否则会产生一个台阶，产生两个外框。2)当前层被对准图形(即光刻对准记号的前层图形)为一环状或条状或其他形状，如图4所示，11所示图形为前层被对准图形，位于场区，被隔离介质填充，而区域12和23为源区(为衬底层)，此时区域21为刻蚀区域(即光刻后不覆盖光刻胶)，区域22为非刻蚀区域(即光刻后覆盖光刻胶)。一般来说区域21可以比区域11和12的总和大，此时对刻蚀无要求，只需总刻蚀量大于400埃即可。或者区域21满足区域12的宽度＜＝区域21的宽度＜＝(区域11的宽度+区域12的宽度)，此时总刻蚀深度大于(区域11的宽度+区域12的宽度-区域21的宽度)/2。3)前层被对准图形(即光刻对准记号的前层图形)为一环状或条状或其他形状，如图5所示，11所示图形为前层被对准图形(位于场区)，被隔离介质填充，区域12和13为源区(为衬底层)。此时区域21为刻蚀区域，区域22和23为非刻蚀区域。一般区域21可以比区域11大，此时对刻蚀无要求，只需总刻蚀量大于400埃即可。或者区域21无法完全遮盖区域11，此时总刻蚀深度＞横向未交叠区域。或者2层图形可简化为全部打开前层图形区域。
在进行多个栅氧制备过程中，高压单元的栅氧一般是最厚的，其次是次厚的一般是中压单元和隧穿层，最后最薄一般是低压单元，湿法刻蚀量是依次减少。采用本发明的方法，改变业界的一般认识，在多栅氧和隧穿区制备流程中，追加对光刻对准记号的刻蚀，使得最终形成的光刻对准记号的台阶高度满足后续光刻对准的要求，从而避免了原有工艺中附加光刻和刻蚀所带来的成本的增加。
Claims (3)
1.一种NVM器件制备中光刻对准记号的制备方法，所述NVM器件中包括隧穿层和多个不同厚度的栅氧，其特征在于：
使用直接化学机械研磨工艺进行STI结构的制备，在衬底上形成场区和有源区，同时在所述场区形成光刻对准记号；
在进行NVM器件中隧穿层的制备过程中，利用光刻工艺在先形成的氧化膜上定义出隧穿区和光刻对准记号的位置，接着刻蚀上述两个位置处的氧化膜至隧穿区的硅衬底表面，同时使光刻对准记号处的台阶加深，而后使隧穿区的硅衬底氧化生成隧穿层；
在进行NVM器件中多个不同厚度的栅氧区的制备过程中，先在形成了制备栅氧前所有结构的衬底表面生长多个不同厚度中厚度最大的氧化层，接着利用光刻工艺定义出多个不同厚度中次厚的栅氧区和光刻对准记号的位置，使所述次厚的栅氧区和光刻对准记号位置处的氧化层暴露出来，而后刻蚀上述两个位置处的氧化层至次厚栅氧区的硅衬底表面，同时使光刻对准记号处的台阶加深，之后使次厚栅氧区的硅衬底氧化生成预定厚度的栅氧；依照从次厚到最薄的次序采用相同方法制备出不同厚度的栅氧区以及每次制备过程中均使所述光刻对准记号处的台阶进一步加深。
2.按照权利要求1所述的制备方法，其特征在于：所述隧穿层制备过程中和多个不同厚度栅氧区的制备过程中的刻蚀均为湿法刻蚀。
3.按照权利要求1或2所述的制备方法，其特征在于：所述隧穿层制备过程中和多个不同厚度的栅氧区的制备过程中，所述光刻对准记号的刻蚀深度大于400埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100574289A CN101923296B (zh) | 2009-06-17 | 2009-06-17 | Nvm器件制备中光刻对准记号的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100574289A CN101923296B (zh) | 2009-06-17 | 2009-06-17 | Nvm器件制备中光刻对准记号的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101923296A CN101923296A (zh) | 2010-12-22 |
| CN101923296B true CN101923296B (zh) | 2011-12-14 |
Family
ID=43338297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100574289A Active CN101923296B (zh) | 2009-06-17 | 2009-06-17 | Nvm器件制备中光刻对准记号的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101923296B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956477B (zh) * | 2011-08-22 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt发射极光刻对准精度优化的方法 |
| CN103187250B (zh) * | 2011-12-31 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 多次外延生长方法 |
| CN105529322B (zh) * | 2016-01-29 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 化学机械抛光工艺后光刻对准标记的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251727B1 (en) * | 1998-11-27 | 2001-06-26 | Winbond Electronics Corp | Method of making select gate self-aligned to floating for split gate flash memory structure |
| CN1378270A (zh) * | 2001-03-29 | 2002-11-06 | 华邦电子股份有限公司 | 自我对准分离式栅极非挥发性存储单元及其制造方法 |
| CN1728350A (zh) * | 2004-07-29 | 2006-02-01 | 上海华虹Nec电子有限公司 | 一种无源漏重掺杂nmos器件的制备方法 |
| CN101414555A (zh) * | 2007-10-16 | 2009-04-22 | 上海华虹Nec电子有限公司 | 闪存浮栅制造方法 |
| CN101452211A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | 光刻对准标记的制备方法 |
-
2009
- 2009-06-17 CN CN2009100574289A patent/CN101923296B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251727B1 (en) * | 1998-11-27 | 2001-06-26 | Winbond Electronics Corp | Method of making select gate self-aligned to floating for split gate flash memory structure |
| CN1378270A (zh) * | 2001-03-29 | 2002-11-06 | 华邦电子股份有限公司 | 自我对准分离式栅极非挥发性存储单元及其制造方法 |
| CN1728350A (zh) * | 2004-07-29 | 2006-02-01 | 上海华虹Nec电子有限公司 | 一种无源漏重掺杂nmos器件的制备方法 |
| CN101414555A (zh) * | 2007-10-16 | 2009-04-22 | 上海华虹Nec电子有限公司 | 闪存浮栅制造方法 |
| CN101452211A (zh) * | 2007-11-28 | 2009-06-10 | 上海华虹Nec电子有限公司 | 光刻对准标记的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101923296A (zh) | 2010-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001176959A (ja) | 半導体装置およびその製造方法 | |
| CN100411151C (zh) | 闪存器件的制造方法 | |
| CN101923296B (zh) | Nvm器件制备中光刻对准记号的制备方法 | |
| US6828212B2 (en) | Method of forming shallow trench isolation structure in a semiconductor device | |
| CN102254867B (zh) | 快闪存储器的制作方法 | |
| CN104078329B (zh) | 自对准多重图形的形成方法 | |
| CN103035506B (zh) | Rfldmos隔离介质层深沟槽的刻蚀方法 | |
| JP2009200464A (ja) | フラッシュメモリ素子及びその製造方法 | |
| CN112514063B (zh) | 半导体晶片的对准标记方法以及具有对准标记部分的半导体封装 | |
| CN108878288A (zh) | 层间膜的制造方法 | |
| CN110289260B (zh) | 闪存的制造方法、闪存储器及光罩掩膜版 | |
| CN102339743B (zh) | 一种多晶硅平坦化方法 | |
| CN103022036B (zh) | 单边存取器件 | |
| CN105633021A (zh) | 半导体元件的制造方法 | |
| CN108054085A (zh) | 存储器及其制备方法 | |
| US7485543B2 (en) | Method for manufacturing semiconductor device with overlay vernier | |
| CN107946304B (zh) | 一种用于尺寸缩减NORFlash单元工艺集成方法 | |
| CN102623339A (zh) | 改善双层栅mos结构的中间氧化层厚度均匀性的方法 | |
| CN106158862B (zh) | 半导体元件及其制作方法 | |
| CN103474353A (zh) | 一种鳍片和sti结构制作方法 | |
| CN103887160A (zh) | 控制栅极刻蚀方法 | |
| CN104538366A (zh) | 一种或非门闪存存储器及其制作方法 | |
| CN108400091A (zh) | Sonos存储器的ono栅极结构的制造方法 | |
| CN103943571A (zh) | 非易失性存储器的制造方法 | |
| TW201444049A (zh) | 疊對標記及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140109 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |