CN108400091A - Sonos存储器的ono栅极结构的制造方法 - Google Patents
Sonos存储器的ono栅极结构的制造方法 Download PDFInfo
- Publication number
- CN108400091A CN108400091A CN201810318983.1A CN201810318983A CN108400091A CN 108400091 A CN108400091 A CN 108400091A CN 201810318983 A CN201810318983 A CN 201810318983A CN 108400091 A CN108400091 A CN 108400091A
- Authority
- CN
- China
- Prior art keywords
- ono
- gate structures
- oxide layer
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000006396 nitration reaction Methods 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 238000001259 photo etching Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- CHNUOJQWGUIOLD-NFZZJPOKSA-N epalrestat Chemical compound C=1C=CC=CC=1\C=C(/C)\C=C1/SC(=S)N(CC(O)=O)C1=O CHNUOJQWGUIOLD-NFZZJPOKSA-N 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- -1 that is Chemical compound 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种SONOS存储器的ONO栅极结构的制造方法，包括步骤：步骤一、在半导体衬底表面依次形成由第一氧化层、第二氮化层和第三氧化层叠加而成的ONO层、多晶硅栅和顶部氧化层；步骤二、光刻定义区域并对顶部氧化层和多晶硅栅进行停止在第三氧化层上的第一次刻蚀形成ONO栅极结构；步骤三、形成第四氧化层；步骤四、对第四氧化层进行停止在第二氮化层上全面的第二次刻蚀自对准形成氧化层侧墙；步骤五、形成第五氮化层；步骤六、对第五氮化层进行全面的第三次刻蚀自对准形成氮化层侧墙并同时将ONO栅极结构外的第二氮化层和第一氧化层都去除。本发明能防止提高ONO层的稳定性且工艺成本低。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种SONOS存储器的ONO栅极结构的制造方法。
背景技术
可靠性作为半导体器件的一个重要指标，在器件的稳定、可靠运行中起着关键作用。在95nm自对准(Self-Align)SONOS存储器中，SONOS是Silicon-Oxide-Nitride-Oxide-Silicon即硅-氧化层-氮化层-氧化层-硅的缩写，ONO为Oxide-Nitride-Oxide即氧化层-氮化层-氧化层的缩写，SONOS存储器中通过ONO层存储信息，所以ONO层的稳定性对器件的稳定性很重要，而现有制造ONO栅极结构的方法容易使ONO层受到横向刻蚀而产生相应的缺陷，从而影响器件的稳定性
如图1A至图1D所示，是现有SONOS存储器的ONO栅极结构的制造方法的各步骤中的器件结构图，现有SONOS存储器的ONO栅极结构的制造方法包括如下步骤：
步骤一、如图1A所示，在半导体衬底101表面依次形成由第一氧化层1021、第二氮化层1022和第三氧化层1023叠加而成的ONO层102，在所述ONO层102表面依次形成多晶硅栅103和顶部氧化层104。
现有中，所述半导体衬底101为硅衬底。所述第一氧化层1021、所述第三氧化层1023和后续的第四氧化层105都为氧化硅层。所述第二氮化层1022和后续的第五氮化层106都为氮化硅层。
步骤二、如图1A所示，光刻定义出ONO栅极结构的形成区域并进行第一次刻蚀将所述ONO栅极结构的形成区域外的所述顶部氧化层104和所述多晶硅栅103去除，由保留于所述ONO栅极结构的形成区域的所述顶部氧化层104和所述多晶硅栅103叠加和底部的所述ONO层102叠加形成所述ONO栅极结构。
步骤三、如图1B所示，以所述ONO栅极结构为自对准掩膜将所述ONO栅极结构外的所述ONO层102去除。由于在去除所述ONO层102时是直接以所述ONO栅极结构作为自对准掩膜，能够造成对ONO层102的横向刻蚀形成横向凹入到所述多晶硅栅103底部的横向凹槽(Undercut)，横向凹槽的位置如虚线圈201所示。这种位于所述多晶硅栅103底部的横向凹槽很容易在后续的湿法刻蚀工艺中扩大，从而会影响整个ONO栅极结构的稳定性。
步骤四、如图1C所示，形成第四氧化层105。
在形成所述第四氧化层105之前还包括在所述多晶硅栅103的侧面形成对硅氧化形成的第六氧化层1052以及在所述ONO栅极结构外的所述半导体衬底101表面形成对硅氧化形成的第七氧化层1051。
所述第四氧化层105包覆在所述ONO栅极结构的顶部表面和侧面以及覆盖在所述ONO栅极结构外的所述ONO层102表面。
步骤五、如图1C所示，形成第五氮化层106。
所述第五氮化层106包覆在所述ONO栅极结构的所述氧化层侧墙5表面并延伸到所述ONO栅极结构外。
发明内容
本发明所要解决的技术问题是提供一种SONOS存储器的ONO栅极结构的制造方法，能防止对ONO栅极结构中的ONO层产生横向刻蚀，提高ONO层的稳定性。
为解决上述技术问题，本发明提供的SONOS存储器的ONO栅极结构的制造方法包括如下步骤：
步骤一、在半导体衬底表面依次形成由第一氧化层、第二氮化层和第三氧化层叠加而成的ONO层，在所述ONO层表面依次形成多晶硅栅和顶部氧化层。
步骤二、光刻定义出ONO栅极结构的形成区域并进行第一次刻蚀将所述ONO栅极结构的形成区域外的所述顶部氧化层和所述多晶硅栅去除，由保留于所述ONO栅极结构的形成区域的所述顶部氧化层和所述多晶硅栅叠加和底部的所述ONO层叠加形成所述ONO栅极结构；所述第一次刻蚀停止在所述第三氧化层上。
步骤三、形成第四氧化层。
步骤四、对所述第四氧化层进行全面的第二次刻蚀自对准在所述ONO栅极结构的侧面形成氧化层侧墙；所述第二次刻蚀同时将所述ONO栅极结构外的所述第三氧化层去除并停止在所述第二氮化层上。
步骤五、形成第五氮化层。
步骤六、对所述第五氮化层进行全面的第三次刻蚀自对准在所述ONO栅极结构的侧面的所述氧化层侧墙上形成氮化层侧墙；所述第三次刻蚀同时将所述ONO栅极结构外的所述第二氮化层和所述第一氧化层都去除；通过结合所述第二次刻蚀和所述第三次刻蚀自对准将所述ONO栅极结构外的所述ONO层去除以防止去除所述ONO层时产生向所述多晶硅栅底部的横向凹陷。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述第一氧化层、所述第三氧化层和所述第四氧化层都为氧化硅层。
进一步的改进是，所述第二氮化层和所述第五氮化层都为氮化硅层。
进一步的改进是，步骤三形成所述第四氧化层之前还包括在所述多晶硅栅的侧面形成对硅氧化形成的第六氧化层。
进一步的改进是，步骤三中所述第四氧化层包覆在所述ONO栅极结构的顶部表面和侧面以及覆盖在所述ONO栅极结构外的所述ONO层表面。
进一步的改进是，步骤四中所述ONO栅极结构的顶部表面的所述第四氧化层被去除。
进一步的改进是，步骤五中所述第五氮化层包覆在所述ONO栅极结构的所述氧化层侧墙表面并延伸到所述ONO栅极结构外。
进一步的改进是，步骤六中所述ONO栅极结构的顶部表面的所述第五氮化层被去除。
进一步的改进是，SONOS存储器为1.5T型结构，包括存储管和选择管。
进一步的改进是，所述ONO栅极结构为所述存储管的栅极结构；所述选择管的栅极结构由栅氧化层和多晶硅栅叠加而成。
进一步的改进是，相邻的所述存储管的所述ONO栅极结构和所述选择管的栅极结构通过侧墙自对准隔离。
进一步的改进是，所述ONO栅极结构和所述选择管的栅极结构之间的侧墙由所述氧化层侧墙和所述氮化层侧墙叠加而成。
进一步的改进是，所述氧化层侧墙的厚度为
进一步的改进是，所述氮化层侧墙的厚度为
本发明ONO栅极结构中对ONO层的刻蚀不是在刻蚀多晶硅栅时同时一次刻蚀形成，而是在多晶硅栅刻蚀完成之后，结合氧化层侧墙和氮化层侧墙的刻蚀工艺同时实现对的ONO栅极结构外的ONO层的去除，从而能防止去除ONO栅极结构外的ONO层时产生向多晶硅栅底部的横向凹陷，也即能防止对ONO栅极结构中的ONO层产生横向刻蚀，从而能提高ONO层的稳定性。
另外，本发明的对ONO层的去除工艺并不需要增加其它额外的光刻工艺，完全采用具有自对准的氧化层侧墙和氮化层侧墙的刻蚀工艺实现，所以本发明的工艺成本低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1D是现有SONOS存储器的ONO栅极结构的制造方法的各步骤中的器件结构图；
图2是本发明实施例SONOS存储器的ONO栅极结构的制造方法的流程图；
图3A-图3E是本发明实施例SONOS存储器的ONO栅极结构的制造方法的各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例SONOS存储器的ONO栅极结构的制造方法的流程图；如图3A至图3E所示，是本发明实施例SONOS存储器的ONO栅极结构的制造方法的各步骤中的器件结构图，本发明实施例SONOS存储器的ONO栅极结构的制造方法包括如下步骤：
步骤一、如图3A所示，在半导体衬底1表面依次形成由第一氧化层21、第二氮化层22和第三氧化层23叠加而成的ONO层2，在所述ONO层2表面依次形成多晶硅栅3和顶部氧化层4。
本发明实施例中，所述半导体衬底1为硅衬底。所述第一氧化层21、所述第三氧化层23和后续的第四氧化层5都为氧化硅层。所述第二氮化层22和后续的第五氮化层6都为氮化硅层。
步骤二、如图3A所示，光刻定义出ONO栅极结构的形成区域并进行第一次刻蚀将所述ONO栅极结构的形成区域外的所述顶部氧化层4和所述多晶硅栅3去除，由保留于所述ONO栅极结构的形成区域的所述顶部氧化层4和所述多晶硅栅3叠加和底部的所述ONO层2叠加形成所述ONO栅极结构；所述第一次刻蚀停止在所述第三氧化层23上。
步骤三、如图3B所示，形成第四氧化层5。
本发明实施例中，在形成所述第四氧化层5之前还包括在所述多晶硅栅3的侧面形成对硅氧化形成的第六氧化层51。
所述第四氧化层5包覆在所述ONO栅极结构的顶部表面和侧面以及覆盖在所述ONO栅极结构外的所述ONO层2表面。
步骤四、如图3C所示，对所述第四氧化层5进行全面的第二次刻蚀自对准在所述ONO栅极结构的侧面形成氧化层侧墙5；所述第二次刻蚀同时将所述ONO栅极结构外的所述第三氧化层23去除并停止在所述第二氮化层22上。
本发明实施例中，所述ONO栅极结构的顶部表面的所述第四氧化层5被去除。
所述氧化层侧墙5的厚度为
步骤五、如图3D所示，形成第五氮化层6。
所述第五氮化层6包覆在所述ONO栅极结构的所述氧化层侧墙5表面并延伸到所述ONO栅极结构外。
步骤六、如图3E所示，对所述第五氮化层6进行全面的第三次刻蚀自对准在所述ONO栅极结构的侧面的所述氧化层侧墙5上形成氮化层侧墙6；所述第三次刻蚀同时将所述ONO栅极结构外的所述第二氮化层22和所述第一氧化层21都去除；通过结合所述第二次刻蚀和所述第三次刻蚀自对准将所述ONO栅极结构外的所述ONO层2去除以防止去除所述ONO层2时产生向所述多晶硅栅3底部的横向凹陷。
本发明实施例中，所述ONO栅极结构的顶部表面的所述第五氮化层6被去除。
所述氮化层侧墙6的厚度为
本发明实施例方法适用于1.5T型结构的SONOS存储器，包括存储管和选择管。
所述ONO栅极结构为所述存储管的栅极结构；所述选择管的栅极结构由栅氧化层和多晶硅栅3叠加而成。相邻的所述存储管的所述ONO栅极结构和所述选择管的栅极结构通过侧墙自对准隔离。所述ONO栅极结构和所述选择管的栅极结构之间的侧墙由所述氧化层侧墙5和所述氮化层侧墙6叠加而成。
本发明实施例方法的ONO栅极结构中对ONO层2的刻蚀不是在刻蚀多晶硅栅3时同时一次刻蚀形成，而是在多晶硅栅3刻蚀完成之后，结合氧化层侧墙5和氮化层侧墙6的刻蚀工艺同时实现对的ONO栅极结构外的ONO层2的去除，从而能防止去除ONO栅极结构外的ONO层2时产生向多晶硅栅3底部的横向凹陷，也即能防止对ONO栅极结构中的ONO层2产生横向刻蚀，从而能提高ONO层2的稳定性。
另外，本发明实施例方法的对ONO层2的去除工艺并不需要增加其它额外的光刻工艺，完全采用具有自对准的氧化层侧墙5和氮化层侧墙6的刻蚀工艺实现，所以本发明的工艺成本低。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种SONOS存储器的ONO栅极结构的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面依次形成由第一氧化层、第二氮化层和第三氧化层叠加而成的ONO层，在所述ONO层表面依次形成多晶硅栅和顶部氧化层；
步骤二、光刻定义出ONO栅极结构的形成区域并进行第一次刻蚀将所述ONO栅极结构的形成区域外的所述顶部氧化层和所述多晶硅栅去除，由保留于所述ONO栅极结构的形成区域的所述顶部氧化层和所述多晶硅栅叠加和底部的所述ONO层叠加形成所述ONO栅极结构；所述第一次刻蚀停止在所述第三氧化层上；
步骤三、形成第四氧化层；
步骤四、对所述第四氧化层进行全面的第二次刻蚀自对准在所述ONO栅极结构的侧面形成氧化层侧墙；所述第二次刻蚀同时将所述ONO栅极结构外的所述第三氧化层去除并停止在所述第二氮化层上；
步骤五、形成第五氮化层；
步骤六、对所述第五氮化层进行全面的第三次刻蚀自对准在所述ONO栅极结构的侧面的所述氧化层侧墙上形成氮化层侧墙；所述第三次刻蚀同时将所述ONO栅极结构外的所述第二氮化层和所述第一氧化层都去除；通过结合所述第二次刻蚀和所述第三次刻蚀自对准将所述ONO栅极结构外的所述ONO层去除以防止去除所述ONO层时产生向所述多晶硅栅底部的横向凹陷。
2.如权利要求1所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：所述第一氧化层、所述第三氧化层和所述第四氧化层都为氧化硅层。
4.如权利要求2所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：所述第二氮化层和所述第五氮化层都为氮化硅层。
5.如权利要求1或2所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：步骤三形成所述第四氧化层之前还包括在所述多晶硅栅的侧面形成对硅氧化形成的第六氧化层。
6.如权利要求1或2所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：步骤三中所述第四氧化层包覆在所述ONO栅极结构的顶部表面和侧面以及覆盖在所述ONO栅极结构外的所述ONO层表面。
7.如权利要求6所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：步骤四中所述ONO栅极结构的顶部表面的所述第四氧化层被去除。
8.如权利要求7所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：步骤五中所述第五氮化层包覆在所述ONO栅极结构的所述氧化层侧墙表面并延伸到所述ONO栅极结构外。
9.如权利要求8所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：步骤六中所述ONO栅极结构的顶部表面的所述第五氮化层被去除。
10.如权利要求1所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：SONOS存储器为1.5T型结构，包括存储管和选择管。
11.如权利要求10所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：所述ONO栅极结构为所述存储管的栅极结构；所述选择管的栅极结构由栅氧化层和多晶硅栅叠加而成。
12.如权利要求11所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：相邻的所述存储管的所述ONO栅极结构和所述选择管的栅极结构通过侧墙自对准隔离。
13.如权利要求11所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：所述ONO栅极结构和所述选择管的栅极结构之间的侧墙由所述氧化层侧墙和所述氮化层侧墙叠加而成。
14.如权利要求1所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：所述氧化层侧墙的厚度为
15.如权利要求1所述的SONOS存储器的ONO栅极结构的制造方法，其特征在于：所述氮化层侧墙的厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810318983.1A CN108400091B (zh) | 2018-04-11 | 2018-04-11 | Sonos存储器的ono栅极结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810318983.1A CN108400091B (zh) | 2018-04-11 | 2018-04-11 | Sonos存储器的ono栅极结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108400091A true CN108400091A (zh) | 2018-08-14 |
| CN108400091B CN108400091B (zh) | 2020-11-24 |
Family
ID=63099889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810318983.1A Active CN108400091B (zh) | 2018-04-11 | 2018-04-11 | Sonos存储器的ono栅极结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108400091B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103086A (zh) * | 2018-08-29 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 多晶硅栅的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030198104A1 (en) * | 2002-04-12 | 2003-10-23 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods of fabricating the same |
| US6642111B1 (en) * | 2002-07-09 | 2003-11-04 | Powerchip Semiconductor Corp. | Memory device structure and method of fabricating the same |
| US20060081915A1 (en) * | 2004-10-19 | 2006-04-20 | Fujitsu Limited | Nonvolatile semiconductor memory device and method for fabricating the same |
| CN107527917A (zh) * | 2017-08-31 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 1.5t耗尽型sonos非挥发性存储器及其制造方法 |
| CN107833890A (zh) * | 2017-09-19 | 2018-03-23 | 上海华虹宏力半导体制造有限公司 | Sonos存储器栅极结构的制造方法 |
-
2018
- 2018-04-11 CN CN201810318983.1A patent/CN108400091B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030198104A1 (en) * | 2002-04-12 | 2003-10-23 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods of fabricating the same |
| US6642111B1 (en) * | 2002-07-09 | 2003-11-04 | Powerchip Semiconductor Corp. | Memory device structure and method of fabricating the same |
| US20060081915A1 (en) * | 2004-10-19 | 2006-04-20 | Fujitsu Limited | Nonvolatile semiconductor memory device and method for fabricating the same |
| CN107527917A (zh) * | 2017-08-31 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 1.5t耗尽型sonos非挥发性存储器及其制造方法 |
| CN107833890A (zh) * | 2017-09-19 | 2018-03-23 | 上海华虹宏力半导体制造有限公司 | Sonos存储器栅极结构的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103086A (zh) * | 2018-08-29 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 多晶硅栅的制造方法 |
| CN109103086B (zh) * | 2018-08-29 | 2021-01-22 | 上海华虹宏力半导体制造有限公司 | 多晶硅栅的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108400091B (zh) | 2020-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100956603B1 (ko) | 자기 터널링 접합 구조를 갖는 반도체 소자의 패터닝 방법 | |
| JP2011192776A (ja) | 半導体装置の製造方法 | |
| CN108962912A (zh) | 一种三维半导体存储器及其制备方法 | |
| CN108389831A (zh) | 层间介质层的填充方法 | |
| JP2008091868A (ja) | 半導体素子のリセスゲートの製造方法 | |
| CN104078329B (zh) | 自对准多重图形的形成方法 | |
| CN108597992A (zh) | 具有精细图形的半导体结构的制备方法 | |
| CN108400091A (zh) | Sonos存储器的ono栅极结构的制造方法 | |
| CN109830525A (zh) | 纳米线器件的制作方法 | |
| CN104078330B (zh) | 自对准三重图形的形成方法 | |
| CN109216193A (zh) | 半导体器件及其制备方法 | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| CN106409833A (zh) | 嵌入式闪存的隔离方法和制备方法 | |
| CN108122762B (zh) | 半导体结构及其形成方法 | |
| KR101138843B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR20150109466A (ko) | 반도체 장치의 제조 방법 | |
| JP2002026159A (ja) | フラッシュメモリ素子のフローティングゲート形成方法 | |
| JP2018160532A (ja) | 半導体記憶装置及びその製造方法 | |
| CN208738215U (zh) | 半导体存储器电容接点结构 | |
| CN107833890A (zh) | Sonos存储器栅极结构的制造方法 | |
| CN103021855B (zh) | 分离栅闪存的有源区制造方法 | |
| CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 | |
| CN106356293B (zh) | 金属栅极及其制备方法 | |
| JPH0336302B2 (zh) | ||
| CN104701174B (zh) | 用于优化中压沟槽栅mos加工工艺的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |