CN107527917A - 1.5t耗尽型sonos非挥发性存储器及其制造方法 - Google Patents
1.5t耗尽型sonos非挥发性存储器及其制造方法 Download PDFInfo
- Publication number
- CN107527917A CN107527917A CN201710768034.9A CN201710768034A CN107527917A CN 107527917 A CN107527917 A CN 107527917A CN 201710768034 A CN201710768034 A CN 201710768034A CN 107527917 A CN107527917 A CN 107527917A
- Authority
- CN
- China
- Prior art keywords
- polysilicon gate
- sonos
- channel region
- gate
- raceway groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 234
- 229920005591 polysilicon Polymers 0.000 claims abstract description 226
- 238000003860 storage Methods 0.000 claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000002513 implantation Methods 0.000 claims abstract description 5
- 230000015654 memory Effects 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 238000010276 construction Methods 0.000 claims description 22
- 230000001413 cellular effect Effects 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 238000006396 nitration reaction Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 12
- 125000001475 halogen functional group Chemical group 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000005465 channeling Effects 0.000 abstract 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000007850 degeneration Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种1.5T耗尽型SONOS非挥发性存储器，存储管和选择管共用同一N型掺杂的沟道区；存储管和选择管的多晶硅栅之间通过侧墙隔离；沟道由被存储管的第一多晶硅栅覆盖第一部分沟道和被选择管的第二多晶硅栅覆盖的第二部分沟道串联形成；第一多晶硅栅为N+掺杂，使形成第一部分沟道的阈值电压低于0V；第二多晶硅栅为P+掺杂，利用P+掺杂的功函数更大的特征，使形成第二部分沟道的阈值电压提高到大于0V，从形成存储管为耗尽型以及选择晶体管为增强型的结构，通过共用的沟道注入来提高沟道的均匀性和一致性。本发明还公开了一种1.5T耗尽型SONOS非挥发性存储器的制造方法。本发明能简化工艺并提高器件的性能。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种1.5T耗尽型SONOS非挥发性存储器；本发明还涉及一种1.5T耗尽型SONOS非挥发性存储器及其制造方法。
背景技术
具有低操作电压、更好的COMS工艺兼容性的SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)非挥发性存储器被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。目前常用存储器单元结构由一个完整的SONOS存储器晶体管和一个完整的选择晶体管(select-gate，SG)组成2晶体管结构(2 transistors，2T)即2T型SONOS非挥发性存储器，每个晶体管都有完整的源极，漏极和栅极，且两个晶体管共用一层多晶硅。耗尽型SONOS非挥发性存储器中SONOS存储器晶体管的阈值电压(Vt)小于0，选择晶体管的Vt仍大于0，2T耗尽型SONOS非挥发性存储器由于其低功耗得到了很多低功耗应用的青睐。但是2T结构与生俱来的缺点就是其较大的芯片面积损耗。如图1所示，是现有2T耗尽型SONOS非挥发性存储器的单元结构图，包括：
形成于P型半导体衬底如硅衬底9上的SONOS存储器晶体管301和选择晶体管302；
SONOS存储器晶体管301的栅极结构包括ONO层和多晶硅栅1，ONO层由氧化层(O)6，氮化层(N)5和氧化层(O)4组成，组成氧化层6一般称为隧穿氧化层，用于存储电荷隧穿，氮化层5是作为存储层，氧化层4一般称为阻挡层氧化层。
选择晶体管302的栅极结构包括栅氧化层7和多晶硅栅1a。通常，多晶硅栅1a和多晶硅栅1同时形成。在多晶硅栅1和1a的侧面还形成有侧墙，侧墙通常采用氧化层或氮化层组成，图1中侧墙包括了3层结构，依次为氧化层21，氮化层22和氧化层23。
SONOS存储器晶体管301的沟道区包括N型注入区10，N型注入区10使沟道区为N型掺杂，从而使得SONOS存储器晶体管301为耗尽型结构。
图1中选择晶体管302的沟道区的掺杂直接采用P型半导体衬底9的掺杂，也可以单独进行P型杂质调制，使选择晶体管302为阈值电压大于0V的增强型结构。
在多晶硅栅1和1a的两侧自对准形成有N型轻掺杂源漏区(LDD)11和N型重掺杂的源漏区8，图1中，多晶硅栅1和1a之间的LDD11和源漏区8作为SONOS存储器晶体管301和选择晶体管302的共用掺杂结构。
由图1所示可知，2T结构中两个多晶硅栅1和1a之间包括共有的掺杂区即LDD11和源漏区8，这使得多晶硅栅1和1a之间具有较大的间距，从而会占用较大的面积，带来较大的芯片面积损耗。与2T结构相比，1.5T的结构占用的芯片面积更小，现有1.5T型SONOS非挥发性存储器一般有两种：
第一种的结构中，存储管即SONOS存储器晶体管和选择管即选择晶体管(select-gate(SG))的Vt的都大于零V，这种情况下选择管和存储管确实是可以共用同一个沟道，但是由于存储管的Vt大于零V，读操作时必须在存储管的栅极(gate)端接一个较高的正电压，于是其功耗较高。低功耗2T SONOS非挥发性存储器由于采用了2T耗尽型SONOS非挥发性存储器结构，其读操作时，存储管的gate接零电位即可读取数据，因为擦除状态的Vt小于0，编程状态的Vt大于0，即Vte<0&Vtp>0,Vte为擦除状态的阈值电压，Vtp为编程状态的阈值电压。
第二种的结构中，存储管采用Vt小于0V的耗尽型存储管；选择管采用Vt大于0V的增强型选择管，这种1.5T型SONOS非挥发性存储器为1.5T耗尽型SONOS非挥发性存储器。如图2所示，是现有1.5T耗尽型SONOS非挥发性存储器的单元结构图；和图1所示结构的区别之处为，多晶硅栅1和1a之间通过侧墙隔离，图2中多晶硅栅1和1a之间的侧墙由氧化层24和氮化层25组成。多晶硅栅1和1a之间的P型半导体衬底9的表面不再形成有LDD11和源漏区8。在多晶硅栅1的顶部形成有氧化层3。在多晶硅栅1的两侧面还形成有氮化层26和氧化层27，在多晶硅栅1a的远离多晶硅栅1的一侧的侧面形成有氧化层24a、氮化硅26和氧化层27。图2中，节省了一个源漏区8，多晶硅栅1a和1两侧的源漏区8之间需要通过被多晶硅栅1a覆盖的一部分沟道和由多晶硅栅1覆盖的一部分沟道串联形成的沟道来导通，所以不需要再在多晶硅栅1和1a之间额外在设置一个源漏区8，也将图2所示的结构称为1.5T型。节省一个源漏区8能使得多晶硅栅1和1a之间的间距变得很小。但是，从图2所示可知，由于多晶硅栅1对底部的沟道区进行控制并在表面形成沟道的阈值电压和多晶硅栅1a对底部的沟道区进行控制并在表面形成沟道的阈值电压不同，故多晶硅栅1和1a底部对应的沟道区的掺杂结构会不同，图2中，多晶硅栅1底部的沟道区由N型注入区10组成，这样能使得未编程状态的多晶硅栅1对应的阈值电压小于0V；而多晶硅栅1a底部的沟道区由P型区组成，图2中直接由P型半导体衬底9组成，故多晶硅栅1a对应的阈值电压大于0V。这样，在选择管和存储管的沟道区之间会出现一个PN结,PN结如图2中的虚线圈303所示。
形成现有第二种的结构的制造方法中背靠背的选择管和存储管结构同时实现增强型的选择管和耗尽型的存储管比较困难，导致很多问题如，增加工艺的复杂度、选择管经反复掺杂使得沟道的迁移率减小、反复掺杂后结的特性也变差。
如图3A至图3D所示，是现有1.5T耗尽型SONOS非挥发性存储器的制造方法的各步骤中的器件结构图；现有1.5T耗尽型SONOS非挥发性存储器的制造方法包括如下步骤：
如图3A所示，在P型半导体衬底9的表面形成N型注入区10，之后形成由氧化层6、氮化层5和氧化层4组成的ONO层以及多晶硅栅1和氧化层3。多晶硅栅1为N型掺杂，厚度约为2000埃，氧化层3的厚度约为2000埃。由ONO层、多晶硅栅1和氧化层3组成的栅极结构通过淀积加光刻刻蚀工艺实现。
如图3B所示，采用淀积加全面刻蚀工艺在多晶硅栅1的侧面形成侧墙结构的氧化层24和氮化层25。
之后形成SG的栅氧化层7。
由于选择管的沟道区采用的P型掺杂，而图3A形成的N型注入区10也会形成于选择管的沟道区中，故需要进行P型注入，使选择管的沟道区的掺杂类型由N型转换为P型。
如图3C所示，采用淀积加刻蚀的工艺形成选择管的N型多晶硅栅1a。多晶硅栅1a和1之间隔离有氧化层24和氮化层25。之后，对多晶硅栅1a的远离多晶硅栅1一侧的侧面形成氧化层24a。接着进行N型LDD注入形成LDD区11。通常，在LDD注入之后还加一步Halo注入；Halo注入也通常称为口袋注入(pocket implant)，是采用大角度注入形成，注入杂质和半导体衬底9相同，图3C中为P型注入。
如图3D所示，之后形成侧墙结构的氮化层26。进行源漏注入形成源漏区8。
如图2所示，形成侧墙结构的氧化层27。
通常，SONOS非挥发性存储器和CMOS器件工艺集成在一起，氧化层27形成之后的后续工艺和现有CMOS后段工艺一致。
由以上现有的制造过程可知，选择管的沟道区的P型衬底需经过反复掺杂，增加了工艺的复杂度，退化了器件特性如减小载流子迁移率和结的特性，反复掺杂使得选择管的沟道区掺杂不均匀，沟道区的掺杂不均匀的结构请参考图4所示，图4中，多晶硅栅1a底部的沟道区的掺杂如虚线圈301所示，可以看出选择管的沟道区的掺杂轮廓(profile)呈三角形，图4的原始图中用不同的颜色表示不同的掺杂浓度，如图4中DopingConcentration(NetActive)[cm^-3]所示。沟道区的呈三角形的轮廓结构可能导致比较大的漏电流。为了获得比较好的性能，SG的Vt注入需要经过特别的优化，所以会增加工艺的复杂度。
发明内容
本发明所要解决的技术问题是提供一种1.5T耗尽型SONOS非挥发性存储器，能采用同一沟道区实现选择管的阈值电压大于0V和存储管的阈值电压小于0V，从而能简化工艺并提高器件的性能。为此，本发明还提供一种1.5T耗尽型SONOS非挥发性存储器的制造方法。
为解决上述技术问题，本发明提供的1.5T耗尽型SONOS非挥发性存储器的单元结构包括一个SONOS存储器晶体管和一个选择晶体管。
同一所述单元结构的所述SONOS存储器晶体管和所述选择晶体管共用同一形成于P型半导体衬底表面的N型掺杂的沟道区。
所述SONOS存储器晶体管的栅极结构包括依次形成于所述沟道区表面的ONO层和第一多晶硅栅，所述ONO层为由依次形成于所述沟道区表面的第一氧化层、第二氮化层和第三氧化层组成的三层结构。
所述选择晶体管的栅极结构包括依次形成于所述沟道区表面的第一栅介质层和第二多晶硅栅。
所述第一多晶硅栅的第二侧面和所述第二多晶硅栅的第一侧面之间隔离有形成于所述第二多晶硅栅的第一侧面的侧墙。
由形成于P型半导体衬底表面的N+区组成的第一源漏区和所述第一多晶硅栅的第一侧面自对准，由形成于P型半导体衬底表面的N+区组成的第二源漏区和所述第二多晶硅栅的第二侧面自对准；所述沟道区位于所述第一源漏区和所述第二源漏区之间。
被所述第一多晶硅栅表面覆盖的所述沟道区表面用于形成第一部分沟道；被所述第二多晶硅栅表面覆盖的所述沟道区表面用于形成第二部分沟道，所述第一部分沟道和所述第二部分沟道串联形成连接所述第一源漏区和所述第二源漏区的沟道。
所述第一多晶硅栅为N+掺杂，利用N+掺杂的所述第一多晶硅栅和N型掺杂的所述沟道区使在所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压低于0V，使所述SONOS存储器晶体管为耗尽型结构。
所述第二多晶硅栅为P+掺杂，利用P+掺杂的所述第二多晶硅栅的功函数大于所述第一多晶硅栅的特征，使在共用N型掺杂的所述沟道区的条件下将形成所述第二部分沟道的阈值电压提高到大于0V，使所述选择晶体管为增强型结构，并通过共用的所述沟道区提高沟道的均匀性和一致性。
进一步的改进是，所述P型半导体衬底为P型硅衬底。
进一步的改进是，所述第二多晶硅栅的第一侧面的侧墙由延伸到所述第二多晶硅栅的第一侧面的所述ONO层组成。
进一步的改进是，所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压为-0.75V左右；所述选择晶体管形成所述第二部分沟道的阈值电压为0.75V左右。
进一步的改进是，在所述第二多晶硅栅表面形成有第四氧化层。
进一步的改进是，在所述第一多晶硅栅的第一侧面和所述第二多晶硅栅的第二侧面也分别形成有侧墙。
所述第一源漏区和所述第一多晶硅栅的第一侧面的侧墙自对准，所述第二源漏区和所述第二多晶硅栅的第二侧面的侧墙自对准。
进一步的改进是，所述第一多晶硅栅的第一侧面和所述第二多晶硅栅的第二侧面分别形成有LDD区和Halo注入区。
为解决上述技术问题，本发明提供的1.5T耗尽型SONOS非挥发性存储器的制造方法的1.5T耗尽型SONOS非挥发性存储器的单元结构包括一个SONOS存储器晶体管和一个选择晶体管；包括如下步骤：
步骤一、在P型半导体衬底的选定区域进行N型掺杂的离子注入形成沟道区；同一所述单元结构的所述SONOS存储器晶体管和所述选择晶体管共用同一所述沟道区。
步骤二、在所述P型半导体衬底表面依次形成第一栅介质层、P+掺杂的第二多晶硅栅和第四氧化层；对所述第四氧化层、所述第二多晶硅栅和所述第一栅介质层进行刻蚀形成所述选择晶体管的栅极结构，所述选择晶体管的栅极结构形成于所述沟道区表面且位置由光刻工艺定义。
步骤三、依次形成第一氧化层、第二氮化层和第三氧化层并组成ONO层，所述ONO层位于所述选择晶体管的栅极结构的顶部表面、侧面和所述选择晶体管的栅极结构外的所述P型半导体衬底表面；
步骤四、在所述ONO层表面形成N+掺杂的第一多晶硅栅，对所述第一多晶硅栅进行刻蚀形成由所述ONO层和所述第一多晶硅栅叠加组成的所述SONOS存储器晶体管的栅极结构，所述SONOS存储器晶体管的栅极结构形成于所述沟道区表面且位置由光刻工艺定义；所述第一多晶硅栅的第二侧面和所述第二多晶硅栅的第一侧面之间隔离有形成于所述第二多晶硅栅的第一侧面的由所述ONO层组成的侧墙。
步骤五、进行N+离子注入形成由N+区组成的第一源漏区和第二源漏区，所述第一源漏区和所述第一多晶硅栅的第一侧面自对准，所述第二源漏区和所述第二多晶硅栅的第二侧面自对准；所述沟道区位于所述第一源漏区和所述第二源漏区之间。
被所述第一多晶硅栅表面覆盖的所述沟道区表面用于形成第一部分沟道；被所述第二多晶硅栅表面覆盖的所述沟道区表面用于形成第二部分沟道，所述第一部分沟道和所述第二部分沟道串联形成连接所述第一源漏区和所述第二源漏区的沟道。
利用N+掺杂的所述第一多晶硅栅和N型掺杂的所述沟道区使在所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压低于0V，使所述SONOS存储器晶体管为耗尽型结构。
利用P+掺杂的所述第二多晶硅栅的功函数大于所述第一多晶硅栅的特征，使在共用N型掺杂的所述沟道区的条件下将形成所述第二部分沟道的阈值电压提高到大于0V，使所述选择晶体管为增强型结构，并通过共用的所述沟道区提高沟道的均匀性和一致性。
进一步的改进是，所述P型半导体衬底为P型硅衬底。
进一步的改进是，所述第一栅介质层为栅氧化层。
进一步的改进是，步骤五包括如下分步骤：
步骤51、进行LDD注入和Halo注入在所述第一多晶硅栅的第一侧面和所述第二多晶硅栅的第二侧面分别形成LDD区和Halo注入区。
步骤52、在所述第一多晶硅栅的第一侧面和所述第二多晶硅栅的第二侧面分别形成侧墙。
步骤53、形成所述第一源漏区和所述第二源漏区。
进一步的改进是，所述1.5T耗尽型SONOS非挥发性存储器和CMOS逻辑器件集成在一起形成，在步骤三形成所述ONO层之后还包括如下分步骤：
去除所述CMOS逻辑器件区域的所述ONO层。
在所述CMOS逻辑器件区域形成第二栅介质层。
步骤四中所述第一多晶硅栅同时形成于所述第二栅介质层和所述ONO层表面；对所述第一多晶硅栅进行刻蚀后同时在所述CMOS逻辑器件区域形成所述CMOS逻辑器件的第三多晶硅栅。
步骤五的N+离子注入同时在所述第三多晶硅栅的侧面自对准形成所述CMOS逻辑器件的源漏区。
进一步的改进是，步骤四中对所述第一多晶硅栅的刻蚀分两次进行：
进行第一次光刻刻蚀将所述选择晶体管的栅极结构顶部的靠近第二侧面的所述第一多晶硅栅去除同时将所述选择晶体管的栅极结构第二侧面外的所述第一多晶硅栅的厚度刻蚀到低于未被刻蚀的所述第一多晶硅栅的厚度；所述选择晶体管的栅极结构顶部的靠近第一侧面以及第一侧面外的所述第一多晶硅栅保留。
对保留的所述第一多晶硅栅进行第二次光刻刻蚀同时形成所述SONOS存储器晶体管的栅极结构的第一多晶硅栅和所述CMOS逻辑器件的第三多晶硅栅，第二次光刻仅将所述CMOS逻辑器件的所述第三多晶硅栅的区域覆盖，所述CMOS逻辑器件的所述第三多晶硅栅的区域外全部打开。
进一步的改进是，所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压为-0.75V左右；所述选择晶体管形成所述第二部分沟道的阈值电压为0.75V左右。
进一步的改进是，步骤一中所述沟道区的N型掺杂的离子注入的剂量为1e12cm-2～6e12cm-2，注入能量为15kev～70kev，注入杂质为磷或砷。
本发明的存储管即SONOS存储器晶体管和选择管即选择晶体管采用同一个由N型注入区形成的沟道区，但是本发明通过对存储管和选择管的多晶硅栅进行了不同类型的掺杂设置，通过将第一多晶硅栅即存储管的多晶硅栅设置为N+掺杂，结合N型掺杂的沟道区使存储管对应的阈值电压即SONOS存储器晶体管为擦除状态下的第一部分沟道的阈值电压低于0V；通过将第二多晶硅栅即选择管的多晶硅栅设置为P+掺杂，利用P+掺杂的多晶硅比N+掺杂的多晶硅的功函数更高的特点，使采用P+掺杂的第二多晶硅栅的功函数大于第一多晶硅栅的功函数，从而使第一和二多晶硅栅在采用相同的沟道区时，能使得第二多晶硅栅的阈值电压更高并升高到大于0V的值；最后，本发明能实现在采用相同的沟道区的条件下使选择晶体管为增强型结构，SONOS存储器晶体管为耗尽型，即采用相同的沟道区形成1.5T耗尽型SONOS非挥发性存储器的单元结构。和现有技术中1.5T耗尽型SONOS非挥发性存储器的单元结构的沟道区中会形成一个PN结，且选择管的沟道区需要经过反复掺杂的特征，本发明的选择管和存储管采用相同的沟道区的结构不仅工艺简单，而且避免了现有结构的沟道区中的PN结以及反复掺杂所带来的器件性能的退化，所以本发明能实现工艺简化，能提高沟道的均匀性和一致性，减少器件的漏电电流，提高器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有2T耗尽型SONOS非挥发性存储器的单元结构图；
图2是现有1.5T耗尽型SONOS非挥发性存储器的单元结构图；
图3A-图3D是现有1.5T耗尽型SONOS非挥发性存储器的制造方法的各步骤中的器件结构图；
图4是现有1.5T耗尽型SONOS非挥发性存储器的沟道区掺杂的仿真图；
图5是本发明实施例1.5T耗尽型SONOS非挥发性存储器的单元结构图；
图6A-图6E是本发明实施例1.5T耗尽型SONOS非挥发性存储器的制造方法的各步骤中的器件结构图。
具体实施方式
如图5所示，是本发明实施例1.5T耗尽型SONOS非挥发性存储器的单元结构图；本发明实施例1.5T耗尽型SONOS非挥发性存储器的单元结构包括一个SONOS存储器晶体管和一个选择晶体管。图5中还显示了一个和1.5T耗尽型SONOS非挥发性存储器集成在一起的CMOS器件，CMOS器件一般作为逻辑器件，包括PMOS管和NMOS管，图5中显示了一个NMOS管。
同一所述单元结构的所述SONOS存储器晶体管和所述选择晶体管共用同一形成于P型半导体衬底101表面的N型掺杂的沟道区102。较佳为，所述P型半导体衬底101为P型硅衬底。
所述SONOS存储器晶体管的栅极结构包括依次形成于所述沟道区102表面的ONO层和第一多晶硅栅110，所述ONO层为由依次形成于所述沟道区102表面的第一氧化层106、第二氮化层107和第三氧化层108组成的三层结构。
所述选择晶体管的栅极结构包括依次形成于所述沟道区102表面的第一栅介质层103和第二多晶硅栅104。在所述第二多晶硅栅104表面形成有第四氧化层105。较佳为，第一栅介质层103为栅氧化层。
所述第一多晶硅栅110的第二侧面和所述第二多晶硅栅104的第一侧面之间隔离有形成于所述第二多晶硅栅104的第一侧面的侧墙，图5中，所述第二多晶硅栅104的第一侧面的侧墙由延伸到所述第二多晶硅栅104的第一侧面的所述ONO层即第一氧化层106、第二氮化层107和第三氧化层108组成。
由形成于P型半导体衬底101表面的N+区115组成的第一源漏区和所述第一多晶硅栅110的第一侧面自对准，由形成于P型半导体衬底101表面的N+区115组成的第二源漏区和所述第二多晶硅栅104的第二侧面自对准；所述沟道区102位于所述第一源漏区和所述第二源漏区之间。
被所述第一多晶硅栅110表面覆盖的所述沟道区102表面用于形成第一部分沟道；被所述第二多晶硅栅104表面覆盖的所述沟道区102表面用于形成第二部分沟道，所述第一部分沟道和所述第二部分沟道串联形成连接所述第一源漏区和所述第二源漏区的沟道。
所述第一多晶硅栅110为N+掺杂，利用N+掺杂的所述第一多晶硅栅110和N型掺杂的所述沟道区102使在所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压低于0V，使所述SONOS存储器晶体管为耗尽型结构。较佳为，所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压为-0.75V左右。
所述第二多晶硅栅104为P+掺杂，利用P+掺杂的所述第二多晶硅栅104的功函数大于所述第一多晶硅栅110的特征，使在共用N型掺杂的所述沟道区102的条件下将形成所述第二部分沟道的阈值电压提高到大于0V，使所述选择晶体管为增强型结构，并通过共用的所述沟道区102提高沟道的均匀性和一致性。较佳为，所述选择晶体管形成所述第二部分沟道的阈值电压为0.75V左右。
在所述第一多晶硅栅110的第一侧面和所述第二多晶硅栅104的第二侧面也分别形成有侧墙。图1中，所述第一多晶硅栅110的第一侧面的侧墙包括氧化层111、氮化层112和氧化层113；所述第二多晶硅栅104的第二侧面的侧墙包括ONO层即第一氧化层106、第二氮化层107和第三氧化层108，氮化层112和氧化层113；在所述第二多晶硅栅104的第一侧面的ONO外侧还包括位于所述第一多晶硅栅110顶部的氮化层112和氧化层113。
所述第一源漏区和所述第一多晶硅栅110的第一侧面的侧墙自对准，所述第二源漏区和所述第二多晶硅栅104的第二侧面的侧墙自对准。
所述第一多晶硅栅110的第一侧面和所述第二多晶硅栅104的第二侧面分别形成有LDD区114和Halo注入区。LDD区为轻掺杂源漏区，通常，LDD区仅位于漏区一侧即可，通常LDD区也称为轻掺杂漏区；大多数情况下源漏区都进行LDD注入；Halo注入区为和P型半导体衬底101掺杂类型相同的注入，采用大角度注入实现，在多晶硅栅两侧形成口袋结构。
和1.5T耗尽型SONOS非挥发性存储器集成在一起的NMOS管的栅极结构包括第二栅介质层如栅氧化层109和第三多晶硅栅110a,在第三多晶硅栅110a的两侧也分别形成有LDD区114和源漏区115，在第三多晶硅栅110a的侧面也分别形成有由氧化层111，氮化层112和氧化层113组成的侧墙。
本发明实施例的存储管即SONOS存储器晶体管和选择管即选择晶体管采用同一个由N型注入区形成的沟道区102，但是本发明实施例通过对存储管和选择管的多晶硅栅进行了不同类型的掺杂设置，通过将第一多晶硅栅110即存储管的多晶硅栅设置为N+掺杂，结合N型掺杂的沟道区102使存储管对应的阈值电压即SONOS存储器晶体管为擦除状态下的第一部分沟道的阈值电压低于0V；通过将第二多晶硅栅104即选择管的多晶硅栅设置为P+掺杂，利用P+掺杂的多晶硅比N+掺杂的多晶硅的功函数更高的特点，使采用P+掺杂的第二多晶硅栅104的功函数大于第一多晶硅栅110的功函数，从而使第一和二多晶硅栅在采用相同的沟道区102时，能使得第二多晶硅栅104的阈值电压更高并升高到大于0V的值；最后，本发明实施例能实现在采用相同的沟道区102的条件下使选择晶体管为增强型结构，SONOS存储器晶体管为耗尽型，即采用相同的沟道区102形成1.5T耗尽型SONOS非挥发性存储器的单元结构。和现有技术中1.5T耗尽型SONOS非挥发性存储器的单元结构的沟道区102中会形成一个PN结，且选择管的沟道区102需要经过反复掺杂的特征，本发明实施例的选择管和存储管采用相同的沟道区102的结构不仅工艺简单，而且避免了现有结构的沟道区102中的PN结以及反复掺杂所带来的器件特性的退化，所以本发明实施例能实现工艺简化，能提高沟道的均匀性和一致性，减少器件的漏电电流，提高器件的性能。
如图6A至图6E所示，是本发明实施例1.5T耗尽型SONOS非挥发性存储器的制造方法的各步骤中的器件结构图，本发明实施例1.5T耗尽型SONOS非挥发性存储器的制造方法的1.5T耗尽型SONOS非挥发性存储器的单元结构包括一个SONOS存储器晶体管和一个选择晶体管；本发明实施例方法结合集成CMOS器件如NMOS管进行说明，包括如下步骤：
步骤一、如图6A所示，在P型半导体衬底101的选定区域进行N型掺杂的离子注入形成沟道区102；同一所述单元结构的所述SONOS存储器晶体管和所述选择晶体管共用同一所述沟道区102。较佳为，所述P型半导体衬底101为P型硅衬底。
步骤二、如图6A所示，在所述P型半导体衬底101表面依次形成第一栅介质层103、P+掺杂的第二多晶硅栅104和第四氧化层105；对所述第四氧化层105、所述第二多晶硅栅104和所述第一栅介质层103进行刻蚀形成所述选择晶体管的栅极结构，所述选择晶体管的栅极结构形成于所述沟道区102表面且位置由光刻工艺定义。本发明实施例方法中，所述第一栅介质层103为栅氧化层，采用热氧化工艺形成。在刻蚀完第二多晶硅栅104之后，先在第二多晶硅栅104的侧面形成一层热氧化层201。之后，进行对所述第一栅介质层103进行刻蚀。
步骤三、如图6B所示，依次形成第一氧化层106、第二氮化层107和第三氧化层108并组成ONO层，所述ONO层位于所述选择晶体管的栅极结构的顶部表面、侧面和所述选择晶体管的栅极结构外的所述P型半导体衬底101表面。
在步骤三形成所述ONO层之后还包括如下分步骤：
去除所述CMOS逻辑器件区域的所述ONO层。
在所述CMOS逻辑器件区域形成第二栅介质层109；本发明实施例方法中，所述第二栅介质层109为栅氧化层，采用热氧化工艺形成。
步骤四、如图6A所示，在所述ONO层表面形成N+掺杂的第一多晶硅栅110，对所述第一多晶硅栅110进行刻蚀形成由所述ONO层和所述第一多晶硅栅110叠加组成的所述SONOS存储器晶体管的栅极结构，所述SONOS存储器晶体管的栅极结构形成于所述沟道区102表面且位置由光刻工艺定义；所述第一多晶硅栅110的第二侧面和所述第二多晶硅栅104的第一侧面之间隔离有形成于所述第二多晶硅栅104的第一侧面的由所述ONO层组成的侧墙。
本步骤四中所述第一多晶硅栅110同时形成于所述第二栅介质层109和所述ONO层表面；对所述第一多晶硅栅110进行刻蚀后同时在所述CMOS逻辑器件区域形成所述CMOS逻辑器件的第三多晶硅栅110a。
本步骤四中对所述第一多晶硅栅110的刻蚀分两次进行：
如图6C所示，进行第一次光刻刻蚀将所述选择晶体管的栅极结构顶部的靠近第二侧面的所述第一多晶硅栅110去除同时将所述选择晶体管的栅极结构第二侧面外的所述第一多晶硅栅110的厚度刻蚀到低于未被刻蚀的所述第一多晶硅栅110的厚度；所述选择晶体管的栅极结构顶部的靠近第一侧面以及第一侧面外的所述第一多晶硅栅110保留。图6C中标记202所覆盖的区域为在刻蚀是对多晶硅进行保护的区域，保护的区域将不被刻蚀；标记203表示刻蚀的区域。
如图6D所示，对保留的所述第一多晶硅栅110进行第二次光刻刻蚀同时形成所述SONOS存储器晶体管的栅极结构的第一多晶硅栅110和所述CMOS逻辑器件的第三多晶硅栅110a，第二次光刻仅将所述CMOS逻辑器件的所述第三多晶硅栅110a的区域覆盖，所述CMOS逻辑器件的所述第三多晶硅栅110a的区域外全部打开。图6D中标记204所覆盖的区域为在刻蚀是对多晶硅进行保护的区域，保护的区域将不被刻蚀；标记205表示刻蚀的区域。
步骤五、如图5所示，进行N+离子注入形成由N+区115组成的第一源漏区和第二源漏区，所述第一源漏区和所述第一多晶硅栅110的第一侧面自对准，所述第二源漏区和所述第二多晶硅栅104的第二侧面自对准；所述沟道区102位于所述第一源漏区和所述第二源漏区之间。
本步骤五的N+离子注入同时在所述第三多晶硅栅110a的侧面自对准形成所述CMOS逻辑器件的源漏区。
较佳为，步骤五包括如下分步骤：
步骤51、如图6E所示，金属热氧化在第一多晶硅栅110的第一侧面和多晶硅栅110a的两侧面形成氧化层111。
进行LDD注入和Halo注入在所述第一多晶硅栅110的第一侧面和所述第二多晶硅栅104的第二侧面分别形成LDD区114和Halo注入区。
步骤52、如图5所示，在所述第一多晶硅栅110的第一侧面和所述第二多晶硅栅104的第二侧面分别形成侧墙。本步骤52中，需进行氮化层112和氧化层113的淀积，然后进行全面刻蚀，形成图5所示结构中的完整的侧墙。
步骤53、如图5所示，形成所述第一源漏区和所述第二源漏区。
被所述第一多晶硅栅110表面覆盖的所述沟道区102表面用于形成第一部分沟道；被所述第二多晶硅栅104表面覆盖的所述沟道区102表面用于形成第二部分沟道，所述第一部分沟道和所述第二部分沟道串联形成连接所述第一源漏区和所述第二源漏区的沟道。
利用N+掺杂的所述第一多晶硅栅110和N型掺杂的所述沟道区102使在所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压低于0V，使所述SONOS存储器晶体管为耗尽型结构。
利用P+掺杂的所述第二多晶硅栅104的功函数大于所述第一多晶硅栅110的特征，使在共用N型掺杂的所述沟道区102的条件下将形成所述第二部分沟道的阈值电压提高到大于0V，使所述选择晶体管为增强型结构，并通过共用的所述沟道区102提高沟道的均匀性和一致性。较佳为，所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压为-0.75V左右；所述选择晶体管形成所述第二部分沟道的阈值电压为0.75V左右。步骤一中所述沟道区102的N型掺杂的离子注入的剂量为1e12cm-2～6e12cm-2，注入能量为15kev～70kev，注入杂质为磷或砷。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种1.5T耗尽型SONOS非挥发性存储器，其特征在于，1.5T耗尽型SONOS非挥发性存储器的单元结构包括一个SONOS存储器晶体管和一个选择晶体管；
同一所述单元结构的所述SONOS存储器晶体管和所述选择晶体管共用同一形成于P型半导体衬底表面的N型掺杂的沟道区；
所述SONOS存储器晶体管的栅极结构包括依次形成于所述沟道区表面的ONO层和第一多晶硅栅，所述ONO层为由依次形成于所述沟道区表面的第一氧化层、第二氮化层和第三氧化层组成的三层结构；
所述选择晶体管的栅极结构包括依次形成于所述沟道区表面的第一栅介质层和第二多晶硅栅；
所述第一多晶硅栅的第二侧面和所述第二多晶硅栅的第一侧面之间隔离有形成于所述第二多晶硅栅的第一侧面的侧墙；
由形成于P型半导体衬底表面的N+区组成的第一源漏区和所述第一多晶硅栅的第一侧面自对准，由形成于P型半导体衬底表面的N+区组成的第二源漏区和所述第二多晶硅栅的第二侧面自对准；所述沟道区位于所述第一源漏区和所述第二源漏区之间；
被所述第一多晶硅栅表面覆盖的所述沟道区表面用于形成第一部分沟道；被所述第二多晶硅栅表面覆盖的所述沟道区表面用于形成第二部分沟道，所述第一部分沟道和所述第二部分沟道串联形成连接所述第一源漏区和所述第二源漏区的沟道；
所述第一多晶硅栅为N+掺杂，利用N+掺杂的所述第一多晶硅栅和N型掺杂的所述沟道区使在所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压低于0V，使所述SONOS存储器晶体管为耗尽型结构；
所述第二多晶硅栅为P+掺杂，利用P+掺杂的所述第二多晶硅栅的功函数大于所述第一多晶硅栅的特征，使在共用N型掺杂的所述沟道区的条件下将形成所述第二部分沟道的阈值电压提高到大于0V，使所述选择晶体管为增强型结构，并通过共用的所述沟道区提高沟道的均匀性和一致性。
2.如权利要求1所述的1.5T耗尽型SONOS非挥发性存储器，其特征在于：所述P型半导体衬底为P型硅衬底。
3.如权利要求1所述的1.5T耗尽型SONOS非挥发性存储器，其特征在于：所述第二多晶硅栅的第一侧面的侧墙由延伸到所述第二多晶硅栅的第一侧面的所述ONO层组成。
4.如权利要求1所述的1.5T耗尽型SONOS非挥发性存储器，其特征在于：所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压为-0.75V左右；所述选择晶体管形成所述第二部分沟道的阈值电压为0.75V左右。
5.如权利要求1所述的1.5T耗尽型SONOS非挥发性存储器，其特征在于：在所述第二多晶硅栅表面形成有第四氧化层。
6.如权利要求1所述的1.5T耗尽型SONOS非挥发性存储器，其特征在于：在所述第一多晶硅栅的第一侧面和所述第二多晶硅栅的第二侧面也分别形成有侧墙；
所述第一源漏区和所述第一多晶硅栅的第一侧面的侧墙自对准，所述第二源漏区和所述第二多晶硅栅的第二侧面的侧墙自对准。
7.如权利要求6所述的1.5T耗尽型SONOS非挥发性存储器，其特征在于：所述第一多晶硅栅的第一侧面和所述第二多晶硅栅的第二侧面分别形成有LDD区和Halo注入区。
8.一种1.5T耗尽型SONOS非挥发性存储器的制造方法，其特征在于，1.5T耗尽型SONOS非挥发性存储器的单元结构包括一个SONOS存储器晶体管和一个选择晶体管；包括如下步骤：
步骤一、在P型半导体衬底的选定区域进行N型掺杂的离子注入形成沟道区；同一所述单元结构的所述SONOS存储器晶体管和所述选择晶体管共用同一所述沟道区；
步骤二、在所述P型半导体衬底表面依次形成第一栅介质层、P+掺杂的第二多晶硅栅和第四氧化层；对所述第四氧化层、所述第二多晶硅栅和所述第一栅介质层进行刻蚀形成所述选择晶体管的栅极结构，所述选择晶体管的栅极结构形成于所述沟道区表面且位置由光刻工艺定义；
步骤三、依次形成第一氧化层、第二氮化层和第三氧化层并组成ONO层，所述ONO层位于所述选择晶体管的栅极结构的顶部表面、侧面和所述选择晶体管的栅极结构外的所述P型半导体衬底表面；
步骤四、在所述ONO层表面形成N+掺杂的第一多晶硅栅，对所述第一多晶硅栅进行刻蚀形成由所述ONO层和所述第一多晶硅栅叠加组成的所述SONOS存储器晶体管的栅极结构，所述SONOS存储器晶体管的栅极结构形成于所述沟道区表面且位置由光刻工艺定义；所述第一多晶硅栅的第二侧面和所述第二多晶硅栅的第一侧面之间隔离有形成于所述第二多晶硅栅的第一侧面的由所述ONO层组成的侧墙；
步骤五、进行N+离子注入形成由N+区组成的第一源漏区和第二源漏区，所述第一源漏区和所述第一多晶硅栅的第一侧面自对准，所述第二源漏区和所述第二多晶硅栅的第二侧面自对准；所述沟道区位于所述第一源漏区和所述第二源漏区之间；
被所述第一多晶硅栅表面覆盖的所述沟道区表面用于形成第一部分沟道；被所述第二多晶硅栅表面覆盖的所述沟道区表面用于形成第二部分沟道，所述第一部分沟道和所述第二部分沟道串联形成连接所述第一源漏区和所述第二源漏区的沟道；
利用N+掺杂的所述第一多晶硅栅和N型掺杂的所述沟道区使在所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压低于0V，使所述SONOS存储器晶体管为耗尽型结构；
利用P+掺杂的所述第二多晶硅栅的功函数大于所述第一多晶硅栅的特征，使在共用N型掺杂的所述沟道区的条件下将形成所述第二部分沟道的阈值电压提高到大于0V，使所述选择晶体管为增强型结构，并通过共用的所述沟道区提高沟道的均匀性和一致性。
9.如权利要求8所述的1.5T耗尽型SONOS非挥发性存储器的制造方法，其特征在于：所述P型半导体衬底为P型硅衬底。
10.如权利要求8所述的1.5T耗尽型SONOS非挥发性存储器的制造方法，其特征在于：所述第一栅介质层为栅氧化层。
11.如权利要求8所述的1.5T耗尽型SONOS非挥发性存储器的制造方法，其特征在于：步骤五包括如下分步骤：
步骤51、进行LDD注入和Halo注入在所述第一多晶硅栅的第一侧面和所述第二多晶硅栅的第二侧面分别形成LDD区和Halo注入区；
步骤52、在所述第一多晶硅栅的第一侧面和所述第二多晶硅栅的第二侧面分别形成侧墙；
步骤53、形成所述第一源漏区和所述第二源漏区。
12.如权利要求8所述的1.5T耗尽型SONOS非挥发性存储器的制造方法，其特征在于：所述1.5T耗尽型SONOS非挥发性存储器和CMOS逻辑器件集成在一起形成，在步骤三形成所述ONO层之后还包括如下分步骤：
去除所述CMOS逻辑器件区域的所述ONO层；
在所述CMOS逻辑器件区域形成第二栅介质层；
步骤四中所述第一多晶硅栅同时形成于所述第二栅介质层和所述ONO层表面；对所述第一多晶硅栅进行刻蚀后同时在所述CMOS逻辑器件区域形成所述CMOS逻辑器件的第三多晶硅栅；
步骤五的N+离子注入同时在所述第三多晶硅栅的侧面自对准形成所述CMOS逻辑器件的源漏区。
13.如权利要求12所述的1.5T耗尽型SONOS非挥发性存储器的制造方法，其特征在于：步骤四中对所述第一多晶硅栅的刻蚀分两次进行：
进行第一次光刻刻蚀将所述选择晶体管的栅极结构顶部的靠近第二侧面的所述第一多晶硅栅去除同时将所述选择晶体管的栅极结构第二侧面外的所述第一多晶硅栅的厚度刻蚀到低于未被刻蚀的所述第一多晶硅栅的厚度；所述选择晶体管的栅极结构顶部的靠近第一侧面以及第一侧面外的所述第一多晶硅栅保留；
对保留的所述第一多晶硅栅进行第二次光刻刻蚀同时形成所述SONOS存储器晶体管的栅极结构的第一多晶硅栅和所述CMOS逻辑器件的第三多晶硅栅，第二次光刻仅将所述CMOS逻辑器件的所述第三多晶硅栅的区域覆盖，所述CMOS逻辑器件的所述第三多晶硅栅的区域外全部打开。
14.如权利要求8所述的1.5T耗尽型SONOS非挥发性存储器的制造方法，其特征在于：所述SONOS存储器晶体管为擦除状态下形成所述第一部分沟道的阈值电压为-0.75V左右；所述选择晶体管形成所述第二部分沟道的阈值电压为0.75V左右。
15.如权利要求1或14所述的1.5T耗尽型SONOS非挥发性存储器的制造方法，其特征在于：步骤一中所述沟道区的N型掺杂的离子注入的剂量为1e12cm-2～6e12cm-2，注入能量为15kev～70kev，注入杂质为磷或砷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710768034.9A CN107527917B (zh) | 2017-08-31 | 2017-08-31 | 1.5t耗尽型sonos非挥发性存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710768034.9A CN107527917B (zh) | 2017-08-31 | 2017-08-31 | 1.5t耗尽型sonos非挥发性存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107527917A true CN107527917A (zh) | 2017-12-29 |
| CN107527917B CN107527917B (zh) | 2019-12-10 |
Family
ID=60682855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710768034.9A Active CN107527917B (zh) | 2017-08-31 | 2017-08-31 | 1.5t耗尽型sonos非挥发性存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107527917B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108269808A (zh) * | 2018-01-11 | 2018-07-10 | 上海华虹宏力半导体制造有限公司 | Sonos器件及其制造方法 |
| CN108400091A (zh) * | 2018-04-11 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的ono栅极结构的制造方法 |
| CN109017474A (zh) * | 2018-09-04 | 2018-12-18 | 好孩子儿童用品有限公司 | 一种儿童安全座椅 |
| CN109119421A (zh) * | 2018-07-11 | 2019-01-01 | 上海华虹宏力半导体制造有限公司 | 1.5t sonos闪存的工艺方法 |
| CN109817632A (zh) * | 2019-01-28 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 一种分栅sonos存储器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764132A (zh) * | 2008-12-24 | 2010-06-30 | 上海华虹Nec电子有限公司 | 1.5t sonos快速闪存存储器单元结构 |
| US20150048439A1 (en) * | 2013-08-13 | 2015-02-19 | Globalfoundries Singapore Pte. Ltd. | Split gate embedded memory technology and method of manufacturing thereof |
| CN104425500A (zh) * | 2013-08-30 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
-
2017
- 2017-08-31 CN CN201710768034.9A patent/CN107527917B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764132A (zh) * | 2008-12-24 | 2010-06-30 | 上海华虹Nec电子有限公司 | 1.5t sonos快速闪存存储器单元结构 |
| US20150048439A1 (en) * | 2013-08-13 | 2015-02-19 | Globalfoundries Singapore Pte. Ltd. | Split gate embedded memory technology and method of manufacturing thereof |
| CN104425500A (zh) * | 2013-08-30 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | Sonos非挥发性存储器及其制造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108269808A (zh) * | 2018-01-11 | 2018-07-10 | 上海华虹宏力半导体制造有限公司 | Sonos器件及其制造方法 |
| CN108269808B (zh) * | 2018-01-11 | 2020-09-25 | 上海华虹宏力半导体制造有限公司 | Sonos器件及其制造方法 |
| CN108400091A (zh) * | 2018-04-11 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的ono栅极结构的制造方法 |
| CN108400091B (zh) * | 2018-04-11 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | Sonos存储器的ono栅极结构的制造方法 |
| CN109119421A (zh) * | 2018-07-11 | 2019-01-01 | 上海华虹宏力半导体制造有限公司 | 1.5t sonos闪存的工艺方法 |
| CN109017474A (zh) * | 2018-09-04 | 2018-12-18 | 好孩子儿童用品有限公司 | 一种儿童安全座椅 |
| CN109017474B (zh) * | 2018-09-04 | 2023-05-23 | 好孩子儿童用品有限公司 | 一种儿童安全座椅 |
| CN109817632A (zh) * | 2019-01-28 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | 一种分栅sonos存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107527917B (zh) | 2019-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107527917A (zh) | 1.5t耗尽型sonos非挥发性存储器及其制造方法 | |
| US7057931B2 (en) | Flash memory programming using gate induced junction leakage current | |
| US8466505B2 (en) | Multi-level flash memory cell capable of fast programming | |
| US7602008B2 (en) | Split gate non-volatile memory devices and methods of forming the same | |
| KR101057746B1 (ko) | 비휘발성 메모리 장치 및 그 제조방법 | |
| US7995380B2 (en) | Negative differential resistance pull up element for DRAM | |
| US10354953B2 (en) | Semiconductor device | |
| US7320913B2 (en) | Methods of forming split-gate non-volatile memory devices | |
| US7315057B2 (en) | Split gate non-volatile memory devices and methods of forming same | |
| US20050199936A1 (en) | Nonvolatile memory solution using single-poly pflash technology | |
| US8159020B2 (en) | Non-volatile two transistor semiconductor memory cell and method for producing the same | |
| US20100322013A1 (en) | Nonvolatile Semiconductor Memory Device | |
| US20060240653A1 (en) | One-device non-volatile random access memory cell | |
| US20070296033A1 (en) | Non-volatile memory device having four storage node films and methods of operating and manufacturing the same | |
| US20110272757A1 (en) | Semiconductor device and a method of manufacturing the same | |
| US6801456B1 (en) | Method for programming, erasing and reading a flash memory cell | |
| JPH11330280A (ja) | チャネル消去／書込によるフラッシュメモリ―セル構造の製造方法およびその操作方法 | |
| US7304340B2 (en) | Semiconductor storage elements, semiconductor device manufacturing methods therefor, portable electronic equipment and IC card | |
| EP2340561B1 (en) | Multi-transistor memory cell | |
| CN108269808B (zh) | Sonos器件及其制造方法 | |
| US6940119B2 (en) | Non-volatile programmable and electrically erasable memory with a single layer of gate material | |
| US20200365610A1 (en) | SONOS Memory and Method for Manufacturing the Same | |
| US20100059812A1 (en) | Flash memory device and method for manufacturing the same | |
| TWI400790B (zh) | 絕緣層覆矽及薄膜電晶體的能隙工程分離閘極記憶體 | |
| US6846714B1 (en) | Voltage limited EEPROM device and process for fabricating the device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |