CN108597992A - 具有精细图形的半导体结构的制备方法 - Google Patents
具有精细图形的半导体结构的制备方法 Download PDFInfo
- Publication number
- CN108597992A CN108597992A CN201810530498.0A CN201810530498A CN108597992A CN 108597992 A CN108597992 A CN 108597992A CN 201810530498 A CN201810530498 A CN 201810530498A CN 108597992 A CN108597992 A CN 108597992A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- graphic element
- graph
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000010276 construction Methods 0.000 claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 467
- 230000002093 peripheral effect Effects 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000009826 distribution Methods 0.000 claims description 8
- 230000001788 irregular Effects 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229910003691 SiBr Inorganic materials 0.000 claims description 6
- 229910003910 SiCl4 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000006117 anti-reflective coating Substances 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000002829 reductive effect Effects 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 11
- 238000009499 grossing Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 6
- 230000000717 retained effect Effects 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
Abstract
本发明提供一种具有精细图形的半导体结构的制备方法，包括：1）提供待刻蚀目标层；2）于刻蚀目标层上形成由下至上依次叠置的第一硬掩膜中间层、第二硬掩膜中间层及硬掩膜顶结构层；3）形成第一图形层；4）形成第二图形层；5）形成第一间隔层；6）形成第三图形层；去除第二图形单元；7）形成第二间隔层；8）形成第四图形层；去除第三图形单元。本发明可以将具有精细图形的半导体结构的制备工艺单一化，在提高良率的同时降低了生产成本。
Description
技术领域
本发明属于半导体器件制造技术领域，特别是涉及一种具有精细图形的半导体结构的制备方法。
背景技术
随着半导体工艺的发展，半导体器件的集成度日益增加，半导体器件的图形也日益精细化。然而，由于光刻工艺容限的限制，所需的精细图形在单一的光刻工艺中无法形成，现有单一的光刻工艺已无法满足制备精细图形的半导体器件的需要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有精细图形的半导体结构的制备方法，用于解决现有技术中单一光刻图形无法满足制备精细图形的半导体器件的需要的问题。
为实现上述目的及其他相关目的，本发明提供一种具有精细图形的半导体结构的制备方法，包括如下步骤：
1)提供一待刻蚀目标层，所述待刻蚀目标层包括待刻蚀的器件单元区域及位于所述器件单元区域外围的外围单元区域；
2)于所述待刻蚀目标层上依次形成由下至上依次叠置的第一硬掩膜中间层、第二硬掩膜中间层及硬掩膜顶结构层；所述第一硬掩膜中间层位于所述器件单元区域及所述外围单元区域的上方；
3)由所述硬掩膜顶结构层形成为第一图形层，所述第一图形层包括若干个平行间隔排布于所述器件单元区域上方的第一图形单元及保留于所述外围单元区域上方的所述硬掩膜顶结构层；
4)依据所述第一图形层刻蚀所述第二硬掩膜中间层以形成第二图形层，所述第二图形层包括若干个平行间隔排布于所述器件单元区域上方的第二图形单元及保留于所述外围单元区域上方的所述第二硬掩膜中间层及所述硬掩膜顶结构层；
5)于所述第二图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露出的所述第一硬掩膜中间层表面上覆盖形成第一间隔层；
6)去除位于所述第二图形单元顶部的所述第一间隔层、所述第二图形单元之间的部分所述第一间隔层及所述外围单元区域上方的所述第一间隔层以形成第三图形层，所述第三图形层包括若干个平行间隔排布的第三图形单元，所述第三图形单元位于所述第二图形单元的侧壁上；并去除所述第二图形单元；
7)于所述第三图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露的所述第一硬掩膜中间层表面上覆盖形成第二间隔层；及，
8)去除位于所述第三图形单元顶部的所述第二间隔层、所述第三图形单元之间的部分所述第二间隔层及所述外围单元区域上方的所述第二间隔层以形成第四图形层，所述第四图形层包括若干个平行间隔排布的第四图形单元，所述第四图形单元位于所述第三图形单元的侧壁上；并去除所述第三图形单元。
作为本发明的一种优选方案，步骤6)与步骤7)之间还包括如下步骤：对所述第三图形单元的轮廓进行平滑处理，以使得所述第三图形单元的两侧轮廓呈一致性的对称平滑。
作为本发明的一种优选方案，步骤6)与步骤7)之间对所述第三图形单元的轮廓进行平滑处理后，所述第三图形单元具有相同的高度及宽度，且所述第三图形单元的顶部高度较高于所述第二硬掩膜中间层在所述外围单元区域的上表面高度，较低于所述硬掩膜顶结构层在所述外围单元区域的上表面高度。
作为本发明的一种优选方案，于高压腔室内采用等离子刻蚀工艺对所述第三图形单元的轮廓进行平滑处理，刻蚀气体包括Cl2、HBr、O2、SiCl4及SiBr中的至少一种。
作为本发明的一种优选方案，步骤8)之后还包括如下步骤，对所述第四图形单元的轮廓进行平滑处理，以使得所有所述第四图形单元的两侧轮廓呈一致性的对称平滑。
作为本发明的一种优选方案，步骤8)之后对所述第四图形单元的轮廓进行平滑处理后，所述第四图形单元具有相同的高度及宽度，且所述第四图形单元的顶部高度较高于所述第二硬掩膜中间层在所述外围单元区域的上表面高度，较低于所述硬掩膜顶结构层在所述外围单元区域的上表面高度。
作为本发明的一种优选方案，于高压腔室内采用等离子体刻蚀工艺对所述第四图形单元的轮廓进行平滑处理，刻蚀气体包括Cl2、HBr、O2、SiCl4及SiBr中的至少一种。
作为本发明的一种优选方案，步骤6)中在去除所述第二图形单元前相邻所述第三图形单元之间的空隙间距相同于所述第二图形单元的宽度；步骤8)中在去除所述第三图形单元前相邻所述第四图形单元之间的空隙间距相同于所述第三图形单元的宽度。
作为本发明的一种优选方案，所述待刻蚀目标层包括基板、多晶硅层及金属层构成的群组之一，所述基板包括晶圆。
作为本发明的一种优选方案，述硬掩膜顶结构层包括第一顶部硬掩膜层及第二顶部硬掩膜层，其中，所述第一顶部硬掩膜层覆盖于所述第二硬掩膜中间层的上表面，所述第二顶部硬掩膜层覆盖于所述第一顶部硬掩膜层的上表面，所述第一顶部硬掩膜层的材料包括氮氧化硅，所述第二顶部硬掩膜层包括底部抗反射涂层，所述底部抗反射涂层的材料包括含硅化合物，所述第一顶部硬掩膜层的厚度的厚度大于所述第二顶部硬掩膜层的厚度。
作为本发明的一种优选方案，步骤3)中，由所述硬掩膜顶结构层形成为第一图形层包括如下步骤：
3-1)于所述硬掩膜顶结构层的表面形成图形化光刻胶层，所述图形化光刻胶层覆盖于所述硬掩膜顶结构层的表面，且暴露出位于所述器件单元区域上方的部分所述硬掩膜顶结构层，所述图形化光刻胶层包括若干个平行间隔排布于所述器件单元区域上方的光刻胶图形单元及保留于所述外围单元区域上方的光刻胶层；及，
3-2)依据所述图形化光刻胶层刻蚀所述硬掩膜顶结构层以形成所述第一图形层。
作为本发明的一种优选方案，步骤5)中，采用原子层沉积工艺形成所述第一间隔层，所述第一间隔层的材料包括多晶硅；步骤7)中，采用原子层沉积工艺形成所述第二间隔层，所述第二间隔层的材料包括氧化硅，以使用不同刻蚀选择比的方式在去除所述第三图形单元时保留所述第四图形单元。
作为本发明的一种优选方案，步骤6)中，采用各向异性刻蚀工艺去除位于所述第二图形单元顶部的所述第一间隔层、所述第二图形单元之间的部分所述第一间隔层及所述外围单元区域上方的所述第一间隔层。
作为本发明的一种优选方案，步骤6)中得到的所述第三图形单元的顶部呈圆弧形，所述第三图形单元于所述器件单元区域上方呈不规则分布。
作为本发明的一种优选方案，步骤1)与步骤2)之间还包括如下步骤：于所述待刻蚀目标层上形成硬掩膜底结构层，所述硬掩膜底结构层覆盖于所述器件单元区域及所述外围单元区域的上表面；所述第一硬掩膜中间层覆盖于所述硬掩膜底结构层。
作为本发明的一种优选方案，所述硬掩膜底结构层包括第一底部硬掩膜层及第二底部硬掩膜层，所述第一底部硬掩膜层11覆盖于所述器件单元区域及所述外围单元区域的上表面，所述第二底部硬掩膜层覆盖于所述第一底部硬掩膜层的上表面。
作为本发明的一种优选方案，所述第一底部硬掩膜层包括氧化硅层，所述第二底部硬掩膜层包括无定形碳层，所述第一硬掩膜中间层包括氮氧化硅层，所述第二硬掩膜中间层包括旋涂硬硬掩膜层。
作为本发明的一种优选方案，步骤8)之后还包括如下步骤：
9)依据所述第四图形层依次刻蚀所述第一硬掩膜中间层及所述硬掩膜底部结构层，并去除位于所述外围单元区域上的所述硬掩膜顶结构层、所述第二硬掩膜中间层及所述第一硬掩膜中间层；去除位于所述第四图形单元及位于所述第四图形单元下方的所述第一硬掩膜中间层以形成第五图形层所述第五图形层包括若干个平行间隔排布于所述器件单元区域上方的第五图形单元及保留于所述外围单元区域上方的所述硬掩膜底部结构层；及，
10)依据所述第五图形单元对所述待刻蚀目标层进行刻蚀，以得到具有精细图形的半导体结构。
作为本发明的一种优选方案，步骤9)包括如下步骤：
9-1)依据所述第四图形层刻蚀所述第一硬掩膜中间层并去除位于所述外围单元区域上的所述硬掩膜顶部结构层；
9-2)依据所述第四图形层刻蚀所述硬掩膜底部结构层，并去除位于所述外围单元区域上的所述第二硬掩膜中间层及所述第一硬掩膜中间层；及，
9-3)去除所述第四图形单元及所述第四图形单元下方的所述第一硬掩膜中间层。
作为本发明的一种优选方案，步骤10)之后还包括如下步骤：去除所述第五图形层。
如上所述，本发明的具有精细图形的半导体结构的制备方法，具有以下有益效果：
本发明可以将具有精细图形的半导体结构的制备工艺单一化，整个制备工艺流程简洁，在提高良率的同时降低了生产成本。
附图说明
图1显示为本发明提供的具有精细图形的半导体结构的制备方法的流程图。
图2显示为本发明提供的具有精细图形的半导体结构的制备方法的步骤1)所得结构的截面结构示意图。
图3显示为本发明提供的具有精细图形的半导体结构的制备方法的步骤2)所得结构的部分俯视结构示意图。
图4至图6显示为本发明提供的具有精细图形的半导体结构的制备方法的步骤3)所得结构的示意图；其中，图4为硬掩膜顶结构层的表面形成图形化光刻胶层后的俯视结构示意图，图5显示为沿图4中AA’方向的截面结构示意图，图6为步骤3)所得结构的截面结构示意图。
图7显示为本发明提供的具有精细图形的半导体结构的制备方法的步骤4)所得结构的俯视结构示意图。
图8显示为本发明提供的具有精细图形的半导体结构的制备方法的步骤5)所得结构的俯视结构示意图。
图9至图11显示为本发明提供的具有精细图形的半导体结构的制备方法的步骤6)所得结构的俯视结构示意图。
图12显示为本发明提供的具有精细图形的半导体结构的制备方法的步骤7)所得结构的俯视结构示意图。
图13至图15显示为本发明提供的具有精细图形的半导体结构的制备方法的步骤8)所得结构的俯视结构示意图。
图16至图19显示为本发明提供的具有精细图形的半导体结构的制备方法的步骤9)所得结构的俯视结构示意图。
图20至图21显示为本发明提供的具有精细图形的半导体结构的制备方法的步骤10)所得结构的俯视结构示意图。
元件标号说明
10 待刻蚀目标层
101 器件单元区域
102 外围单元区域
11’ 硬掩膜底结构层
11 第一底部硬掩膜层
12 第二底部硬掩膜层
13 第一硬掩膜中间层
14 第二硬掩膜中间层
15’ 硬掩膜顶结构层
15 第一顶部硬掩膜层
16 第二顶部硬掩膜层
17 图形化光刻胶层
171 光刻胶图形单元
172 光刻胶层
18 第一图形层
181 第一图形单元
19 第二图形层
191 第二图形单元
20 第一间隔层
21 第三图形层
211 第三图形单元
22 第二间隔层
23 第四图形层
231 第四图形单元
24 第五图形层
241 第五图形单元
25 具有精细图形的半导体结构
S1～S8 步骤1)～步骤8)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图21。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
请参阅图1，本发明提供一种具有精细图形的半导体结构的制备方法，所述具有精细图形的半导体结构的制备方法包括如下步骤：
1)提供一待刻蚀目标层10，所述待刻蚀目标层10包括待刻蚀的器件单元区域101及位于所述器件单元区域101外围的外围单元区域102；
2)于所述待刻蚀目标层10上依次形成由下至上依次叠置的第一硬掩膜中间层13、第二硬掩膜中间层14及硬掩膜顶结构层15’；所述第一硬掩膜中间层13位于所述器件单元区域101及所述外围单元区域102的上方；
3)由所述硬掩膜顶结构层15’形成为第一图形层18，所述第一图形层18包括若干个平行间隔排布于所述器件单元区域101上方的第一图形单元181及保留于所述外围单元区域102上方的所述硬掩膜顶结构层15’；
4)依据所述第一图形层18刻蚀所述第二硬掩膜中间层14以形成第二图形层19，所述第二图形层19包括若干个平行间隔排布于所述器件单元区域101上方的第二图形单元191及保留于所述外围单元区域102上方的所述第二硬掩膜中间层14；
5)于所述第二图形单元191的顶部、侧壁、位于所述外围单元区域102上方的所述硬掩膜顶结构层15’表面及暴露出的所述第一硬掩膜中间层13表面上覆盖形成第一间隔层20；
6)去除位于所述第二图形单元191顶部的所述第一间隔层20、所述第二图形单元191之间的部分所述第一间隔层20及所述外围单元区域102上方的所述第一间隔层20以形成第三图形层21，所述第三图形层21包括若干个平行间隔排布的第三图形单元211，所述第三图形单元211位于所述第二图形单元191的侧壁上；并去除所述第二图形单元191；
7)于所述第三图形单元211的顶部、侧壁、位于所述外围单元区域102上方的所述硬掩膜顶结构层15’表面及暴露的所述第一硬掩膜中间层13表面上覆盖形成第二间隔层22；及，
8)去除位于所述第三图形单元211顶部的所述第二间隔层22、所述第三图形单元211之间的部分所述第二间隔层22及所述外围单元区域102上方的所述第二间隔层22以形成第四图形层23，所述第四图形层23包括若干个平行间隔排布的第四图形单元231，所述第四图形单元231位于所述第三图形单元211的侧壁上；并去除所述第三图形单元211。
在步骤1)中，请参阅图1中的S1步骤及图2，提供一待刻蚀目标层10，所述待刻蚀目标层10包括待刻蚀的器件单元区域101及位于所述器件单元区域101外围的外围单元区域102。
作为示例，所述待刻蚀目标层10可以为位于一基板上的待刻蚀材料层，譬如，多晶硅层或金属层，也可以为基板；即后续需要刻蚀的目标层即可以为位于基板上的多晶硅层，也可以为位于基板上的金属层，还可以为基板自身。具体的，所述基板可以为但不仅限于晶圆。
在步骤2)中，请参阅图1中的S2步骤及图3，于所述待刻蚀目标层10上依次形成由下至上依次叠置的第一硬掩膜中间层13、第二硬掩膜中间层14及硬掩膜顶结构层15’；所述第一硬掩膜中间层13位于所述器件单元区域101及所述外围单元区域102的上方。
作为示例，步骤1)与步骤2)之间还包括如下步骤：于所述待刻蚀目标层10上形成硬掩膜底结构层11’，所述硬掩膜底结构层11’覆盖于所述器件单元区域101及所述外围单元区域102的上表面。
具体的，所述硬掩膜底结构层11’包括第一底部硬掩膜层11及第二底部硬掩膜层12，所述第一底部硬掩膜层11覆盖于所述器件单元区域101及所述外围单元区域102的上表面，所述第二底部硬掩膜层12覆盖于所述第一底部硬掩膜层11的上表面。将所述硬掩膜底结构层11’设置为包括所述第一底部硬掩膜层11及所述第二底部硬掩膜层12的两层结构，可以使得所述硬掩膜底结构层11’具有先快后慢的不同速度的刻蚀速率，使得后续将所需图形转移至所述硬掩膜底结构层11’时能够具有更加均匀的深度。
需要说明的是，当所述待刻蚀目标层10上形成有所述硬掩膜底结构层11’时，所述第一硬掩膜中间层13形成于所述硬掩膜底结构层11’的表面上；更具体的，所述硬掩膜底结构层11’包括所述第一底部硬掩膜层11及所述第二底部硬掩膜层12时，所述第一硬掩膜中间层13形成于所述第二底部硬掩膜层12的上表面上。
作为示例，所述硬掩膜顶结构层15’可以为单层结构，也可以为如图3所示的包括第一顶部硬掩膜层15及所述第二顶部硬掩膜层16的双层结构；优选地，本实施例中，所述硬掩膜顶结构层15’为包括所述第一顶部硬掩膜层15及所述第二顶部硬掩膜层16的双层结构；其中，所述第一顶部硬掩膜层15覆盖于所述第二硬掩膜中间层14的上表面，所述第二顶部硬掩膜层16覆盖于所述第一顶部硬掩膜层15的上表面。
作为示例，所述第一底部硬掩膜层11、所述第二底部硬掩膜层12、所述第一硬掩膜中间层13、所述第二硬掩膜中间层14、所述第一顶部硬掩膜层15及所述第二顶部硬掩膜层16的材料可以根据实际需要进行设定；优选地，在相同工艺条件下，所述第二顶部硬掩膜层16、所述第二硬掩膜中间层14及第二底部硬掩膜层12具有概呈相同的去除速率，所述第一顶部硬掩膜层15、所述第一硬掩膜中间层13及所述第一底部硬掩膜层11具有概呈相同的去除速率；更为优选地本实施例中，所述第一底部硬掩膜层11的材料可以包括但不仅限于氧化硅(SiOx)，所述第二底部硬掩膜层12的材料可以包括但不仅限于无定形碳，所述第一硬掩膜中间层13的材料可以包括但不仅限于氮氧化硅(SiON)，所述第二硬掩膜中间层14可以包括但不仅限于旋涂硬硬掩膜层(SOH)，所述第一顶部硬掩膜层15的材料可以包括但不仅限于氮氧化硅，所述第二顶部硬掩膜层16可以包括但不仅限于底部抗反射涂层，所述底部抗反射涂层的材料可以包括但不仅限于含硅化合物。
作为示例，所述第一底部硬掩膜层11、所述第二底部硬掩膜层12、所述第一硬掩膜中间层13、所述第二硬掩膜中间层14、所述第一顶部硬掩膜层15及所述第第二顶部硬掩膜层16的厚度可以根据实际需要进行设定，优选地，本实施例中，所述第一顶部硬掩膜层15的厚度大于所述第二顶部硬掩膜层16的厚度。将所述第一顶部硬掩膜层15的厚度设置为大于所述第二顶部硬掩膜层16的厚度，可以确保所述第一顶部硬掩膜层15在后续工艺中一直作为保护层存在。
在步骤3)中，请参阅图1中的S2步骤及图4至图6，由所述硬掩膜顶结构层15’形成为第一图形层18，所述第一图形层18包括若干个平行间隔排布于所述器件单元区域101上方的第一图形单元181及保留于所述外围单元区域102上方的所述硬掩膜顶结构层15’。
作为示例，由所述硬掩膜顶结构层15’形成为第一图形层18包括如下步骤：
3-1)于所述硬掩膜顶结构层15’的表面形成图形化光刻胶层17，所述图形化光刻胶层17覆盖于所述硬掩膜顶结构层15’的表面，且暴露出位于所述器件单元区域101上方的部分所述硬掩膜顶结构层15’，所述图形化光刻胶层17包括若干个平行间隔排布于所述器件单元区域101上方的光刻胶图形单元171及保留于所述外围单元区域102上方的光刻胶层172，如图4及图5所示；及，
3-2)依据所述图形化光刻胶层17刻蚀所述硬掩膜顶结构层15’以形成所述第一图形层18，如图6所示。
作为示例，步骤3-1)中，首先，在所述第六硬掩膜层16的表面形成一层光刻胶层，具体的，可以采用旋涂工艺与所述第六硬掩膜层16的表面形成所述光刻胶层；然后，采用光刻工艺对所述光刻胶层进行图形化，以形成具有开口173的图形化光刻胶层17。
具体的，所述开口173亦位于所述器件单元区域101的上方，所述开口173暴露出位于所述器件单元区域101上方的部分所述第六硬掩膜层16。
作为示例，所述图形化光刻胶层17中的所述光刻胶图形单元171及所述开口173的具体形状可以根据需要设置，在一示例中，所述光刻胶图形单元171的宽度可以为但不仅限于所述开口173宽度的一半，即相邻所述光刻胶图形单元171之间的间距可以为所述光刻胶图形单元171的宽度的两倍。
作为示例，可以采用但不仅限于干法刻蚀工艺依次刻蚀所述硬掩膜顶结构层15’；干法刻蚀工艺中采用的刻蚀气体对所述硬掩膜顶结构15’的刻蚀速率大于对所述图形化光刻胶层17及所述第二硬掩膜中间层14的的刻蚀速率。
需要说明的是，在刻蚀的过程中，所述图形化光刻胶层17在刻蚀等离子体的作用下会被部分去除，但仍会有一定的所述图形化光刻胶层17被保留下来以保护位于所述光刻胶图形单元171下方的及位于所述外围单元区域102上方的所述硬掩膜顶结构层15’不会被刻蚀去除。被保留的位于所述光刻胶图形单元171下方的所述硬掩膜顶结构层15’构成所述第一图形单元181。
在步骤4)中，请参阅图1中的S4步骤及图7，依据所述第一图形层18刻蚀所述第二硬掩膜中间层14以形成第二图形层19，所述第二图形层19包括若干个平行间隔排布于所述器件单元区域101上方的第二图形单元191及保留于所述外围单元区域101上方的所述第二硬掩膜中间层14及所述硬掩膜顶结构层15’。
作为示例，在刻蚀所述第二硬掩膜中间层14的过程中，所述硬掩膜顶结构层15’会被部分去除，以所述硬掩膜顶结构层15’包括所述第一顶部硬掩膜层15及所述第二顶部硬掩膜16作为示例，在该步骤中，所述图形化光刻胶层17及所述第二顶部硬掩膜层16会被完全去除，仅有所述第一顶部硬掩膜层15会保留下来。
作为示例，可以采用但不仅限于干法刻蚀工艺刻蚀所述第二硬掩膜中间层14；干法刻蚀工艺中采用的刻蚀气体对所述第二硬掩膜中间层14的刻蚀速率大于对所述第一硬掩膜中间层13及所述第一顶部硬掩膜层15的刻蚀速率。在一示例中，可以在刻蚀所述第二硬掩膜中间层14的同时去除所述图形化光刻胶层17及所述第二顶部硬掩膜层16；也可以先刻蚀所述第二硬掩膜中间层14，然后再去除所述图形化光刻胶层17及所述第二顶部硬掩膜层16，优选地，本实施例中，先刻蚀所述第二硬掩膜中间层14，然后再去除所述图形光刻胶层17及所述第二顶部硬掩膜层16，以尽量减少在对所述第二硬掩膜中间层14的刻蚀过程中对所述第一顶部硬掩膜层15造成损耗。被保留的位于所述第一图形单元181下方的所述第二硬掩膜中间层14及保留的所述第一图形单元181中的所述第一顶部硬掩膜层15共同构成所述第二图形单元191。
在步骤5)中，请参阅图1中的S5步骤及图8，于所述第二图形单元191的顶部、侧壁、位于所述外围单元区域102上方的所述硬掩膜顶结构层15’表面及暴露出的所述第一硬掩膜中间层13表面形成第一间隔层20。
作为示例，可以采用但不仅限于原子层沉积(ALD)工艺形成所述第一间隔层20，当然，在其他示例中，还可以采用其他的物理气相沉积工艺或化学气相沉积工艺形成所述第一间隔层20；所述第一间隔层20的材料可以包括但不仅限于多晶硅。
作为示例，所述第一间隔层20的厚度可以根据实际需要进行设定；在一示例中，所述第一间隔层20的厚度可以为但不仅限于所述第二图形单元191的宽度的一半，即所述第一间隔层20的厚度可以为所述光刻胶图形单元171的宽度的一半。
在步骤6)中，请参阅图1中的S6步骤及图9至图10，去除位于所述第二图形单元191顶部的所述第一间隔层20、所述第二图形单元191之间的部分所述第一间隔层20及所述外围单元区域102上方的所述第一间隔层20以形成第三图形层21，所述第三图形层21包括若干个平行间隔排布的第三图形单元211，所述第三图形单元211位于所述第二图形单元191的侧壁上；去除所述第二图形单元191。
作为示例，在去除所述第二图形单元191之间，相邻所述第三图形单元211之间的空隙间距相同于所述第二图形单元191的宽度。
作为示例，采用各向异性刻蚀工艺去除位于所述第二图形单元191顶部的所述第一间隔层20、所述第二图形单元191之间的部分所述第一间隔层20及所述外围单元区域102上方的所述第一间隔层20。去除所述第二图形单元191顶部的所述第一间隔层20、所述第二图形单元191之间的部分所述第一间隔层20及所述外围单元区域102上方的所述第一间隔层191之后仅剩下位于所述第二图形单元191两侧的所述第三图形单元211。
作为示例，执行各向异性刻蚀工艺之后得到的结构如图9所示，所述第三图形单元211的顶部呈圆弧形，所述第三图形单元211于所述器件单元区域101上方呈不规则分布。需要说明的是，此处的不规则分布是指得到的不同的所述第三图形单元211的形状、高度及宽度不尽相同。
作为示例，可以采用湿法刻蚀工艺或干法刻蚀工艺去除所述第二图形单元191。去除所述第二图形单元191后的结构如图10所示。
作为示例，得到所述第三图形单元211之后还包括如下步骤：对所述第三图形单元211的轮廓进行平滑处理，以使得所述第三图形单元211的两侧轮廓呈一致性的对称平滑，如图11所示。对所述第三图形单元211的轮廓进行平滑处理后，所述第三图形单元211具有相同的高度及宽度，且所述第三图形单元211的顶部高度较高于所述第二硬掩膜中间层14在所述外围单元区域的上表面高度，较低于所述硬掩膜顶结构层15在所述外围单元区域的上表面高度。通过对所述第三图形单元211进行平滑处理，可以改善所述第三图形单元211的分布特性，使得所有的所述第三图形单元211具有相同的高度及宽度，且相邻所述第三图形单元211之间具有相同的间距，这就可以减少后续依据所述第三图形单元211形成的更精细的图形单元的线宽及间距的误差，从而改善最终形成的产品的良率。平滑处理后得到的所述第三图形单元211的宽度可以为但不仅限于所述第二图形单元191的宽度的一半，即平滑处理后得到的所述第三图形单元211的厚度可以为所述光刻胶图形单元171的宽度的一半。平滑处理后得到的相邻所述第三图形单元211之间的间距可以为但不仅限于所述第三图形单元211的宽度的两倍。
作为示例，于高压腔室内采用等离子刻蚀工艺对所述第三图形单元211的轮廓进行平滑处理，刻蚀气体包括Cl2、HBr、O2、SiCl4及SiBr中的至少一种。
在步骤7)中，请参阅图1中的S7步骤及图12，于所述第三图形单元211的顶部、侧壁、位于所述外围单元区域102上方的所述硬掩膜顶结构层15’表面及暴露的所述第一硬掩膜中间层13表面形成第二间隔层22。
作为示例，可以采用但不仅限于原子层沉积(ALD)工艺形成所述第二间隔层22，当然，在其他示例中，还可以采用其他的物理气相沉积工艺或化学气相沉积工艺形成所述第二间隔层22；所述第二间隔层22的材料可以包括但不仅限于氧化硅，以使用不同刻蚀选择比的方式在去除所述第三图形单元211时保留所述第四图形单元231。
作为示例，所述第二间隔层22的厚度可以根据实际需要进行设定；在一示例中，所述第二间隔层22的厚度可以为但不仅限于所述第三图形单元211的宽度的一半，即所述第二间隔层22的厚度可以为但不仅限于所述光刻胶图形单元171的宽度的1/4。
在步骤8)中，请参阅图1中的S8步骤及图13至图15，去除位于所述第三图形单元211顶部的所述第二间隔层22、所述第三图形单元211之间的部分所述第二间隔层22及所述外围单元区域102上方的所述第二间隔层22以形成第四图形层23，所述第四图形层23包括若干个平行间隔排布的第四图形单元231，所述第四图形单元231位于所述第三图形单元211的侧壁上；去除所述第三图形单元211。
作为示例，在去除所述第三图形单元211之间，相邻所述第四图形单元231之间的空隙间距相同于所述第三图形单元211的宽度。
作为示例，采用各向异性刻蚀工艺去除位于所述第三图形单元211顶部的所述第二间隔层22、所述第三图形单元211之间的部分所述第二间隔层22及所述外围单元区域102上方的所述第二间隔层22。去除位于所述第三图形单元211顶部的所述第二间隔层22、所述第三图形单元211之间的部分所述第二间隔层22及所述外围单元区域102上方的所述第二间隔层22之后进剩下位于所述第三图形单元211两侧的所述第四图形单元231。
作为示例，该步骤各向异性刻蚀工艺之后得到的结构如图13所示，所述第四图形单元231的顶部呈圆弧形，所述第四图形单元231于所述器件单元区域101上方呈不规则分布。需要说明的是，此处的不规则分布是指得到的不同的所述第四图形单元231的形状、高度及宽度不尽相同。
作为示例，可以采用湿法刻蚀工艺或干法刻蚀工艺去除所述第三图形单元211。去除所述第三图形单元211后的结构如图14所示。
作为示例，得到所述第四图形单元231之后还包括如下步骤：对所述第四图形单元231的轮廓进行平滑处理，以使得所述第四图形单元231的两侧轮廓呈一致性的对称平滑，如图15所示。对所述第四图形单元231的轮廓进行平滑处理后，所述第四图形单元231具有相同的高度及宽度，且所述第四图形单元231的顶部高度较高于所述第二硬掩膜中间层14在所述外围单元区域的上表面高度，较低于所述硬掩膜顶结构层15在所述外围单元区域的上表面高度。通过对所述第四图形单元231进行平滑处理，可以改善所述第四图形单元231的分布特性，使得所有的所述第四图形单元231具有相同的高度及宽度，且相邻所述第四图形单元231之间具有相同的间距，这就可以减少后续依据所述第四图形单元231形成的更精细的图形的线宽及间距的误差，从而改善最终形成的产品的良率。平滑处理后得到的所述第四图形单元231的宽度可以为但不仅限于所述第三图形单元211的宽度的一半，即平滑处理后得到的所述第四图形单元231的宽度可以为但不仅限于所述光刻胶图形单元171的宽度的1/4。平滑处理后得到的相邻所述第四图形单元231之间的间距可以为但不仅限于所述第四图形单元231的宽度的两倍。
作为示例，于高压腔室内采用等离子刻蚀工艺对所述第四图形单元231的轮廓进行平滑处理，刻蚀气体包括Cl2、HBr、O2、SiCl4及SiBr中的至少一种。
在该步骤中，形成所述第四图形层23及对所述第四图形单元231进行平滑处理的过程中都有可能对位于其下方的结构造成部分刻蚀，又在平滑处理之前得到的所述第四图形层23的形貌及分布不够规则，在所述硬掩膜底结构层11上形成的所述第一硬掩膜中间层13的存在，使得该步骤不会对位于所述第一硬掩膜中间层13下方的所述硬掩膜底结构层11造成不规则刻蚀，从而不会在作为图形转移层的所述硬掩膜底结构层13中形成不规则刻蚀图形，从而确保精细图形转移的精确度。
作为示例，请参阅图16至图21，步骤8)之后还包括如下步骤：
9)依据所述第四图形层23依次刻蚀所述第一硬掩膜中间层13及所述硬掩膜底部结构层11’，并去除位于所述外围单元区域102上的所述硬掩膜顶结构层11’、所述第二硬掩膜中间层14及所述第一硬掩膜中间层13；去除位于所述第四图形单元231及位于所述第四图形单元231下方的所述第一硬掩膜中间层13以形成第五图形层24，所述第五图形层24包括若干个平行间隔排布于所述器件单元区域102上方的第五图形单元241及保留于所述外围单元区域102上方的所述硬掩膜底部结构层11’，如图16至图19所示；及，
10)依据所述第五图形单元24对所述待刻蚀目标层10进行刻蚀，以得到具有精细图形的半导体结构25，如图20所示。
作为示例，步骤9)包括如下步骤：
9-1)依据所述第四图形层231刻蚀所述第一硬掩膜中间层13并去除位于所述外围单元区域102上的所述硬掩膜顶部结构层15’，若所述硬掩膜顶部结构层15’保留的部分仅为所述第一顶部硬掩膜层15，此时刻蚀所述第一硬掩膜中间层13的同时去除位于所述外围单元区域102上的所述第一顶部硬掩膜层15，如图16所示；具体的，可以采用但不仅限于干法刻蚀工艺刻蚀所述第一硬掩膜中间层13；更为具体的，在刻蚀过程中，可以刻蚀所述第一硬掩膜中间层13的同时去除所述第一顶部硬掩膜层15，也可以先刻蚀所述第一硬掩膜中间层13再去除所述第一顶部硬掩膜层15；
9-2)依据所述第四图形层231刻蚀所述硬掩膜底部结构层11’，并去除位于所述外围单元区域102上的所述第二硬掩膜中间层14及所述第一硬掩膜中间层13，如图17及图18；
9-3)去除所述第四图形单元231及位于所述第四图形单元231下方的所述第一硬掩膜中间层13，如图19所示；保留的位于所述器件单元区域101上方的所述硬掩膜底部结构层11’构成所述第五图形单元241。
作为示例，步骤9-2)中，当所述硬掩膜底部结构层11’包括所述第一底部硬掩膜层11及所述第二底部硬掩膜层12时，可以包括如下步骤：
9＝2-1)去除所述第二底部硬掩膜层12，并去除位于所述外围单元区域102上的所述第二硬掩膜中间层14，如图17所示；具体的，可以采用但不仅限于干法刻蚀工艺刻蚀所述第二底部硬掩膜层12；更为具体的，在刻蚀过程中，可以刻蚀所述第二底部硬掩膜层12的同时去除所述第二硬掩膜中间层14，也可以先刻蚀所述第二底部硬掩膜层12再去除所述第二硬掩膜中间层14；
9-2-2)依据所述第四图形层231刻蚀所述第一底部硬掩膜层11，并去除位于所述外围单元区域102上的所述第一硬掩膜中间层13，如图18所示；具体的，可以采用但不仅限于干法刻蚀工艺刻蚀所述第一底部硬掩膜层11；更为具体的，在刻蚀过程中，可以刻蚀所述第一底部硬掩膜层11的同时去除所述第一硬掩膜中间层13，也可以先刻蚀所述第一底部硬掩膜层11再去除所述第一硬掩膜中间层13。
作为示例，得到的所述第五图形单元241的宽度可以为但不仅限于与平滑处理后的所述第四图形单元231的宽度相同，所述第五图形单元241的宽度可以为但不仅限于所述光刻胶图形单元171的宽度的1/4。相邻所述第五图形单元241之间的间距可以为但不仅限于所述第五图形单元241的宽度的两倍。由图19可知，经过本发明的上述工艺后得到的所述第五图形层24包括的所述第五图形单元241的数量可以如图19所示的8个，即经过上述工艺，可以将如图5所示的图形化光刻胶层17中的两个所述光刻胶图形单元171增加至如图19所示的8个所述第五图形单元241，亦即由两个所述光刻胶图形单元171经过上述工艺后得到了宽度仅为所述光刻胶图形单元171的宽度的1/4的8个精细图形。
作为示例，在步骤10)中，可以采用但不仅限于干法刻蚀工艺对所述待刻蚀目标层10进行刻蚀，刻蚀过程中使用的刻蚀等离子体对所述待刻蚀目标层10的刻蚀速率大于对所述第五图形层24的刻蚀速率。当然，在其他示例中，也可以采用湿法刻蚀工艺对所述待刻蚀目标层10进行刻蚀。
作为示例，如图21所示，步骤10)之后还包括如下步骤：去除所述第五图形层24。去除所述第五图形层24的具体方法为本领域技术人员所知晓，此处不再累述。
综上所述，本发明提供一种具有精细图形的半导体结构的制备方法，包括如下步骤：1)提供一待刻蚀目标层，所述待刻蚀目标层包括待刻蚀的器件单元区域及位于所述器件单元区域外围的外围单元区域；2)于所述待刻蚀目标层上依次形成由下至上依次叠置的第一硬掩膜中间层、第二硬掩膜中间层及硬掩膜顶结构层；所述第一硬掩膜中间层位于所述器件单元区域及所述外围单元区域的上方；3)由所述硬掩膜顶结构层形成为第一图形层，所述第一图形层包括若干个平行间隔排布于所述器件单元区域上方的第一图形单元及保留于所述外围单元区域上方的所述硬掩膜顶结构层；4)依据所述第一图形层刻蚀所述第二硬掩膜中间层以形成第二图形层，所述第二图形层包括若干个平行间隔排布于所述器件单元区域上方的第二图形单元及保留于所述外围单元区域上方的所述第二硬掩膜中间层及所述硬掩膜顶结构层；5)于所述第二图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露出的所述第一硬掩膜中间层表面上覆盖形成第一间隔层；6)去除位于所述第二图形单元顶部的所述第一间隔层、所述第二图形单元之间的部分所述第一间隔层及所述外围单元区域上方的所述第一间隔层以形成第三图形层，所述第三图形层包括若干个平行间隔排布的第三图形单元，所述第三图形单元位于所述第二图形单元的侧壁上；并去除所述第二图形单元；7)于所述第三图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露的所述第一硬掩膜中间层表面上覆盖形成第二间隔层；及，8)去除位于所述第三图形单元顶部的所述第二间隔层、所述第三图形单元之间的部分所述第二间隔层及所述外围单元区域上方的所述第二间隔层以形成第四图形层，所述第四图形层包括若干个平行间隔排布的第四图形单元，所述第四图形单元位于所述第三图形单元的侧壁上；并去除所述第三图形单元。本发明可以将具有精细图形的半导体结构的制备工艺单一化，整个制备工艺流程简洁，在提高良率的同时降低了生产成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (20)
1.一种具有精细图形的半导体结构的制备方法，其特征在于，包括如下步骤：
1)提供一待刻蚀目标层，所述待刻蚀目标层包括待刻蚀的器件单元区域及位于所述器件单元区域外围的外围单元区域；
2)于所述待刻蚀目标层上依次形成由下至上依次叠置的第一硬掩膜中间层、第二硬掩膜中间层及硬掩膜顶结构层；所述第一硬掩膜中间层位于所述器件单元区域及所述外围单元区域的上方；
3)由所述硬掩膜顶结构层形成为第一图形层，所述第一图形层包括若干个平行间隔排布于所述器件单元区域上方的第一图形单元及保留于所述外围单元区域上方的所述硬掩膜顶结构层；
4)依据所述第一图形层刻蚀所述第二硬掩膜中间层以形成第二图形层，所述第二图形层包括若干个平行间隔排布于所述器件单元区域上方的第二图形单元及保留于所述外围单元区域上方的所述第二硬掩膜中间层及所述硬掩膜顶结构层；
5)于所述第二图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露出的所述第一硬掩膜中间层表面上覆盖形成第一间隔层；
6)去除位于所述第二图形单元顶部的所述第一间隔层、所述第二图形单元之间的部分所述第一间隔层及所述外围单元区域上方的所述第一间隔层以形成第三图形层，所述第三图形层包括若干个平行间隔排布的第三图形单元，所述第三图形单元位于所述第二图形单元的侧壁上；并去除所述第二图形单元；
7)于所述第三图形单元的顶部、侧壁、位于所述外围单元区域上方的所述硬掩膜顶结构层表面及暴露的所述第一硬掩膜中间层表面上覆盖形成第二间隔层；及，
8)去除位于所述第三图形单元顶部的所述第二间隔层、所述第三图形单元之间的部分所述第二间隔层及所述外围单元区域上方的所述第二间隔层以形成第四图形层，所述第四图形层包括若干个平行间隔排布的第四图形单元，所述第四图形单元位于所述第三图形单元的侧壁上；并去除所述第三图形单元。
2.根据权利要求1所述的制备方法，其特征在于，步骤6)与步骤7)之间还包括如下步骤：对所述第三图形单元的轮廓进行平滑处理，以使得所述第三图形单元的两侧轮廓呈一致性的对称平滑。
3.根据权利要求2所述的制备方法，其特征在于，步骤6)与步骤7)之间对所述第三图形单元的轮廓进行平滑处理后，所述第三图形单元具有相同的高度及宽度，且所述第三图形单元的顶部高度较高于所述第二硬掩膜中间层在所述外围单元区域的上表面高度，较低于所述硬掩膜顶结构层在所述外围单元区域的上表面高度。
4.根据权利要求2所述的制备方法，其特征在于，于高压腔室内采用等离子刻蚀工艺对所述第三图形单元的轮廓进行平滑处理，刻蚀气体包括Cl2、HBr、O2、SiCl4及SiBr中的至少一种。
5.根据权利要求2所述的具有精细图形的半导体结构的制备方法，其特征在于，步骤8)之后还包括如下步骤，对所述第四图形单元的轮廓进行平滑处理，以使得所述第四图形单元的两侧轮廓呈一致性的对称平滑。
6.根据权利要求5所述的制备方法，其特征在于，步骤8)之后对所述第四图形单元的轮廓进行平滑处理后，所述第四图形单元具有相同的高度及宽度，且所述第四图形单元的顶部高度较高于所述第二硬掩膜中间层在所述外围单元区域的上表面高度，较低于所述硬掩膜顶结构层在所述外围单元区域的上表面高度。
7.根据权利要求5所述的制备方法，其特征在于，于高压腔室内采用等离子体刻蚀工艺对所述第四图形单元的轮廓进行平滑处理，刻蚀气体包括Cl2、HBr、O2、SiCl4及SiBr中的至少一种。
8.根据权利要求5所述的制备方法，其特征在于，步骤6)中在去除所述第二图形单元前相邻所述第三图形单元之间的空隙间距相同于所述第二图形单元的宽度；步骤8)中在去除所述第三图形单元前相邻所述第四图形单元之间的空隙间距相同于所述第三图形单元的宽度。
9.根据权利要求1所述的制备方法，其特征在于，所述待刻蚀目标层包括基板、多晶硅层及金属层构成的群组之一，所述基板包括晶圆。
10.根据权利要求1所述的制备方法，其特征在于，所述硬掩膜顶结构层包括第一顶部硬掩膜层及第二顶部硬掩膜层，其中，所述第一顶部硬掩膜层覆盖于所述第二硬掩膜中间层的上表面，所述第二顶部硬掩膜层覆盖于所述第一顶部硬掩膜层的上表面，所述第一顶部硬掩膜层的材料包括氮氧化硅，所述第二顶部硬掩膜层包括底部抗反射涂层，所述底部抗反射涂层的材料包括含硅化合物，所述第一顶部硬掩膜层的厚度的厚度大于所述第二顶部硬掩膜层的厚度。
11.根据权利要求1所述的制备方法，其特征在于，步骤3)中，由所述硬掩膜顶结构层形成为第一图形层包括如下步骤：
3-1)于所述硬掩膜顶结构层的表面形成图形化光刻胶层，所述图形化光刻胶层覆盖于所述硬掩膜顶结构层的表面，且暴露出位于所述器件单元区域上方的部分所述硬掩膜顶结构层，所述图形化光刻胶层包括若干个平行间隔排布于所述器件单元区域上方的光刻胶图形单元及保留于所述外围单元区域上方的光刻胶层；及，
3-2)依据所述图形化光刻胶层刻蚀所述硬掩膜顶结构层以形成所述第一图形层。
12.根据权利要求1所述的制备方法，其特征在于，步骤5)中，采用原子层沉积工艺形成所述第一间隔层，所述第一间隔层的材料包括多晶硅；步骤7)中，采用原子层沉积工艺形成所述第二间隔层，所述第二间隔层的材料包括氧化硅，以使用不同刻蚀选择比的方式在去除所述第三图形单元时保留所述第四图形单元。
13.根据权利要求1所述的制备方法，其特征在于，步骤6)中，采用各向异性刻蚀工艺去除位于所述第二图形单元顶部的所述第一间隔层、所述第二图形单元之间的部分所述第一间隔层及所述外围单元区域上方的所述第一间隔层。
14.根据权利要求1所述的制备方法，其特征在于，步骤6)中得到的所述第三图形单元的顶部呈圆弧形，所述第三图形单元于所述器件单元区域上方呈不规则分布。
15.根据权利要求1至14任一项所述的制备方法，其特征在于，步骤1)与步骤2)之间还包括如下步骤：于所述待刻蚀目标层上形成硬掩膜底结构层，所述硬掩膜底结构层覆盖于所述器件单元区域及所述外围单元区域的上表面；所述第一硬掩膜中间层覆盖于所述硬掩膜底结构层。
16.根据权利要求15所述的制备方法，其特征在于，所述硬掩膜底结构层包括第一底部硬掩膜层及第二底部硬掩膜层，所述第一底部硬掩膜层覆盖于所述器件单元区域及所述外围单元区域的上表面，所述第二底部硬掩膜层覆盖于所述第一底部硬掩膜层的上表面。
17.根据权利要求16所述的制备方法，其特征在于，所述第一底部硬掩膜层的材料包括氧化硅层，所述第二底部硬掩膜层的材料包括无定形碳层，所述第一硬掩膜中间层的材料包括氮氧化硅层，所述第二硬掩膜中间层的材料包括旋涂硬硬掩膜层。
18.根据权利要求15所述的制备方法，其特征在于，步骤8)之后还包括如下步骤：
9)依据所述第四图形层依次刻蚀所述第一硬掩膜中间层及所述硬掩膜底部结构层，并去除位于所述外围单元区域上的所述硬掩膜顶结构层、所述第二硬掩膜中间层及所述第一硬掩膜中间层；去除位于所述第四图形单元及位于所述第四图形单元下方的所述第一硬掩膜中间层以形成第五图形层所述第五图形层包括若干个平行间隔排布于所述器件单元区域上方的第五图形单元及保留于所述外围单元区域上方的所述硬掩膜底部结构层；及，
10)依据所述第五图形单元对所述待刻蚀目标层进行刻蚀，以得到具有精细图形的半导体结构。
19.根据权利要求18所述的制备方法，其特征在于，步骤9)包括如下步骤：
9-1)依据所述第四图形层刻蚀所述第一硬掩膜中间层并去除位于所述外围单元区域上的所述硬掩膜顶部结构层；
9-2)依据所述第四图形层刻蚀所述硬掩膜底部结构层，并去除位于所述外围单元区域上的所述第二硬掩膜中间层及所述第一硬掩膜中间层；及，
9-3)去除所述第四图形单元及所述第四图形单元下方的所述第一硬掩膜中间层。
20.根据权利要求18所述的制备方法，其特征在于，步骤10)之后还包括如下步骤：去除所述第五图形层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810530498.0A CN108597992A (zh) | 2018-05-29 | 2018-05-29 | 具有精细图形的半导体结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810530498.0A CN108597992A (zh) | 2018-05-29 | 2018-05-29 | 具有精细图形的半导体结构的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108597992A true CN108597992A (zh) | 2018-09-28 |
Family
ID=63630054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810530498.0A Pending CN108597992A (zh) | 2018-05-29 | 2018-05-29 | 具有精细图形的半导体结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108597992A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109782477A (zh) * | 2019-03-15 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种显示基板的制备方法及显示基板 |
| CN110676157A (zh) * | 2019-09-18 | 2020-01-10 | 天津大学 | 利用氧化物和TiN实现自对准四重图形技术工艺设计的优化 |
| WO2022205739A1 (zh) * | 2021-03-30 | 2022-10-06 | 长鑫存储技术有限公司 | 一种图案化方法及半导体结构 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110183505A1 (en) * | 2010-01-28 | 2011-07-28 | Samsung Electronics Co., Ltd. | Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same |
| US20140154885A1 (en) * | 2012-11-20 | 2014-06-05 | Samsung Electronics Co., Ltd | Methods of fabricating semiconductor devices having double patterning technology |
| CN104217942A (zh) * | 2013-06-04 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20150255304A1 (en) * | 2014-03-05 | 2015-09-10 | Samsung Electronics Co., Ltd. | Methods of forming patterns in semiconductor devices |
| US20160233104A1 (en) * | 2015-02-09 | 2016-08-11 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices using self-aligned spacers to provide fine patterns |
| US20170040221A1 (en) * | 2015-08-03 | 2017-02-09 | Samsung Electronics Co., Ltd. | Methods for fabricating semiconductor device |
| US20170103891A1 (en) * | 2015-10-08 | 2017-04-13 | Samsung Electronics Co., Ltd. | Methods of forming patterns of a semiconductor devices |
-
2018
- 2018-05-29 CN CN201810530498.0A patent/CN108597992A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110183505A1 (en) * | 2010-01-28 | 2011-07-28 | Samsung Electronics Co., Ltd. | Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same |
| US20140154885A1 (en) * | 2012-11-20 | 2014-06-05 | Samsung Electronics Co., Ltd | Methods of fabricating semiconductor devices having double patterning technology |
| CN104217942A (zh) * | 2013-06-04 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20150255304A1 (en) * | 2014-03-05 | 2015-09-10 | Samsung Electronics Co., Ltd. | Methods of forming patterns in semiconductor devices |
| US20160233104A1 (en) * | 2015-02-09 | 2016-08-11 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices using self-aligned spacers to provide fine patterns |
| US20170040221A1 (en) * | 2015-08-03 | 2017-02-09 | Samsung Electronics Co., Ltd. | Methods for fabricating semiconductor device |
| US20170103891A1 (en) * | 2015-10-08 | 2017-04-13 | Samsung Electronics Co., Ltd. | Methods of forming patterns of a semiconductor devices |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109782477A (zh) * | 2019-03-15 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种显示基板的制备方法及显示基板 |
| CN110676157A (zh) * | 2019-09-18 | 2020-01-10 | 天津大学 | 利用氧化物和TiN实现自对准四重图形技术工艺设计的优化 |
| WO2022205739A1 (zh) * | 2021-03-30 | 2022-10-06 | 长鑫存储技术有限公司 | 一种图案化方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101670556B1 (ko) | 집적 회로 패터닝 방법 | |
| CN104009036B (zh) | 制造多栅极器件的方法 | |
| CN108597992A (zh) | 具有精细图形的半导体结构的制备方法 | |
| CN110120335A (zh) | 使用定向自组装的光刻工艺 | |
| CN108470678A (zh) | 半导体结构及其形成方法 | |
| CN103972076A (zh) | 一种自对准双层图形的形成方法 | |
| CN103928304B (zh) | 一种多晶硅上小尺寸图形结构的制备方法 | |
| CN108155149A (zh) | 鳍式场效应管的形成方法以及半导体结构 | |
| CN208903993U (zh) | 浅沟槽隔离结构 | |
| CN112864094A (zh) | 半导体结构及其形成方法 | |
| CN104282613B (zh) | 半导体制造方法 | |
| CN102820260A (zh) | 提高通孔图形性能表现的方法 | |
| US9257279B2 (en) | Mask treatment for double patterning design | |
| CN103035486B (zh) | 同时填充及平坦化不同尺寸深沟槽的方法 | |
| CN105990368A (zh) | 一种半导体器件及其制造方法 | |
| CN208336151U (zh) | 利用反向间距加倍工艺形成表面平坦化结构 | |
| CN105161409A (zh) | U形栅极的形成方法 | |
| CN108400091A (zh) | Sonos存储器的ono栅极结构的制造方法 | |
| CN105097709B (zh) | 快闪存储器的形成方法 | |
| CN104425223B (zh) | 图形化方法 | |
| CN103972078A (zh) | 一种自对准双层图形的形成方法 | |
| CN106504984B (zh) | 半导体器件的制备方法 | |
| CN103972056B (zh) | 一种自对准双层图形的形成方法 | |
| CN111799165B (zh) | 一种半导体结构的制备方法 | |
| CN102314076B (zh) | 复合掩模及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181008 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180928 |