CN104282613B - 半导体制造方法 - Google Patents

半导体制造方法 Download PDF

Info

Publication number
CN104282613B
CN104282613B CN201310272054.9A CN201310272054A CN104282613B CN 104282613 B CN104282613 B CN 104282613B CN 201310272054 A CN201310272054 A CN 201310272054A CN 104282613 B CN104282613 B CN 104282613B
Authority
CN
China
Prior art keywords
core film
hard mask
pattern
final
etched back
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310272054.9A
Other languages
English (en)
Other versions
CN104282613A (zh
Inventor
王新鹏
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310272054.9A priority Critical patent/CN104282613B/zh
Publication of CN104282613A publication Critical patent/CN104282613A/zh
Application granted granted Critical
Publication of CN104282613B publication Critical patent/CN104282613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种半导体制造方法，涉及自对准双图案化技术领域。该方法包括：提供其上依次沉积有界面层、芯膜层和硬掩模层的衬底；对硬掩模层和芯膜层进行图案化以形成中间图案，中间图案的图形间隔根据最终图形间隔来确定；对中间图案中的芯膜进行横向回刻蚀，横向回刻蚀的量根据最终关键尺寸来确定；芯膜的表面外延生长SiGe以填充由横向回刻蚀去掉的芯膜的侧壁空间；去除硬掩模；去除芯膜，从而得到由SiGe形成的间隔物图案掩模；通过干法刻蚀向下传递图案。该方法工艺流程简单，是一种自对准的双图案化方法，能够更好地控制最终线宽尺寸及线间沟槽尺寸的一致性。

Description

半导体制造方法
技术领域
本发明涉及双图案化(Double Patterning)技术领域，特别涉及一种半导体制造方法。
背景技术
随着半导体工艺往更小节点技术发展，光刻技术已称为制约发展的瓶颈。双图案化技术将可能是IC(Integrated Circuit，集成电路)结构继续减小尺寸大规模生产的最终解决方案。
当前，主要有三种典型的双图案化技术：LELE(LITHO-ETCH-LITHO-ETCH，光刻-刻蚀-光刻-刻蚀)；LFLE(LITHO-FREEZE-LITHO-ETCH，光刻-冻结-光刻-刻蚀)；和间隔物SADP(Self Aligned Double Patterning，自对准双图案)。
LELE是在一个光刻步骤之后接着一个蚀刻步骤，然后再接着一个光刻步骤和一个蚀刻步骤。以上的两个光刻步骤都是关键光刻步骤，也就是会产生迭对，换句话说，一个光刻步骤所曝光的图案与另一个光刻步骤图案的相对位置非常重要。
LFLE是将某个光阻图案冻结，并减少一个蚀刻步骤；但仍然会有两个需要对好图案位置的关键光刻步骤。
SADP只有一个关键光刻步骤，避免了两次光刻方法的套刻挑战。并且，SADP所形成的掩膜图案包括多次刻蚀步骤，降低了每次单独刻蚀中CD(Critical Dimension，关键尺寸)均匀性要求。
间隔物(Spacer)已经在SADP技术中获得广泛应用。然而，当前采用的SADP工艺中，间隔物沉积和刻蚀工艺会导致较差的线宽粗糙度(Line Width Roughness，LWR)现象，例如图1所示的线宽(a和a’)和间隔(b和b’)不均匀，这将对器件的性能带来不利的影响。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明的一个目的是提供一种用于形成SADP技术的间隔物图案掩模的技术方案。
根据本发明的第一方面，提供了一种半导体制造方法，包括：
提供衬底，衬底上依次沉积有界面层、芯膜层和硬掩模层；
对硬掩模层和芯膜层进行图案化以形成中间图案；
对中间图案中的芯膜进行横向(Landscape Orientation)回刻蚀(Pull Back)，横向回刻蚀的量根据最终关键尺寸来确定；
在芯膜的表面外延生长SiGe以填充由横向回刻蚀去掉的芯膜的侧壁空间；
去除硬掩模；
去除芯膜从而由SiGe形成间隔物图案掩模。
可选地，中间图案的图形间隔根据最终图形间隔来确定。
可选地，中间图案的节距为最终节距的两倍，中间图案中芯膜和硬掩模的线宽为最终关键尺寸的3倍，中间图案的图形间隔的上关键尺寸等于最终关键尺寸。
可选地，间隔物图案掩模的横截面为长方形，用于限定自对准双图案化的最终关键尺寸。
可选地，在芯膜的表面外延生长SiGe后还包括：进行湿法剥离工艺以平滑SiGe的侧壁表面。
可选地，芯膜为硅芯膜、硬掩模使用氮化硅、或界面层使用氧化硅。
可选地，芯膜的横向回刻蚀工艺为使用硬掩模作为掩模的湿法刻蚀。
可选地，芯膜的湿法刻蚀使用TMAH和/或NH4OH；
和/或
芯膜的湿法刻蚀速率为5-50A/min；
和/或
横向回刻蚀的量根据最终关键尺寸来确定包括：
横向回刻蚀的量等于最终关键尺寸。
可选地，去除芯膜包括：通过使用TMAH和/或NH4OH的湿法剥离工艺去除芯膜。
可选地，去除硬掩模包括：在高温下使用磷酸(Phosphate Acid)去除硬掩模。
可选地，间隔物图案掩模的材料不同于芯膜和硬掩模的材料，并且在芯膜和硬掩模之间具有好的干法和湿法刻蚀选择性。
可选地，该方法还包括：基于间隔物图案掩模通过干法刻蚀以向下传递图案。
本发明的一个优点在于，工艺流程简单，能够更好地控制最终CD的一致性。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1示意性地示出采用现有技术中SADP工艺形成的间隔物图案掩模的示图。
图2A至图2F示意性地示出根据本发明的半导体制造方法的一个实施例在各个阶段得到的图案的截面图。
图3A至图3J示意性示出根据本发明的半导体制造方法的另一个实施例中在各个阶段得到的图案的截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2A至图2F示意性地示出根据本发明的半导体制造方法的一个实施例中在各个阶段得到的图案的截面图。
参见图2A，提供衬底110，衬底110上依次沉积有界面层(Interface Layer)120、芯膜(Core)层130和硬掩模层140。
衬底110可以是例如硅的半导体衬底等。界面层120可以包括氧化硅，可以通过CVD(Chemical Vapor Deposition，化学气相沉积)或者炉管工艺沉积界面层。芯膜层130例如可以是硅芯膜，可以通过CVD沉积芯膜层。硬掩模层140可以包括氮化硅，可以通过炉管工艺沉积硬掩模。
然后需要在硬掩模层和芯膜层形成中间图案。例如如图2A所示通过光刻技术在硬掩模层140的上方形成光刻图案，光刻图案例如包括光刻胶(PR)161和抗反射涂层(AntiReflectivity Coating，ARC)，抗反射涂层例如是BARC(Bottom Anti ReflectivityCoating，底部抗反射涂层)151。
参见图2B，对硬掩模140和芯膜130进行光刻以形成中间图案PM，包括硬掩模图案141和芯膜图案131。图2B中光刻胶已经去除。
在中间图案PM中，硬掩模141和芯膜131的图形间隔可以根据最终图形间隔确定；例如，如图2B所示，中间图案的间隔(Space)的上关键尺寸(Top CD)可以等于最终关键尺寸。
中间图案PM的节距可以根据最终节距来确定。可以通过控制光刻的条件使得中间图案PM中的芯膜131和硬掩模141的节距等于最终的间隔物图案掩模的节距(FP)的两倍，即中间图案的节距为2×FP。也可以使得中间图案PM中的芯膜131和硬掩模141的线宽(LineWidth)等于最终的间隔物图案掩模的关键尺寸的3倍，即3×CD，或者等于最终节距的1.5倍，即1.5×FP。
参见图2C，对中间图案中的芯膜131进行横向回刻蚀，横向回刻蚀的量根据最终关键尺寸来确定。例如，横向回刻蚀的量等于最终关键尺寸。如果中间图案的线宽为3倍最终关键尺寸，芯膜两侧分别回刻蚀1倍CD，则剩下的芯膜宽度为1倍CD。
芯膜131可以是硅芯膜，芯膜131的横向回刻蚀工艺例如为使用芯膜上面的硬掩模141作为掩模的湿法刻蚀，该湿法刻蚀例如使用TMAH和/或NH4OH的化学药品。通过控制湿法刻蚀的速率可以控制横向回刻蚀的最终尺寸。例如，将湿法刻蚀速率放慢，控制为大约为5-50A/min(埃/分钟)。较慢的刻蚀速率可以较容易地控制最终的尺寸，从而使得回刻蚀的尺寸满足要求。
参见图2D，在芯膜131的表面外延生长SiGe(硅锗)132以填充由横向回刻蚀去掉的芯膜131的侧壁空间。
可以通过控制外延生长的速率从而控制外延生长的SiGe的最终尺寸，使其满足要求的尺寸。
参见图2E，去除硬掩模141。硬掩模可以使用氮化硅，可以在高温下使用磷酸(phosphate acid)去除硬掩模141。
参见图2F，去除芯膜131，由SiGe形成间隔物图案掩模。图2F中示出间隔物图案掩模的线宽为1倍最终关键尺寸。
可以通过湿法剥离工艺去除芯膜131，该湿法剥离工艺可以使用例如TMAH和/或NH4OH的化学药品。
上述实施例的方法，和现有的SADP技术的工艺流程相比，具有更少的步骤，工艺流程简单优化，能够更好地控制线宽尺寸及线间沟槽尺寸的一致性，减小了LWR的问题。
图3A至图3J示意性地示出根据本发明的半导体制造方法的另一个实施例中在各个阶段得到的图案的截面图。
参见图3A，提供衬底110，衬底110上依次沉积有界面层120、芯膜层130和硬掩模层140。
参见图3B，通过光刻技术在硬掩模层140的上方形成光刻图案，光刻图案例如包括光刻胶161和BARC 151。
参见图3C，对硬掩模140和芯膜130进行光刻以形成中间图案包括硬掩模图案141和芯膜图案131。
参见图3D，去除光刻胶161和BARC 151。
在中间图案PM中，中间图案PM的节距可以根据最终节距来确定。可以通过控制光刻的条件使得中间图案PM中的节距等于最终的间隔物图案掩模的节距(FP)的两倍，即中间图案的节距为2×FP。也可以使得中间图案PM中的芯膜131和硬掩模141的线宽(Line Width)等于最终的间隔物图案掩模的关键尺寸的3倍，即3×CD，或者等于最终节距的1.5倍，即1.5×FP。
参见图3E，对中间图案中的芯膜131进行横向回刻蚀，横向回刻蚀的量根据最终关键尺寸来确定。例如，横向回刻蚀的量等于最终关键尺寸。
参见图3F，在芯膜131的表面外延生长SiGe 132以填充由横向回刻蚀去掉的芯膜131的侧壁空间。
如果外延生长SiGe的侧壁不够光滑或者超出，参见图3F中的部分133。
参见图3G，选择进一步SiGe湿法剥离工艺来处理SiGe的侧壁表面，例如剥离超出的SiGe部分133，平滑SiGe的侧壁表面，从而更好地控制最终关键尺寸。
参见图3H，去除硬掩模141。
参见图3I，去除芯膜131，由SiGe形成间隔物图案掩模。图3I中示出最终节距(间隔物图案掩模的线宽+最终图案间隔)为2倍最终关键尺寸。
参见图3J，通过干法刻蚀以向下传递间隔物图案132，形成界面层图案121和衬底图案111。
上述实施例中，通过对外延生长SiGe选择进一步湿法剥离工艺来剥离超出的SiGe部分，对外延生长的SiGe侧壁进行平滑处理，可以更好地控制宽尺寸及线间沟槽尺寸的一致性。
至此，已经详细描述了根据本发明的制造半导体器件的方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (12)

1.一种半导体制造方法，其特征在于，包括：
提供衬底，所述衬底上依次沉积有界面层、芯膜和硬掩模层；
对所述硬掩模层和所述芯膜进行图案化以形成中间图案；
对所述中间图案中的所述芯膜进行横向回刻蚀，所述横向回刻蚀的量根据最终关键尺寸来确定；
在所述芯膜的表面外延生长硅锗以填充由所述横向回刻蚀去掉的所述芯膜的侧壁空间；
去除所述硬掩模；
去除所述芯膜从而由所述硅锗形成间隔物图案掩模。
2.根据权利要求1所述的方法，其特征在于，所述中间图案的图形间隔根据最终图形间隔来确定。
3.根据权利要求2所述的方法，所述中间图案的节距为最终节距的两倍，所述中间图案中的芯膜和硬掩模的线宽为所述最终关键尺寸的3倍，所述中间图案的图形间隔的上关键尺寸等于所述最终关键尺寸。
4.根据权利要求1所述的方法，其特征在于，最终形成的所述硅锗间隔物图案掩模的横截面为长方形，用于限定自对准双图案化的所述最终关键尺寸。
5.根据权利要求1所述的方法，其特征在于，在所述芯膜的表面外延生长硅锗后还包括：
进行湿法剥离工艺以处理所述硅锗的侧壁表面。
6.根据权利要求1所述的方法，其特征在于，所述芯膜为硅芯膜、所述硬掩模使用氮化硅、或所述界面层使用氧化硅。
7.根据权利要求1所述的方法，其特征在于，所述芯膜的横向回刻蚀工艺为使用所述硬掩模作为掩模的湿法刻蚀。
8.根据权利要求7所述的方法，其特征在于，所述芯膜的湿法刻蚀使用TMAH和/或NH4OH；
所述芯膜的湿法刻蚀速率为5-50A/min；
所述横向回刻蚀的量根据所述最终关键尺寸来确定包括：
所述横向回刻蚀的量等于所述最终关键尺寸。
9.根据权利要求1所述的方法，其特征在于，所述去除所述芯膜包括：
通过使用TMAH和/或NH4OH的湿法剥离工艺去除所述芯膜。
10.根据权利要求1所述的方法，其特征在于，所述去除所述硬掩模包括：
在高温下使用磷酸去除所述硬掩模。
11.根据权利要求1所述的方法，其特征在于，所述间隔物图案掩模的材料不同于所述芯膜和所述硬掩模的材料，并且在所述芯膜和所述硬掩模之间具有好的干法和湿法刻蚀选择性。
12.根据权利要求1所述的方法，其特征在于，还包括：
基于所述间隔物图案掩模通过干法刻蚀以向下传递图案。
CN201310272054.9A 2013-07-02 2013-07-02 半导体制造方法 Active CN104282613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310272054.9A CN104282613B (zh) 2013-07-02 2013-07-02 半导体制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310272054.9A CN104282613B (zh) 2013-07-02 2013-07-02 半导体制造方法

Publications (2)

Publication Number Publication Date
CN104282613A CN104282613A (zh) 2015-01-14
CN104282613B true CN104282613B (zh) 2017-08-25

Family

ID=52257381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310272054.9A Active CN104282613B (zh) 2013-07-02 2013-07-02 半导体制造方法

Country Status (1)

Country Link
CN (1) CN104282613B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
CN109065445B (zh) * 2018-07-13 2020-10-09 上海华力集成电路制造有限公司 金属栅极结构的制造方法
CN109686663A (zh) * 2018-12-27 2019-04-26 上海华力微电子有限公司 一种半导体结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667940A (en) * 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
CN1453638A (zh) * 2002-04-23 2003-11-05 惠普公司 制造用于纳米压印光刻的亚光刻尺寸线和间隔图案的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004691B1 (ko) * 2007-09-12 2011-01-04 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
US7919408B2 (en) * 2008-06-30 2011-04-05 Intel Corporation Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates
CN102446703A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 双重图形化方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667940A (en) * 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
CN1453638A (zh) * 2002-04-23 2003-11-05 惠普公司 制造用于纳米压印光刻的亚光刻尺寸线和间隔图案的方法

Also Published As

Publication number Publication date
CN104282613A (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
KR102250656B1 (ko) 반도체 소자의 패턴 형성 방법
KR100858877B1 (ko) 반도체 소자 제조 방법
JP2018530156A5 (zh)
CN104733322B (zh) 用于制造多栅器件的鳍的方法和用于制造鳍的芯结构
CN103715068A (zh) 半导体精细图案的形成方法
CN104282613B (zh) 半导体制造方法
CN110120335A (zh) 使用定向自组装的光刻工艺
CN104167348B (zh) 形成间隔物图案掩模的方法
US9564342B2 (en) Method for controlling etching in pitch doubling
CN112349588B (zh) 半导体结构的形成方法、晶体管
US20210159081A1 (en) Semiconductor structure and fabrication method thereof
CN112992669A (zh) 半导体结构及其形成方法
CN104425218B (zh) 半导体结构的双重图案工艺方法
US10943784B2 (en) Method for optimizing a critical dimension for double patterning for NAND flash
KR20090089497A (ko) 반도체 소자의 미세패턴 제조 방법
KR100727439B1 (ko) 금속 배선 형성 방법
CN103928304A (zh) 一种多晶硅上小尺寸图形结构的制备方法
US11557480B2 (en) Semiconductor structure and fabrication method thereof
CN109003894A (zh) 一种改善双重图形刻蚀芯模顶端圆角的工艺方法
CN110233097A (zh) 半导体器件的形成方法
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
CN109216163A (zh) 半导体器件的制造方法
CN103515193A (zh) 半导体器件精细图案的制作方法
CN112735947A (zh) 半导体结构及其形成方法
CN210607186U (zh) 半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant