CN112992669A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112992669A
CN112992669A CN201911298801.XA CN201911298801A CN112992669A CN 112992669 A CN112992669 A CN 112992669A CN 201911298801 A CN201911298801 A CN 201911298801A CN 112992669 A CN112992669 A CN 112992669A
Authority
CN
China
Prior art keywords
layer
side wall
core
sidewall
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911298801.XA
Other languages
English (en)
Other versions
CN112992669B (zh
Inventor
韩秋华
纪世良
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911298801.XA priority Critical patent/CN112992669B/zh
Priority to US16/861,744 priority patent/US11456174B2/en
Publication of CN112992669A publication Critical patent/CN112992669A/zh
Application granted granted Critical
Publication of CN112992669B publication Critical patent/CN112992669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供衬底；在衬底上形成多个分立的核心层，多个核心层之间的最小间距为第二间距，其他间距为第一间距；在具有第二间距的核心层之间形成第二侧墙层；去除第一侧墙层并保留第二侧墙层；在露出的核心层的侧壁上形成第三侧墙层；去除核心层以及第二侧墙层；以第三侧墙层为掩膜刻蚀衬底，形成目标图形。本发明实施例中，核心层和第二侧墙层用于定义第三侧墙层之间的间距，以垂直于核心层侧壁延伸方向为横向，根据工艺需要，改变核心层和第二侧墙层的横向尺寸，可以调整第三侧墙层之间的间距，从而更易形成多样的具有不均匀间距目标图形，进而有利于提高半导体结构的灵活性和普遍适用性。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
光刻(photolithography)技术是常用的一种图形化方法，是半导体制造工艺中最为关键的生产技术。随着半导体工艺节点的不断减小，自对准双重图形化(self-aligneddouble patterning，SADP)方法成为近年来受到青睐的一种图形化方法，该方法能够增加形成于衬底上的图形的密度，进一步缩小相邻两个图形的间距(pitch)，从而使光刻工艺克服光刻分辨率的极限。
随着图形特征尺寸(critical dimension，CD)的不断缩小，自对准四重图形化(self-aligned quadruple patterning，SAQP)方法应运而生。自对准双重图形化方法在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的两倍，即可以获得1/2最小间距(1/2pitch)，而自对准四重图形化方法在不改变目前光刻技术的前提下(即光刻窗口大小不变)，在衬底上所形成图形的密度是利用光刻工艺在衬底上所形成图形的密度的四倍，即可以获得1/4最小间距(1/4pitch)，从而可以极大地提高半导体集成电路的密度，缩小图形的特征尺寸，进而有利于器件性能的提高。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的灵活性和普遍适用性。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成多个分立的核心层，多个所述核心层之间的最小间距为第二间距，其他间距为第一间距；在所述核心层的侧壁上形成第一侧墙层，形成在具有第二间距的所述核心层之间的所述第一侧墙层融合在一起构成第二侧墙层；去除所述第一侧墙层并保留所述第二侧墙层；在露出的所述核心层的侧壁上形成第三侧墙层；去除所述核心层以及第二侧墙层；以所述第三侧墙层为掩膜刻蚀所述衬底，形成目标图形。
可选的，所述核心层包括中间核心层和位于所述中间核心层顶壁和侧壁的包覆层。
可选的，所述包覆层的厚度为2纳米至5纳米。
可选的，形成所述核心层的步骤包括：提供初始核心层；对所述初始核心层的侧壁以及顶壁进行氧化处理形成氧化层，所述氧化层作为包覆层，剩余的所述初始核心层作为中间核心层。
可选的，垂直于所述核心层侧壁延伸方向为横向；对所述初始核心层的侧壁以及顶壁进行氧化处理形成所述包覆层的步骤中，氧化1单位横向尺寸的所述初始核心层，形成1.1单位至1.3单位横向尺寸的所述包覆层。
可选的，所述氧化处理的工艺包括热氧化工艺或原位水蒸气氧化工艺。
可选的，所述包覆层的材料包括氧化硅。
可选的，去除所述核心层以及第二侧墙层的步骤包括：去除所述中间核心层顶壁的所述包覆层；去除所述中间核心层顶壁的所述包覆层后，采用干法刻蚀工艺去除所述中间核心层和第二侧墙层；去除所述中间核心层和第二侧墙层后，去除剩余的所述包覆层。
可选的，采用干法刻蚀工艺去除所述中间核心层和第二侧墙层的步骤中，采用的刻蚀气体包括NF3和H2。
可选的，形成所述第一侧墙层的步骤包括：在所述核心层以及所述核心层侧部的所述衬底上保形覆盖第一侧墙材料层，所述第一侧墙材料层厚度尺寸的两倍大于所述第二间距，且小于所述第一间距，其中，位于所述核心层侧壁上的所述第一侧墙材料层作为所述第一侧墙层；去除所述第一侧墙层并保留所述第二侧墙层的步骤包括：采用各向同性刻蚀工艺刻蚀所述第一侧墙材料层，去除位于具有第二间距的所述核心层之外的所述第一侧墙材料层。
可选的，所述各向同性刻蚀工艺包括湿法刻蚀工艺或者各向同性等离子刻蚀工艺。
可选的，在露出的所述核心层的侧壁上形成第三侧墙层的步骤包括：在所述核心层和第二侧墙，以及所述核心层和第二侧墙层之间的所述衬底上保形覆盖第三侧墙材料层；去除所述核心层和第二侧墙层顶壁，以及所述核心层之间所述衬底上的所述第三侧墙材料层，位于所述核心层侧壁上剩余的所述第三侧墙材料层作为所述第三侧墙层。
可选的，采用化学气相沉积工艺或者原子层沉积工艺，形成所述第三侧墙材料层。
可选的，所述中间核心层和所述第二侧墙层的材料均包括硅和无定形硅中的一种或两种。
可选的，所述第三侧墙层的材料包括氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
相应的，本发明实施例还提供一种半导体结构，包括：衬底；多个核心层，分立于所述衬底上，多个所述核心层之间的最小间距为第二间距，其他间距为第一间距；第二侧墙层，填充于具有第二间距的所述核心层之间；第三侧墙层，位于所述核心层的侧壁上。
可选的，所述核心层包括中间核心层和位于所述中间核心层顶壁和侧壁的包覆层。
可选的，所述包覆层的材料包括氧化硅。
可选的，所述中间核心层的材料为硅和无定形硅中的一种或两种。
可选的，所述第二侧墙层的材料为硅和无定形硅中的一种或两种。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例中，第三侧墙层为刻蚀掩膜，核心层和第二侧墙层用于定义第三侧墙层之间的间距，进而定义刻蚀掩膜的间距，本发明实施例垂直于所述核心层侧壁延伸方向为横向，根据工艺需要，改变核心层和第二侧墙层的横向尺寸，可以调整所述第三侧墙层之间的间距，以所述第三侧墙层为掩膜刻蚀所述衬底，从而更易形成多样的具有不均匀间距(Non-uniform pitch)目标图形，进而有利于提高半导体结构的灵活性和普遍适用性。
附图说明
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
图6至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1至图5，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1所示，提供基底1，所述基底1包括第一区域I和第二区域II，所述第一区域I的所述基底1用于形成目标图形，所述第二区域II中待形成的目标图形间的间距大于所述第一区域I中待形成的目标图形间的间距，所述基底1上形成有底部核心材料层2和位于所述底部核心材料层2上的顶部核心层3；在所述顶部核心层3以及所述顶部核心层3露出的所述底部核心材料层2上保形覆盖第一侧墙材料层4。
保形覆盖形成所述第一侧墙材料层4的过程中，当所述第一侧墙材料层4足够厚时，第二区域II中，所述顶部核心层3侧壁上的第一侧墙材料层4融合(merge)在一起。
如图2所示，去除所述顶部核心层3顶部以及所述第一区域I的所述基底1表面的所述第一侧墙材料层4，位于所述顶部核心层3侧壁上的剩余所述第一侧墙材料层4作为第一侧墙层5；形成所述第一侧墙层5后，去除所述顶部核心层3(如图1所示)。
如图3所示，以所述第一侧墙层5为掩膜刻蚀所述底部核心材料层2，形成底部核心层6；在所述底部核心层6以及所述底部核心层6露出的所述基底1上保形覆盖第二侧墙材料层(图中未示出)，去除所述底部核心层6顶部表面以及所述基底1表面的所述第二侧墙材料层，位于所述底部核心层6侧壁上的剩余所述第二侧墙材料层作为第二侧墙层7。
如图4所示，去除所述底部核心层6。
如图5所示，以所述第二侧墙层7(如图4所示)为掩膜刻蚀所述基底1，形成衬底8和位于所述衬底8上的目标图形9。
为了提高集成电路的集成度，同时提升器件的工作速度和降低功耗，将不均匀间距(Non-uniform pitch)的目标图形9运用到半导体结构中，且随着半导体结构的尺寸越来越小，以垂直于所述顶部核心层3侧壁延伸方向为横向，所述顶部核心层3和所述第一侧墙层5的横向尺寸越来越小，通过保形覆盖足够厚的所述第一侧墙材料层4将第二区域II中的所述第一侧墙材料层4融合在一起的方式，以形成工艺所需的不均匀间距的目标图形9变得越来越困难。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成多个分立的核心层，多个所述核心层之间的最小间距为第二间距，其他间距为第一间距；在所述核心层的侧壁上形成第一侧墙层，形成在具有第二间距的所述核心层之间的所述第一侧墙层融合在一起构成第二侧墙层；去除所述第一侧墙层并保留所述第二侧墙层；在露出的所述核心层的侧壁上形成第三侧墙层；去除所述核心层以及第二侧墙层；以所述第三侧墙层为掩膜刻蚀所述衬底，形成目标图形。
本发明实施例中，第三侧墙层为刻蚀掩膜，核心层和第二侧墙层用于定义第三侧墙层之间的间距，进而定义刻蚀掩膜的间距，本发明实施例垂直于所述核心层侧壁延伸方向为横向，根据工艺需要，改变核心层和第二侧墙层的横向尺寸，可以调整所述第三侧墙层之间的间距，以所述第三侧墙层为掩膜刻蚀所述衬底，从而更易形成多样的具有不均匀间距(Non-uniform pitch)目标图形，进而有利于提高半导体结构的灵活性和普遍适用性。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图6，提供衬底100。
所述衬底100为后续形成具有不均匀间距的目标图形提供工艺基础。
本实施例以形成的半导体结构为鳍式场效应晶体管(FinFET)为例，相应的，在后续过程中，所述衬底100用于形成鳍部。其他实施例中，在后续过程中，衬底还可以用于形成栅极结构。
本实施例中，所述衬底100的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、多晶硅、无定形硅、砷化镓或镓化铟。
本实施例中，提供衬底100后，所述半导体结构的形成方法还包括：在所述衬底100上形成核心材料层103，且还在所述核心材料层103上形成多个分立的核心掩膜层102。
所述核心材料层103为后续刻蚀形成核心层做准备。
具体的，所述核心材料层103的材料包括SiO2、SiON、SiOC、硅、无定形硅、SiN、无定形硅和金属氧化物中的一种或多种。本实施例中，所述核心材料层103的材料为无定形硅或硅。
所述核心掩膜层102作为刻蚀核心材料层103，形成核心层的刻蚀掩膜。
本实施例中，多个所述核心掩膜层102之间呈不等间距排列。相应的，后续形成过程中，根据不等间距的所述核心掩膜层102刻蚀核心材料层103，形成不等间距的初始核心层。
具体的，所述核心掩膜层102的材料包括SiO2、SiON、SiOC和金属氧化物中的一种或多种。本实施例中，所述核心掩膜层102的材料包括SiN，SiN是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成核心掩膜层102的工艺难度和工艺成本。
本实施例中，所述核心掩膜层102采用自对准双重图案化(Self Aligned DoublePatterning，SADP)形成，采用自对准双重图案化操作的具体步骤在此不再赘述。其他实施例中，所述核心掩膜层也可以是采用自对准四重图案化(self aligned quadruplepatterning，SAQP)操作形成；在另一些实施例中，所述核心掩膜层还可以是图形化形成的。
需要说明的是，所述提供衬底100后，形成所述核心材料层103之前，所述半导体结构的形成方法还包括：在所述衬底100上形成衬底掩膜材料层109。
在后续以所述核心掩膜层102为掩膜刻蚀所述核心材料层103，形成核心层的过程中，所述核心材料层103的被刻蚀速率大于所述衬底掩膜材料层109的被刻蚀速率，所述衬底掩膜材料层109顶部作为刻蚀停止位置。
具体的，所述衬底掩膜材料层109的材料包括SiO2、SiON、SiOC和金属氧化物中的一种或多种。本实施例中，所述衬底掩膜材料层109的材料包括SiON，SiON是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成衬底掩膜材料层109的工艺难度和工艺成本。
需要说明的是，提供所述核心材料层103后，形成所述核心掩膜层102前，所述半导体结构的形成方法还包括：在所述核心材料层103上形成刻蚀停止层101。
通过刻蚀工艺形成核心掩膜层102的过程中，所述核心掩膜层102的材料的被刻蚀速率大于所述刻蚀停止层101的被刻蚀速率，所述刻蚀停止层101的顶部起到刻蚀停止的作用，保护所述核心材料层103不易被误刻蚀。
具体的，所述刻蚀停止层101的材料包括SiO2、SiON、SiOC和金属氧化物中的一种或多种。本实施例中，所述刻蚀停止层101的材料包括SiON，SiON是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成刻蚀停止层101的工艺难度和工艺成本。
参考图7和图8，在所述衬底100上形成多个分立的核心层111(如图8所示)，多个所述核心层111之间的最小间距为第二间距，其他间距为第一间距。
后续形成在所述第二间距之间的所述第一侧墙层融合在一起构成第二侧墙层，所述核心层111之间的第二间距为后续形成第二侧墙层提供工艺空间。
所述第二间距的尺寸根据具体的工艺需求来设定。在所述衬底100表面上，以垂直于所述核心层111侧壁延伸方向为横向。若所述第二间距过大，相应的，形成在所述第二间距中的所述第二侧墙层的横向尺寸过大，易导致后续依据具有第二间距的所述核心层111形成的第三侧墙层之间的尺寸过大，相应的，会导致依据具有第二间距的所述核心层111形成的第三侧墙层的位置不满足设计需求。若所述第二间距过小，相应的，形成在所述第二间距中的第二侧墙层的横向尺寸过小，导致后续依据具有第二间距的所述核心层111形成的所述第三侧墙层之间的尺寸过小。本实施例中，所述第二间距的横向尺寸为20纳米50纳米，例如：25纳米，35纳米，45纳米等。
所述核心层111的横向尺寸根据具体的工艺需求来设定。若所述核心层111的横向尺寸过大，易导致后续依据具有第二间距的所述核心层111形成的第三侧墙层之间的尺寸过大；若所述核心层111的横向尺寸过小，易导致后续依据具有第二间距的所述核心层111形成的第三侧墙层之间的尺寸过小。本实施例中，所述核心层111的横向尺寸为15纳米至50纳米，例如：20纳米，30纳米，40纳米等。
本实施例中，所述核心层111包括中间核心层110和位于所述中间核心层110顶壁和侧壁的包覆层105。
形成所述核心层111的步骤包括：如图7所示，提供初始核心层104；如图8所示，对所述初始核心层104的侧壁以及顶壁进行氧化处理形成氧化层，所述氧化层作为包覆层105，剩余的所述初始核心层104作为中间核心层110。
所述包覆层105通过氧化形成，因此，所述初始核心层104侧壁上各处的所述包覆层105的厚度均一性较好，有利于提高包覆层105的形成质量。其他实施例中，还可以采用原子层沉积工艺(Atomic layer deposition，ALD)或者化学气相沉积工艺(Chemical VaporDeposition，CVD)形成所述包覆层。
本实施例中，提供初始核心层104的步骤包括：以所述核心掩膜层102为掩膜采用干法刻蚀工艺刻蚀所述核心材料层103，形成所述初始核心层104。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述初始核心层104的形貌满足工艺需求。且采用干法刻蚀工艺刻蚀所述核心材料层103的过程中，能够以衬底掩膜材料层109为刻蚀停止层。
具体的，所述氧化处理的工艺包括热氧化工艺或原位水蒸气氧化工艺(in-situgeneration of steam，ISSG)。本实施例中，采用原位水蒸气氧化工艺。通过选用原位水蒸气氧化工艺，有利于使得所述初始核心层104顶壁和侧壁的氧化速率的均一性较高，从而使得所述包覆层105具有较高的致密度和厚度均一性；而且，原位水蒸气氧化工艺的工艺温度通常较低(其工艺温度通常小于炉管工艺的工艺温度)，因此，有利于减少热应力，从而减小对衬底掩膜材料层109的损伤。
本实施例中，所述初始核心层104的材料包括硅和无定形硅中的一种或两种。相应的，所述对所述初始核心层104的侧壁和顶壁氧化形成的所述包覆层105的材料为氧化硅。
需要说明的是，垂直于所述核心层111侧壁延伸方向为横向，对所述初始核心层104的侧壁以及顶壁进行氧化处理形成所述包覆层105的步骤中，氧原子会进入所述初始核心层104的侧壁中，通常氧化1单位横向尺寸的所述初始核心层104，形成1.1单位至1.3单位横向尺寸的所述包覆层105。
若氧化1单位横向尺寸的所述初始核心层104，形成的所述包覆处105的横向尺寸小于1.1单位，会导致通过对所述初始核心层104进行氧化来增大所述核心层111的横向尺寸的效果不明显。若氧化1单位横向尺寸的所述初始核心层104，形成的所述包覆处105的横向尺寸大于1.3单位，会增大氧化处理的工艺难度，导致通过氧化处理形成包覆层105的难度过大，不利于提高所述包覆层105的形成效率。
后续在所述核心层111的侧壁上形成第三侧墙层；形成第三侧墙层后，半导体结构的形成方法还包括：去除第二侧墙层和核心层111。
本发明实施例中，通过对所述初始核心层104进行氧化，使得形成的核心层111的横向尺寸扩大，有利于微小调整后续形成在核心层111侧壁上的所述第三侧墙层之间的间距，有利于进一步，使得依据具有第二间距的所述核心层111形成的第三侧墙层更加符合工艺需求。
需要说明的是，所述包覆层105不宜过厚也不宜过薄。若所述包覆层105过厚，也就是说，对初始核心层104的侧壁和顶壁氧化的过程中，氧化了过多尺寸的初始核心层104的材料，所述核心层111的横向尺寸变得过大，易导致具有最小间距的所述中间核心层110侧壁上的包覆层105融合到一起，相应的具有较小间距的所述中间核心层110之间的所述包覆层105过厚，易导致后续去除所述较厚的包覆层105的工艺难度过大；另外，所述包覆层105的厚度过大，导致所述包覆层105的形成工艺难度较大。若所述包覆层105过薄，所述核心层110横向尺寸相比所述初始核心层104的横向尺寸扩大不明显，不能很好的调节后续形成在核心层111侧壁上的所述第三侧墙层之间的间距。本实施例中，所述包覆层105的厚度为2纳米至5纳米，例如：3纳米、4纳米等。
参考图9，在所述核心层110的侧壁上形成第一侧墙层106，形成在具有第二间距的所述核心层111之间的所述第一侧墙层106融合在一起构成第二侧墙层107。
所述第二侧墙层107，填充具有第二间距的所述核心层111之间的空间，使得后续形成第三侧墙层的过程中，第三侧墙层不易位于具有第二间距的所述核心层111之间。
所述第一侧墙层106的材料包括硅和无定形硅中的一种或两种。本实施例中，所述第一侧墙层106的材料与中间核心层110的材料相同，后续能够在一步中去除所述第二侧墙层107和中间核心层110，有利于简化后续半导体结构的形成工艺。
形成所述第一侧墙层106的步骤包括：在所述核心层111以及所述核心层111侧部的所述衬底100上保形覆盖第一侧墙材料层(图中未标示)，其中，位于所述核心层111侧壁上的所述第一侧墙材料层作为所述第一侧墙层106。
本实施例中，所述第一侧墙材料层厚度尺寸的两倍大于所述第二间距，且小于第一间距。使得所述第一侧墙层106能够填充具有第二间距的所述核心层111之间的空间。
本实施例中，采用原子层沉积工艺形成所述第一侧墙材料层。原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第一侧墙材料层的厚度均一性，使第一侧墙材料层的厚度能够保形覆盖在所述核心层111的侧壁、所述核心层111顶壁以及所述核心层111侧部的所述衬底100上；此外，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，相应提高了所述第一侧墙材料层的保形覆盖能力。在其他实施例中，还可以采用化学气相沉积工艺形成所述第一侧墙材料层。
参考图10，去除所述第一侧墙层106并保留所述第二侧墙层112。
去除所述第一侧墙层106并保留所述第二侧墙层112，为后续在未形成第二侧墙层107的所述核心层111的侧壁上形成第三侧墙层做准备。
去除所述第一侧墙层106并保留所述第二侧墙层107的步骤包括：采用各向同性刻蚀工艺刻蚀所述第一侧墙材料层，去除位于具有第二间距的所述核心层110之外的所述第一侧墙材料层。
需要说明的，在去除所述第一侧墙材料层的过程中，去除了所述第一侧墙层106。
具体的，所述各向同性刻蚀工艺包括采用湿法刻蚀工艺或者各向同性等离子刻蚀工艺。
本实施例中，采用湿法刻蚀工艺刻蚀所述第一侧墙材料层，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。采用低浓度的湿法刻蚀溶液还有利于控制去除的第一侧墙材料层的去除速率，能够在去除所述核心层111侧壁上的所述第一侧墙层106的情况下，减少对所述第二侧墙层107的损伤。
本实施例中，所述第一侧墙层106的材料包括硅或无定型硅的一种或两种，所述衬底掩膜材料层109的材料包括SiON，湿法刻蚀溶液为四甲基氢氧化铵(TMAH)溶液，四甲基氢氧化铵溶液对第一侧墙层106的刻蚀速率大于对衬底掩膜材料层109的刻蚀速率。
需要说明的是，其他实施例中，还可以采用各向同性等离子刻蚀工艺刻蚀所述第一侧墙材料层，在采用各向同性等离子刻蚀工艺刻蚀所述第一侧墙材料层的过程中，选用低偏置功率和高压强的工艺参数，腔室中的等离子体能够实现各向同性的刻蚀的效果。
需要说明的是，在去除所述第一侧墙层106的过程中，所述衬底掩膜材料层109能够保护所述衬底100。
参考图11，去除所述第一侧墙层106并保留所述第二侧墙层107后，在露出的所述核心层111的侧壁上形成第三侧墙层108。
在后续过程中，所述第三侧墙层108作为刻蚀衬底100的刻蚀掩膜，核心层111和第二侧墙层107用于定义第三侧墙层108之间的间距，进而定义刻蚀掩膜的间距，本发明实施例以垂直于所述核心层111侧壁延伸方向为横向，根据工艺需要，改变核心层111和第二侧墙层107的横向尺寸，可以调整所述第三侧墙层108之间的间距，以所述第三侧墙层108为掩膜刻蚀所述衬底100，从而更易形成多样的具有不均匀间距(Non-uniform pitch)目标图形，进而有利于提高半导体结构的灵活性和普遍适用性。
在后续去除所述核心层111和第二侧墙层107的过程中，所述第三侧墙层108的被刻蚀速率小于所述核心层111和第二侧墙层107的被刻蚀速率。
本实施例中，所述核心层111和第二侧墙层107的材料均包括硅和无定型硅中的一种或两种，相应的，所述第三侧墙层108的材料包括氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
形成所述第三侧墙层108的步骤包括：在所述核心层111和第二侧墙层107，以及所述核心层111和第二侧墙层107之间的所述衬底100上保形覆盖第三侧墙材料层(图中未示出)；去除所述核心层111和第二侧墙层107顶壁，以及所述核心层111和第二侧墙层107之间所述衬底100上的所述第三侧墙材料层，位于所述核心层111侧壁上剩余的所述第三侧墙材料层作为所述第三侧墙层108。
本实施例中，采用原子层沉积工艺形成所述第三侧墙材料层。原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第三侧墙材料层的厚度均一性、间隙填充性能和阶梯覆盖性，提高了所述第三侧墙材料层的保形覆盖能力，使第三侧墙材料层的能够保形覆盖在所述核心层111侧壁、第二侧墙层和核心层111的顶壁，以及核心层111和第二侧墙层107侧部的所述衬底100。在其他实施例中，还可以采用化学气相沉积工艺形成所述第三侧墙材料层。
本实施例中，采用干法刻蚀工艺去除所述核心层111和第二侧墙层107顶壁，以及所述核心层111之间所述衬底100上的所述第三侧墙材料层。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，在去除所述第二侧墙层107和核心层111的顶壁以及所述衬底100上的所述第三侧墙材料层的同时，对所述核心层111侧壁上的所述第三侧墙材料层的损伤较小，使得形成的第三侧墙层108具有较好的形貌质量。
在所述衬底100表面上，以垂直于所述核心层111侧壁延伸方向为横向，所述第三侧墙层108的横向尺寸根据实际的工艺需求进行设定。若所述第三侧墙层108的横向尺寸过大，易导致后续以所述第三侧墙层108为掩膜刻蚀所述衬底100形成的目标图形的横向尺寸过大。若所述第三侧墙层108的横向尺寸过大，易导致后续以所述第三侧墙层108为掩膜刻蚀所述衬底100形成的目标图形的横向尺寸过小。本实施例中，所述第三侧墙层108的横向尺寸为4纳米至30纳米，例如：5纳米，10纳米，20纳米等。
参考图12至图15，形成所述第三侧墙层108后，去除所述核心层111以及第二侧墙层107。
去除所述核心层111以及第二侧墙层107，为后续以所述第三侧墙层108为掩膜刻蚀所述衬底100，形成目标图形做准备。
具体的，去除所述核心层111以及第二侧墙层107的步骤包括：
如图12所示，去除所述中间核心层110顶壁的所述包覆层105。
去除所述中间核心层110顶壁的所述包覆层105，露出所述中间核心层110，为后续在一步中去除所述中间核心层110和第二侧墙层107做准备。
本实施例中，采用干法刻蚀工艺去除所述中间核心层110顶壁的所述包覆层105。干法刻蚀工艺具有各向异性刻蚀特性，能够在去除所述中间核心层110顶壁的所述包覆层105的步骤中，横向上减少对所述第三侧墙层108侧壁的损伤。其他实施例中，还可以采用湿法刻蚀溶液去除所述中间核心层顶壁的所述包覆层。
本实施例中，所述包覆层105的材料为氧化硅，相应的，去除所述中间核心层110顶壁的所述包覆层105的刻蚀气体包括氟化氢气体。
如图13所示，去除所述中间核心层110顶壁的所述包覆层105后，采用干法刻蚀工艺去除所述中间核心层110和第二侧墙层107。
通常所述中间核心层110和第二侧墙层107的横向尺寸大于所述包覆层105的厚度，采用干法刻蚀的过程中，所述中间核心层110和第二侧墙层107在所述衬底100上的投影面积大于所述包覆层105在所述衬底上的投影面积，因此先去除所述中间核心层110和第二侧墙层107的难度小于先去除剩余的所述包覆层105的难度。
本实施例中，采用干法刻蚀工艺去除所述中间核心层110和第二侧墙层107。前续中，所述中间核心层110顶壁的所述包覆层105也是采用干法刻蚀工艺去除的，因此去除所述中间核心层110和第二侧墙层107，以及中间核心层110顶壁的所述包覆层105，可以在同一反应腔室中，通过更换刻蚀气体来进行，能够简化了工艺步骤。
本实施例中，所述中间核心层110和第二侧墙层107的材料包括硅和无定形硅中的一种或两种，相应的所述采用干法刻蚀工艺去除所述中间核心层和第二侧墙层的步骤中，采用的刻蚀气体包括NF3和H2。
需要说明的是，去除所述中间核心层110和第二侧墙层107的过程中，剩余的所述包覆层105也受到刻蚀，且通常原先所述第二侧墙层107侧壁上的所述包覆层105的受损程度大于所述第三侧墙层108侧壁上的所述包覆层105的受损程度。
如图14和图15所示，去除所述中间核心层110和第二侧墙层107后，去除剩余的所述包覆层105。
去除剩余的所述包覆层105，为后续以所述第三侧墙层108为掩膜刻蚀所述衬底100，形成目标图形做准备。
本实施例中，采用湿法刻蚀工艺去除剩余的所述包覆层105。具体的所述湿法刻蚀溶液为氟化氢溶液。
需要说明的是，所述第二侧墙层107(如图12所示)侧壁上的所述包覆层105最先被去除，所述第三侧墙层108侧壁上的所述包覆层105被后去除。
参考图16，去除所述核心层111以及第二侧墙层107后，以所述第三侧墙层108为掩膜刻蚀所述衬底100，形成目标图形113。
需要说明的是，以所述第三侧墙层108为掩膜刻蚀所述衬底100，形成目标图形113的过程中，所述第三侧墙层108还刻蚀所述衬底掩膜材料层109，形成衬底掩膜层(图中未示出)。
本实施例中，以所述第三侧墙层108为掩膜采用干法刻蚀所述衬底100，形成目标图形113。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述目标图形113的形貌满足工艺需求，且还有利于提高所述衬底100的去除效率；采用干法刻蚀工艺刻蚀所述衬底100，有利于精确控制所述目标图形113的高度，且通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀各膜层，简化了工艺步骤。
相应的，本发明实施例还提供一种半导体结构。参考图11，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：衬底100；多个核心层111，分立于所述衬底100上，多个所述核心层111之间的最小间距为第二间距，其他间距为第一间距；第二侧墙层107，填充于具有第二间距的所述核心层111之间；第三侧墙层108，位于所述核心层111的侧壁上。
本发明实施例所提供的半导体结构中，第三侧墙层108为后续刻蚀衬底100的刻蚀掩膜，核心层111和第二侧墙层107用于定义第三侧墙层108之间的间距，进而定义刻蚀掩膜的间距，以垂直于所述核心层111侧壁延伸方向为横向，根据工艺需要，改变核心层111和第二侧墙层107的横向尺寸，可以调整所述第三侧墙层108之间的间距，后续去除所述核心层111和所述第二侧墙层107后，以所述第三侧墙层108为掩膜刻蚀所述衬底100，易形成多样的具有不均匀间距目标图形，进而有利于提高半导体结构的灵活性和普遍适用性。
所述衬底100为后续形成具有不均匀间距的目标图形提供工艺基础。
本实施例以形成的半导体结构为鳍式场效应晶体管(FinFET)为例，相应的，在后续过程中，所述衬底100用于形成鳍部。其他实施例中，在后续过程中，衬底还可以用于形成栅极结构。
本实施例中，所述衬底100的材料为硅。在其他实施例中，衬底的材料还可以为锗、碳化硅、多晶硅、无定形硅、砷化镓或镓化铟。
本实施例中，所述第二侧墙层107侧壁与所述核心层111的侧壁接触，也就是所述第二间距与所述第二侧墙层107的横向尺寸相等。
所述核心层111和第二侧墙层107用于定义所述核心层111侧壁上的所述第三侧墙层108之间的间距。
需要说明的是，所述第二间距的尺寸根据具体的工艺需求来设定。在所述衬底100表面上，以垂直于所述核心层111侧壁延伸方向为横向。若所述第二间距过大，相应的，所述第二侧墙层的横向尺寸过大，易导致具有第二间距的所述核心层111侧壁上的第三侧墙层108之间的尺寸过大，相应的，会导致依据具有第二间距的所述核心层111形成的第三侧墙层108的位置不满足设计需求。若所述第二间距过小，相应的，第二侧墙层107的横向尺寸过小，易导致具有第二间距的所述核心层111侧壁上的所述第三侧墙层108之间的尺寸过小。本实施例中，所述第二间距的横向尺寸为20纳米50纳米，例如：25纳米，35纳米，45纳米等。
所述核心层111的横向尺寸根据具体的工艺需求来设定。若所述核心层111的横向尺寸过大，易导致具有第二间距的所述核心层111侧壁上的第三侧墙层108之间的尺寸过大；若所述核心层111的横向尺寸过小，易导致具有第二间距的所述核心层111侧壁上的第三侧墙层108之间的尺寸过小。本实施例中，所述核心层111的横向尺寸为15纳米至50纳米，例如：20纳米，30纳米，40纳米等。
本实施例中，所述核心层111包括中间核心层110和位于所述中间核心层110顶壁和侧壁的包覆层105。
具体的，所述中间核心层110的材料包括SiO2、SiON、SiOC、硅、无定形硅、SiN、无定形硅和金属氧化物中的一种或多种。本实施例中，所述中间核心层110的材料包括硅和无定形硅中的一种或两种。
本发明实施例中，所述包覆层105是通过对所述初始核心层104(如图7所示)进行氧化处理形成的。对所述初始核心104进行氧化处理形成核心层111的过程中，氧原子会进入所述初始核心层104的侧壁中，因此所述核心层111的横向尺寸大于所述初始核心层104。
所述包覆层105通过氧化形成，因此，所述初始核心层104侧壁上各处的所述包覆层105的厚度均一性较好，有利于提高包覆层105的形成质量。
通过对所述初始核心层104进行氧化，使得形成的核心层111的横向尺寸扩大，有利于微小调整形成在核心层111侧壁上的所述第三侧墙层108之间的间距，有利于进一步，使得依据具有第二间距的所述核心层111形成的第三侧墙层108更加符合工艺需求
所述包覆层105的材料为氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成包覆层105的工艺难度和工艺成本。
需要说明的是，所述包覆层105不宜过厚也不宜过薄。若所述包覆层105过厚，会过多的占据第二侧墙层107的横向空间，且在后续去除所述中间核心层110顶部的所述包覆层105，以及所述中间核心层110以及第二侧墙层107的过程中，易导致去除所述较厚的包覆层105的工艺难度过大；另外，若所述包覆层105的厚度过大，导致所述包覆层105的形成工艺难度较大。若所述包覆层105过薄，所述核心层110横向尺寸相比所述初始核心层104的横向尺寸扩大不明显。本实施例中，所述包覆层105的厚度为2纳米至5纳米，例如：3纳米、4纳米等。
所述第二侧墙层107的材料包括硅和无定形硅中的一种或两种。本实施例中，所述第二侧墙层107的材料与中间核心层110的材料相同，后续能够在一步中去除所述第二侧墙层107和中间核心层110，有利于简化后续半导体结构的形成工艺。
所述第三侧墙层108作为刻蚀衬底100，形成目标图形的刻蚀掩膜。
在后续去除所述核心层111和第二侧墙层107的过程中，所述第三侧墙层108的被刻蚀速率小于所述核心层111和第二侧墙层107的被刻蚀速率。
本实施例中，所述核心层111和第二侧墙层107的材料均包括硅和无定型硅中的一种或两种，相应的，所述第三侧墙层108的材料包括氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
在所述衬底100表面上，以垂直于所述核心层111侧壁延伸方向为横向，所述第三侧墙层108的横向尺寸根据实际的工艺需求进行设定。若所述第三侧墙层108的横向尺寸过大，易导致后续以所述第三侧墙层108为掩膜刻蚀所述衬底100形成的目标图形的横向尺寸过大。若所述第三侧墙层108的横向尺寸过大，易导致后续以所述第三侧墙层108为掩膜刻蚀所述衬底100形成的目标图形的横向尺寸过小。本实施例中，所述第三侧墙层108的横向尺寸为4纳米至30纳米，例如：5纳米，10纳米，20纳米等。
需要说明的是，所述半导体结构包括：衬底掩膜材料层109，位于所述衬底100和所述核心材料层103之间。
在后续去除所述核心层111和第二侧墙层107的过程中，所述衬底掩膜材料层109作为刻蚀停止层，所述衬底掩膜材料层109能够保护所述衬底100。
具体的，所述衬底掩膜材料层109的材料包括SiO2、SiON、SiOC和金属氧化物中的一种或多种。本实施例中，所述衬底掩膜材料层109的材料包括SiON，SiON是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成衬底掩膜材料层109的工艺难度和工艺成本。
本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成多个分立的核心层，多个所述核心层之间的最小间距为第二间距，其他间距为第一间距；
在所述核心层的侧壁上形成第一侧墙层，形成在具有第二间距的所述核心层之间的所述第一侧墙层融合在一起构成第二侧墙层；
去除所述第一侧墙层并保留所述第二侧墙层；
在露出的所述核心层的侧壁上形成第三侧墙层；
去除所述核心层以及第二侧墙层；
以所述第三侧墙层为掩膜刻蚀所述衬底，形成目标图形。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述核心层包括中间核心层和位于所述中间核心层顶壁和侧壁的包覆层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述包覆层的厚度为2纳米至5纳米。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述核心层的步骤包括：
提供初始核心层；
对所述初始核心层的侧壁以及顶壁进行氧化处理形成氧化层，所述氧化层作为包覆层，剩余的所述初始核心层作为中间核心层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，垂直于所述核心层侧壁延伸方向为横向；
对所述初始核心层的侧壁以及顶壁进行氧化处理形成所述包覆层的步骤中，氧化1单位横向尺寸的所述初始核心层，形成1.1单位至1.3单位横向尺寸的所述包覆层。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述氧化处理的工艺包括热氧化工艺或原位水蒸气氧化工艺。
7.如权利要求4所述的半导体结构的形成方法，其特征在于，所述包覆层的材料包括氧化硅。
8.如权利要求4所述的半导体结构的形成方法，其特征在于，去除所述核心层以及第二侧墙层的步骤包括：去除所述中间核心层顶壁的所述包覆层；去除所述中间核心层顶壁的所述包覆层后，采用干法刻蚀工艺去除所述中间核心层和第二侧墙层；
去除所述中间核心层和第二侧墙层后，去除剩余的所述包覆层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除所述中间核心层和第二侧墙层的步骤中，采用的刻蚀气体包括NF3和H2。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙层的步骤包括：在所述核心层以及所述核心层侧部的所述衬底上保形覆盖第一侧墙材料层，所述第一侧墙材料层厚度尺寸的两倍大于所述第二间距，且小于所述第一间距，其中，位于所述核心层侧壁上的所述第一侧墙材料层作为所述第一侧墙层；
去除所述第一侧墙层并保留所述第二侧墙层的步骤包括：采用各向同性刻蚀工艺刻蚀所述第一侧墙材料层，去除位于具有第二间距的所述核心层之外的所述第一侧墙材料层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述各向同性刻蚀工艺包括湿法刻蚀工艺或者各向同性等离子刻蚀工艺。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，在露出的所述核心层的侧壁上形成第三侧墙层的步骤包括：在所述核心层和第二侧墙，以及所述核心层和第二侧墙层之间的所述衬底上保形覆盖第三侧墙材料层；去除所述核心层和第二侧墙层顶壁，以及所述核心层之间所述衬底上的所述第三侧墙材料层，位于所述核心层侧壁上剩余的所述第三侧墙材料层作为所述第三侧墙层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺或者原子层沉积工艺，形成所述第三侧墙材料层。
14.如权利要求2所述的半导体结构的形成方法，其特征在于，所述中间核心层和所述第二侧墙层的材料均包括硅和无定形硅中的一种或两种。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第三侧墙层的材料包括氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
16.一种半导体结构，其特征在于，包括：
衬底；
多个核心层，分立于所述衬底上，多个所述核心层之间的最小间距为第二间距，其他间距为第一间距；
第二侧墙层，填充于具有第二间距的所述核心层之间；
第三侧墙层，位于所述核心层的侧壁上。
17.如权利要求16所述的半导体结构，其特征在于，所述核心层包括中间核心层和位于所述中间核心层顶壁和侧壁的包覆层。
18.如权利要求17所述的半导体结构，其特征在于，所述包覆层的材料包括氧化硅。
19.如权利要求17所述的半导体结构，其特征在于，所述中间核心层的材料为硅和无定形硅中的一种或两种。
20.如权利要求16所述的半导体结构，其特征在于，所述第二侧墙层的材料为硅和无定形硅中的一种或两种。
CN201911298801.XA 2019-12-17 2019-12-17 半导体结构及其形成方法 Active CN112992669B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911298801.XA CN112992669B (zh) 2019-12-17 2019-12-17 半导体结构及其形成方法
US16/861,744 US11456174B2 (en) 2019-12-17 2020-04-29 Semiconductor structure and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911298801.XA CN112992669B (zh) 2019-12-17 2019-12-17 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112992669A true CN112992669A (zh) 2021-06-18
CN112992669B CN112992669B (zh) 2024-04-26

Family

ID=76318331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911298801.XA Active CN112992669B (zh) 2019-12-17 2019-12-17 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11456174B2 (zh)
CN (1) CN112992669B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023040261A1 (zh) * 2021-09-16 2023-03-23 长鑫存储技术有限公司 硬掩膜的制作方法、图形的制作方法及半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839769A (zh) * 2012-11-20 2014-06-04 华邦电子股份有限公司 形成图案的方法
CN104051340A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种采用应力接近技术的晶体管的制作方法
US20150243503A1 (en) * 2014-02-25 2015-08-27 International Business Machines Corporation Stacked sidewall patterning
US20160071771A1 (en) * 2014-09-04 2016-03-10 International Business Machines Corporation Self-aligned quadruple patterning process
CN107731666A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 双重图形化的方法
CN112309838A (zh) * 2019-07-31 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573520B2 (en) * 2018-06-12 2020-02-25 International Business Machines Corporation Multiple patterning scheme integration with planarized cut patterning

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839769A (zh) * 2012-11-20 2014-06-04 华邦电子股份有限公司 形成图案的方法
CN104051340A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种采用应力接近技术的晶体管的制作方法
US20150243503A1 (en) * 2014-02-25 2015-08-27 International Business Machines Corporation Stacked sidewall patterning
US20160071771A1 (en) * 2014-09-04 2016-03-10 International Business Machines Corporation Self-aligned quadruple patterning process
CN107731666A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 双重图形化的方法
CN112309838A (zh) * 2019-07-31 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023040261A1 (zh) * 2021-09-16 2023-03-23 长鑫存储技术有限公司 硬掩膜的制作方法、图形的制作方法及半导体结构

Also Published As

Publication number Publication date
US20210183655A1 (en) 2021-06-17
CN112992669B (zh) 2024-04-26
US11456174B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
KR100734464B1 (ko) 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
US8618000B2 (en) Selective wet etching of hafnium aluminum oxide films
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
CN108574010B (zh) 半导体结构及其形成方法
CN103346119A (zh) 一种减小铜互连沟槽关键尺寸的方法
CN112349588B (zh) 半导体结构的形成方法、晶体管
TWI643277B (zh) 自對準接觸結構及其形成方法
CN109559978B (zh) 半导体结构及其形成方法
CN112992669B (zh) 半导体结构及其形成方法
CN106952865A (zh) 半导体结构及其形成方法
CN112951720B (zh) 半导体结构的形成方法、半导体器件
US10957550B2 (en) Semiconductor structure and formation method thereof
CN114334619A (zh) 半导体结构的形成方法
US20080081446A1 (en) Method for fabricating semiconductor device
CN110690117B (zh) 半导体结构及其形成方法
KR100843239B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
WO2022088733A1 (zh) 半导体结构的形成方法
TW201308418A (zh) 半導體裝置及其製造方法
CN110349908B (zh) 自对准接触结构及其形成方法
CN112735947A (zh) 半导体结构及其形成方法
CN112908836B (zh) 半导体结构及其形成方法
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
US20210320007A1 (en) Semiconductor structure and fabrication method thereof
KR100838392B1 (ko) 반도체소자의 자기정렬콘택 식각 방법
CN114334817A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant