CN104051340A - 一种采用应力接近技术的晶体管的制作方法 - Google Patents
一种采用应力接近技术的晶体管的制作方法 Download PDFInfo
- Publication number
- CN104051340A CN104051340A CN201310080080.1A CN201310080080A CN104051340A CN 104051340 A CN104051340 A CN 104051340A CN 201310080080 A CN201310080080 A CN 201310080080A CN 104051340 A CN104051340 A CN 104051340A
- Authority
- CN
- China
- Prior art keywords
- sin
- technology
- spin
- side wall
- polysilicon gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 40
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 23
- 238000001039 wet etching Methods 0.000 claims abstract description 19
- 230000007797 corrosion Effects 0.000 claims abstract description 10
- 238000005260 corrosion Methods 0.000 claims abstract description 10
- 238000004528 spin coating Methods 0.000 claims abstract description 10
- 210000001951 dura mater Anatomy 0.000 claims description 52
- 238000013459 approach Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 10
- 238000009776 industrial production Methods 0.000 abstract description 3
- 230000009467 reduction Effects 0.000 abstract description 3
- 239000011247 coating layer Substances 0.000 abstract 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- -1 and meanwhile Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Abstract
本发明提供一种采用应力接近技术的晶体管的制作方法，包括：形成第一结构的晶体管，至少包括一个具有源区、漏区、多晶硅栅、以及金属硅化物的NMOS和一个具有源区、漏区、多晶硅栅、以及金属硅化物、且源、漏区为SiGe填充层的PMOS；其中，多晶硅栅的侧壁依次结合有SiN偏墙、SiO2侧墙及SiN侧墙，上表面结合有SiN硬膜；于晶体管表面形成覆盖上述结构的旋涂层；干法回刻旋涂层直至露出SiN硬膜；采用湿法腐蚀法去除SiN硬膜和全部或部分侧墙；然后去除所述旋涂层。本发明采用旋涂层在湿法刻蚀时保护晶体管结构，在完全去除SiN硬膜的同时避免了金属硅化物、SiGe填充层等被腐蚀而导致晶体管性能的降低。本发明工艺简单，可以有效提高晶体管的性能和良率，适用于工业生产。
Description
技术领域
本发明属于半导体领域，特别是涉及一种采用应力接近技术的晶体管的制作方法。
背景技术
根据国际半导体技术发展蓝图(international technology roadmap for semiconductor，ITRS)，CMOS技术将于2009年进入32nm技术节点.然而,在CMOS逻辑器件从45nm向32nm节点按比例缩小的过程中却遇到了很多难题。为了跨越尺寸缩小所带来的这些障碍，要求把最先进的工艺技术整合到产品制造过程中。根据现有的发展趋势，可能被引入到32nm节点的新的技术应用，涉及如下几个方面：浸入式光刻的延伸技术、迁移率增强衬底技术、金属栅/高介电常数栅介质(metal/high-k，MHK)栅结构、超浅结(ultra-shallow junction，USJ)以及其他应变增强工程的方法，包括应力邻近效应(stress proximity effect，SPT)、双重应力衬里技术(dualstress liner，DSL)、应变记忆技术(stress memorization technique，SMT)、STI和PMD的高深宽比工艺(high aspect ratio process，HARP)、采用选择外延生长(selective epitaxial growth，SEG)的嵌入SiGe(pFET)和SiC(nFET)源漏技术、中端(middle of line，MOL)和后端工艺(back-end of line，BEOL)中的金属化以及超低k介质(ultra low-k，ULK)集成等。
对于45nm节点以下的先进技术，应力工程是性能增强的最重要的项目之一。应力接近技术（SPT），可以通过对NMOS沟道添加应力达到提高晶体管性能的目的。
然而，现有的应力接近技术，在制作过程中的结构如图1所示，该晶体管包括一个NMOS和一个PMOS，多晶硅栅侧壁具有SiN偏墙、SiO2侧墙及SiN侧墙，表面具有一层较厚的SiN硬膜，NMOS及PMOS的源漏区表面具有金属硅化物、PMOS的源漏区为SiGe填充层，PMOS与NMOS之间具有隔离沟道。应力接近技术需要去除所述SiN侧墙以及SiN硬膜，通常的方法有干法刻蚀和湿法腐蚀两种。
由于所述SiN硬膜必须完全去除，但是，由于SiN硬膜的厚度较大，很难通过化学机械抛光法CMP工艺去除，如图5～图6所示，因而，SiN硬膜的去除工艺一般为干法刻蚀或湿法腐蚀工艺两种。采用干法刻蚀去除时可能出现两种问题，第一种是，干法刻蚀的量不足导致所述SiN硬膜没被完全去除，这会大大增加后续工艺的难度,均匀性和稳定性，增加工艺成本，如图2所示；第二种是，干法刻蚀的量足够或者过量，此时，会对所述金属硅化物造成损伤，同时，多晶硅栅也可能被刻蚀掉一部分，这样会影响晶体管的性能，降低产品的良率，如图3所示。采用湿法腐蚀出现的问题跟干法刻蚀相似，进一步的是，湿法腐蚀过量可 能会导致PMOS管中的SiGe层被腐蚀，导致晶体管失效，如图4所示。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种采用应力接近技术的晶体管的制作方法，用于解决现有技术中SiN硬膜不能被完全去除或在完全去除时会造成晶体管其它部件被损伤的问题。
为实现上述目的及其他相关目的，本发明提供一种采用应力接近技术的晶体管的制作方法，所述制作方法至少包括以下步骤：
1）形成第一结构的晶体管，至少包括一个NMOS和一个PMOS，所述NMOS包括源区、漏区、多晶硅栅、以及形成于所述源、漏区表面的金属硅化物；所述PMOS包括源区、漏区、多晶硅栅、以及形成于所述源、漏区表面的金属硅化物，所述PMOS的源、漏区为SiGe填充层；其中，所述多晶硅栅的侧壁依次结合有SiN偏墙、SiO2侧墙及SiN侧墙，表面结合有SiN硬膜；
2）于所述第一结构的晶体管表面形成覆盖所述多晶硅栅和半导体衬底的旋涂层；
3）干法回刻所述旋涂层直至露出所述多晶硅栅SiN硬膜，使此时所述旋涂层的高度高于、类似于或者略低于SiN硬膜高度；
4）采用湿法腐蚀法去除所述SiN硬膜和全部或部分侧墙；
5）去除所述旋涂层。
作为本发明的采用应力接近技术的晶体管的制作方法的一种优选方案，还包括以下步骤：
6）于晶体管表面依次形成层间电介质SiN层及SiO2层；
7）采用化学机械抛光法进行抛光，直至露出所述多晶硅栅。
作为本发明的采用应力接近技术的晶体管的制作方法的一种优选方案，步骤1）包括以下步骤：
1-1）提供一硅衬底，于所述硅衬底中形成浅沟道隔离区，并于浅沟道隔离区两侧分别形成N阱和P阱；
1-2）制作多晶硅栅，并于其表面形成SiN硬膜，于其侧壁形成SiN偏墙并采用离子注入工艺形成轻离子注入的NMOS和PMOS的源漏区；
1-3）于N阱的多晶硅栅两侧形成凹槽，并于所述凹槽内形成SiGe填充层；
1-4）于所述多晶硅栅侧壁形成SiO2侧墙及SiN侧墙，并采用离子注入工艺形成重离子注入的NMOS和PMOS的源漏区；
1-5）于所述NMOS及PMOS的源、漏区表面形成金属硅化物。
作为本发明的采用应力接近技术的晶体管的制作方法的一种优选方案，所述金属硅化物包括硅化镍、硅化钴、硅化钛、硅化钨、硅化钽中的一种。
作为本发明的采用应力接近技术的晶体管的制作方法的一种优选方案，步骤3）中，干法回刻后所述旋涂层的表面为平直面。
作为本发明的采用应力接近技术的晶体管的制作方法的一种优选方案，步骤3）中，干法回刻对所述SiN硬膜的刻蚀速率应大于或类似于对所述旋涂层的腐蚀速率。
作为本发明的采用应力接近技术的晶体管的制作方法的一种优选方案，步骤4）中，去除所述SiN硬膜的同时完全去除或部分去除所述SiN侧墙。
作为本发明的采用应力接近技术的晶体管的制作方法的一种优选方案，步骤4）中，湿法腐蚀对所述SiN硬膜的腐蚀速率远大于对所述旋涂层的腐蚀速率。
作为本发明的采用应力接近技术的晶体管的制作方法的一种优选方案，所述旋涂层为无机多晶硅抗反射旋涂覆盖层或有机旋涂覆盖层。
作为本发明的采用应力接近技术的晶体管的制作方法的一种优选方案，采用的湿法腐蚀液为H3PO4。
作为本发明的采用应力接近技术的晶体管的制作方法的一种优选方案，步骤2）中，所述旋涂层的厚度为120～250nm。
如上所述，本发明提供一种采用应力接近技术的晶体管的制作方法，包括：形成第一结构的晶体管，至少包括一个NMOS和一个PMOS，所述NMOS包括源区、漏区、多晶硅栅、以及金属硅化物；所述PMOS包括源区、漏区、多晶硅栅、以及金属硅化物，所述PMOS的源、漏区为SiGe填充层；其中，所述多晶硅栅的侧壁依次结合有SiN偏墙、SiO2侧墙及SiN侧墙，表面结合有SiN硬膜；于晶体管表面形成覆盖所述多晶硅栅和半导体衬底的旋涂层；干法回刻旋涂层直至露出SiN硬膜；采用湿法腐蚀法去除所述SiN硬膜和全部或部分侧墙；然后去除所述旋涂层。本发明采用旋涂层保护晶体管结构的SiGe填充层和金属硅化物源漏衬底，在完全去除SiN硬膜的同时避免了金属硅化物、SiGe填充层等被腐蚀而导致晶体管性能的降低。本发明工艺简单，可以有效提高晶体管的性能和良率，适用于工业生产。
附图说明
图1显示为第一结构晶体管的结构示意图。
图2显示为现有技术中干法刻蚀或湿法腐蚀量不足时，多晶硅栅表面的SiN硬膜没被完全去掉的示意图。
图3显示为现有技术中干法刻蚀过量时，多晶硅栅表面的SiN硬膜被完全去掉，但造成 金属硅化物被刻蚀的示意图。
图4显示为现有技术中湿法腐蚀过量时，多晶硅栅表面的SiN硬膜被完全去掉，但造成金属硅化物及SiGe填充层被腐蚀的示意图。
图5～图6显示为现有技术中SiN硬膜在CMP工艺中难以完全去除示意图，因此，在工艺过程中，必须通过其他的工艺先将其去除，方可进行后续的工艺。
图7～图13显示为本发明的采用应力接近技术的晶体管的制作方法各步骤所呈现的结构示意图。
元件标号说明
101 SiN硬膜
102 SiN偏墙
103 SiO2侧墙
104 SiN侧墙
105 金属硅化物
106 浅沟道隔离区
107 SiGe填充层
108 多晶硅栅
109 旋涂层
110 SiN层
111 SiO2层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图7～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图7～图13所示，本实施例提供一种采用应力接近技术的晶体管的制作方法，所述制 作方法至少包括以下步骤：
如图7所示，首先进行步骤1），形成第一结构的晶体管，至少包括一个NMOS和一个PMOS，所述NMOS包括源区、漏区、多晶硅栅108、以及形成于所述源、漏区表面的金属硅化物105；所述PMOS包括源区、漏区、多晶硅栅108、以及形成于所述源、漏区表面的金属硅化物105，所述PMOS的源、漏区为SiGe填充层107；其中，所述多晶硅栅108的侧壁依次结合有SiN偏墙102、SiO2侧墙103及SiN侧墙104，表面结合有SiN硬膜101。
在本实施例中，包括以下步骤：
首先进行步骤1-1），提供一硅衬底，于所述硅衬底中形成浅沟道隔离区106，并于浅沟道隔离区106两侧分别形成N阱和P阱。
作为示例，首先于所述硅衬底中刻蚀出一个浅沟槽，然后于该前沟槽内填充SiO2形成所述浅沟道隔离区106。然后通过掩膜技术和离子注入技术分别于所述浅沟道隔离区106两侧形成P阱和N阱。
然后进行步骤1-2），制作多晶硅栅108，并于其表面形成SiN硬膜101，于其侧壁形成SiN偏墙102，并以多晶硅栅108和SiN偏墙102为掩模，采用离子注入工艺形成轻离子注入的NMOS和PMOS的源漏区。
作为示例，首先于所述硅衬底表面依次形成栅氧层和多晶硅层，然后通过光刻技术形成多个多晶硅栅108，然后于其侧壁形成SiN偏墙102。
接着进行步骤1-3），于N阱的多晶硅栅108两侧形成凹槽，并于所述凹槽内形成SiGe填充层107。
然后进行步骤1-4），于所述多晶硅栅108侧壁形成SiO2侧墙103及SiN侧墙104，并采用离子注入工艺形成重离子注入的NMOS和PMOS的源漏区；
最后进行步骤1-5），于所述NMOS及PMOS的源、漏区表面形成金属硅化物105。
作为示例，于所述NMOS及PMOS的源、漏区表面沉积金属，然后通过退火工艺形成金属硅化物105，在本实施示例中，所述金属硅化物105包括硅化镍、硅化钴、硅化钛、硅化钨、硅化钽中的一种。
如图8所示，然后进行步骤2），于所述第一结构的晶体管表面形成覆盖所述多晶硅栅108和半导体衬底的旋涂层109。
所述旋涂层109的一个选择依据是，在后续的干法回刻旋涂层时，所述旋涂层109被腐蚀的速率小于或类似于所述SiN硬膜101被腐蚀的速率，当然，类似也就可以是等于、略大于或者略小于所述SiN硬膜101被腐蚀的速率。
所述旋涂层109的另一个选择依据是，在后续的湿法腐蚀SiN硬膜101和SiN侧墙104 时，所述旋涂层109被腐蚀的速率远小于或述SiN硬膜101和SiN侧墙104被腐蚀的速率，。
所述旋涂层109的第三个选择依据是，旋涂后所述旋涂层109的表面为平直面，以保证在后续工艺过程中能保证其下方的金属硅化物105、SiGe填充层107等的保护。
作为示例，所述旋涂层109可以是无机多晶硅抗反射涂层或有机旋涂覆盖层。当然，在其它的实施例中，也可以是其它材料的涂层，只要满足上述条件的一切涂层均可使用并达到本发明所需的效果。
所述旋涂层109的厚度需要保证可以完全覆盖所述多晶硅栅108并形成平坦的薄膜，同时不能超出所述多晶硅栅108太多，以保证干法回刻的效率和工艺控制，作为示例，所述旋涂层109的厚度为120～250nm。
如图9所示，然后进行步骤3），干法回刻所述旋涂层109。
干法回刻时，所述旋涂层109被刻蚀的速率应该小于或等于所述SiN硬膜101被腐蚀的效率，当然，也可以是略大于所述SiN硬膜101被腐蚀的速率，以保证在露出所述SiN硬膜101时，所述旋涂层109还具有较大的厚度,但不可以比所述SiN硬膜101被腐蚀的速率大太多,以防止源漏区金属硅化物105、SiGe填充层107等在后续工艺时露出。
需要强调的是，此时旋涂层的高度高于、类似于或者略低于SiN硬膜高度。干法回刻结束即SiN硬膜露出的时间根据SiN硬膜干法刻蚀时副产物的信号确定。
作为示例，干法回刻后所述旋涂层109的表面仍为平直面，以保证在后续工艺过程中能保证其下方的金属硅化物105、SiGe填充层107等的保护。
如图10a及10b所示，接着进行步骤4），采用湿法腐蚀法去除所述SiN硬膜101。
在本实施例中，去除所述SiN硬膜101所采用的湿法腐蚀液为H3PO4，当然，也可以采用其它的SiN腐蚀液，并不限于此处的一种。基于上述旋涂层109的选择，在湿法腐蚀时，所述SiN硬膜101的腐蚀速率远大于对所述旋涂层109的腐蚀速率，故在完全去除所述SiN硬膜101时，所述旋涂层109下方的如金属硅化物105、SiGe填充层107等结构均得到了保护而不会被腐蚀，可以大大提高所得晶体管的性能和产品的良率。
在本实施例中，去除所述SiN硬膜101的同时完全去除或部分去除所述SiN侧墙104。完全去除所述SiN侧墙104对NMOS管应力和性能有利，而部分去除所述SiN侧墙104则对PMOS管SiGe、金属硅化物和栅极电介质层的保护有利，可以根据需求来确定是否保留部分的SiN侧墙104。
如图11a及图11b所示，然后进行步骤5），去除所述旋涂层109。
作为示例，图11a为完全去除所述SiN侧墙104的晶体管结构图，图11b所示而部分去除所述SiN侧墙104则的晶体管结构图。
作为示例，去除所述旋涂层109的方法为半导体工艺常用的干法焚烧和湿法刻蚀去胶。
在本实施例中，所述采用应力接近技术的晶体管的制作方法还包括以下步骤：
如图12所示，接着进行步骤6），于晶体管表面依次形成层间电介质SiN层110及SiO2层111；
如图13所示，最后进行步骤7），采用化学机械抛光法进行抛光，直至露出所述多晶硅栅108。
综上所述，本发明提供一种采用应力接近技术的晶体管的制作方法，包括：形成第一结构的晶体管，至少包括一个NMOS和一个PMOS，所述NMOS包括源区、漏区、多晶硅栅108、以及金属硅化物105；所述PMOS包括源区、漏区、多晶硅栅108、以及金属硅化物105，所述PMOS的源、漏区为SiGe填充层107；其中，所述多晶硅栅108的侧壁依次结合有SiN偏墙102、SiO2侧墙及SiN侧墙，表面结合有SiN硬膜101；于晶体管表面形成覆盖所述多晶硅栅108结构和半导体衬底的旋涂层109；干法回刻旋涂层109，使所述旋涂层的高度高于、类似于或者略低于SiN硬膜高度。采用湿法腐蚀法去除所述SiN硬膜101和全部或部分侧墙；去除所述旋涂层109。本发明采用旋涂层109保护晶体管结构，在完全去除SiN硬膜101的同时避免了金属硅化物105、SiGe填充层107等被腐蚀而导致晶体管性能的降低。本发明工艺简单，可以有效提高晶体管的性能和良率，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种采用应力接近技术的晶体管的制作方法，其特征在于，所述制作方法至少包括以下步骤：
1）形成第一结构的晶体管，至少包括一个NMOS和一个PMOS，所述NMOS包括源区、漏区、多晶硅栅、以及形成于所述源、漏区表面的金属硅化物；所述PMOS包括源区、漏区、多晶硅栅、以及形成于所述源、漏区表面的金属硅化物，所述PMOS的源、漏区为SiGe填充层；其中，所述多晶硅栅的侧壁依次结合有SiN偏墙、SiO2侧墙及SiN侧墙，表面结合有SiN硬膜；
2）于所述第一结构的晶体管表面形成覆盖所述多晶硅栅和半导体衬底的旋涂层；
3）干法回刻所述旋涂层；
4）采用湿法腐蚀法去除所述SiN硬膜和全部或部分侧墙；
5）去除所述旋涂层。
2.根据权利要求1所述的采用应力接近技术的晶体管的制作方法，其特征在于：还包括以下步骤：
6）于晶体管表面依次形成层间电介质SiN层及SiO2层；
7）采用化学机械抛光法进行抛光，直至露出所述多晶硅栅。
3.根据权利要求1所述的采用应力接近技术的晶体管的制作方法，其特征在于：步骤1）包括以下步骤：
1-1）提供一硅衬底，于所述硅衬底中形成浅沟道隔离区，并于浅沟道隔离区两侧分别形成N阱和P阱；
1-2）制作多晶硅栅，并于其表面形成SiN硬膜，于其侧壁形成SiN偏墙，并采用离子注入工艺形成轻离子注入的NMOS和PMOS的源漏区；
1-3）于N阱的多晶硅栅两侧形成凹槽，并于所述凹槽内形成SiGe填充层；
1-4）于所述多晶硅栅侧壁形成SiO2侧墙及SiN侧墙，并采用离子注入工艺形成重离子注入的NMOS和PMOS的源漏区；
1-5）于所述NMOS及PMOS的源、漏区表面形成金属硅化物。
4.根据权利要求1所述的采用应力接近技术的晶体管的制作方法，其特征在于：所述金属硅化物包括硅化镍、硅化钴、硅化钛、硅化钨、硅化钽中的一种。
5.根据权利要求1所述的采用应力接近技术的晶体管的制作方法，其特征在于：步骤3）中，干法回刻后所述旋涂层的表面为平直面。
6.根据权利要求1所述的采用应力接近技术的晶体管的制作方法，其特征在于：步骤3）中，干法回刻对所述SiN硬膜的刻蚀速率大于或类似于对所述旋涂层的腐蚀速率。
7.根据权利要求1所述的采用应力接近技术的晶体管的制作方法，其特征在于：步骤4）中，去除所述SiN硬膜的同时完全去除或部分去除所述SiN侧墙。
8.根据权利要求1所述的采用应力接近技术的晶体管的制作方法，其特征在于：步骤4）中，湿法腐蚀对所述SiN硬膜的腐蚀速率大于对所述旋涂层的腐蚀速率。
9.根据权利要求8所述的采用应力接近技术的晶体管的制作方法，其特征在于：所述旋涂层为无机多晶硅抗反射旋涂覆盖层或有机旋涂覆盖层。
10.根据权利要求8所述的采用应力接近技术的晶体管的制作方法，其特征在于：采用的湿法腐蚀液为H3PO4。
11.根据权利要求1所述的采用应力接近技术的晶体管的制作方法，其特征在于：步骤2）中，所述旋涂层的厚度为120～250nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310080080.1A CN104051340B (zh) | 2013-03-13 | 2013-03-13 | 一种采用应力接近技术的晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310080080.1A CN104051340B (zh) | 2013-03-13 | 2013-03-13 | 一种采用应力接近技术的晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104051340A true CN104051340A (zh) | 2014-09-17 |
| CN104051340B CN104051340B (zh) | 2017-02-08 |
Family
ID=51504010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310080080.1A Active CN104051340B (zh) | 2013-03-13 | 2013-03-13 | 一种采用应力接近技术的晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104051340B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107539944A (zh) * | 2016-06-27 | 2018-01-05 | 精工爱普生株式会社 | Mems器件及其制造方法、液体喷射头以及液体喷射装置 |
| CN108074814A (zh) * | 2016-11-11 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10937860B2 (en) | 2019-03-14 | 2021-03-02 | International Business Machines Corporation | Nanosheet transistor bottom isolation |
| CN112992669A (zh) * | 2019-12-17 | 2021-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN116437657A (zh) * | 2023-06-14 | 2023-07-14 | 合肥晶合集成电路股份有限公司 | 静态随机存取存储器单元的制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097308A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 一种侧墙回刻方法 |
| CN102117808B (zh) * | 2009-12-31 | 2013-03-13 | 中国科学院微电子研究所 | 具有改善的载流子迁移率的场效应晶体管器件及制造方法 |
| CN102543745B (zh) * | 2010-12-31 | 2014-09-17 | 中国科学院微电子研究所 | 半导体器件的形成方法 |
| CN102709249B (zh) * | 2012-06-21 | 2014-06-04 | 上海华力微电子有限公司 | 使用应力记忆技术的半导体器件制造方法 |
-
2013
- 2013-03-13 CN CN201310080080.1A patent/CN104051340B/zh active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107539944A (zh) * | 2016-06-27 | 2018-01-05 | 精工爱普生株式会社 | Mems器件及其制造方法、液体喷射头以及液体喷射装置 |
| CN108074814A (zh) * | 2016-11-11 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108074814B (zh) * | 2016-11-11 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10937860B2 (en) | 2019-03-14 | 2021-03-02 | International Business Machines Corporation | Nanosheet transistor bottom isolation |
| US11489044B2 (en) | 2019-03-14 | 2022-11-01 | International Business Machines Corporation | Nanosheet transistor bottom isolation |
| CN112992669A (zh) * | 2019-12-17 | 2021-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112992669B (zh) * | 2019-12-17 | 2024-04-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN116437657A (zh) * | 2023-06-14 | 2023-07-14 | 合肥晶合集成电路股份有限公司 | 静态随机存取存储器单元的制备方法 |
| CN116437657B (zh) * | 2023-06-14 | 2023-09-08 | 合肥晶合集成电路股份有限公司 | 静态随机存取存储器单元的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104051340B (zh) | 2017-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137624B (zh) | 高栅极密度器件和方法 | |
| US8969932B2 (en) | Methods of forming a finfet semiconductor device with undoped fins | |
| CN107919327B (zh) | 半导体结构及其形成方法 | |
| CN110323267B (zh) | 半导体结构及其形成方法 | |
| US7947606B2 (en) | Methods of forming conductive features and structures thereof | |
| CN104835838A (zh) | 具有不同宽度的栅极结构及其制造方法 | |
| CN107346759B (zh) | 半导体结构及其制造方法 | |
| CN101789397A (zh) | 半导体装置的制造方法 | |
| US20150035088A1 (en) | Semiconductor structures | |
| CN103094209B (zh) | 半导体器件的制作方法 | |
| CN102693943A (zh) | 半导体集成电路器件的制造方法 | |
| US8932936B2 (en) | Method of forming a FinFET device | |
| CN104051340A (zh) | 一种采用应力接近技术的晶体管的制作方法 | |
| US9129855B2 (en) | Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology | |
| CN108022841B (zh) | 半导体装置的制造方法 | |
| KR20170038617A (ko) | 반도체 디바이스 구조체를 형성하기 위한 방법 | |
| CN103094211B (zh) | 制造半导体器件的方法 | |
| CN104900520A (zh) | 半导体器件的形成方法 | |
| US8778772B2 (en) | Method of forming transistor with increased gate width | |
| CN104979173A (zh) | 半导体结构及其形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| KR102222818B1 (ko) | 반도체 장치의 제조 방법 | |
| CN103515210A (zh) | 一种后栅极工艺晶体管及其形成方法 | |
| CN107045981A (zh) | 半导体结构的形成方法 | |
| CN113394087A (zh) | 后栅工艺中伪栅平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |