CN110120335A - 使用定向自组装的光刻工艺 - Google Patents
使用定向自组装的光刻工艺 Download PDFInfo
- Publication number
- CN110120335A CN110120335A CN201910438287.9A CN201910438287A CN110120335A CN 110120335 A CN110120335 A CN 110120335A CN 201910438287 A CN201910438287 A CN 201910438287A CN 110120335 A CN110120335 A CN 110120335A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- layer
- mask layer
- band
- neutral line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000001259 photo etching Methods 0.000 title abstract description 9
- 238000001338 self-assembly Methods 0.000 title abstract description 7
- 239000004793 Polystyrene Substances 0.000 claims abstract description 70
- 239000011248 coating agent Substances 0.000 claims abstract description 57
- 238000000576 coating method Methods 0.000 claims abstract description 57
- 229920001400 block copolymer Polymers 0.000 claims abstract description 53
- 239000004926 polymethyl methacrylate Substances 0.000 claims abstract description 53
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims abstract description 50
- 229920002223 polystyrene Polymers 0.000 claims abstract description 47
- 238000000137 annealing Methods 0.000 claims abstract description 24
- 230000007935 neutral effect Effects 0.000 claims description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000009826 distribution Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000006117 anti-reflective coating Substances 0.000 claims description 5
- 239000004615 ingredient Substances 0.000 claims description 3
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 150000002148 esters Chemical class 0.000 claims 3
- 150000004702 methyl esters Chemical class 0.000 claims 2
- 239000002253 acid Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000005191 phase separation Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- BAPJBEWLBFYGME-UHFFFAOYSA-N Methyl acrylate Chemical compound COC(=O)C=C BAPJBEWLBFYGME-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 oxide Chemical class 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Mechanical Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
一种方法包括形成图案化的硬掩模层，其中，沟槽形成在图案化的硬掩模层中。块状共聚物(BCP)涂层分配在沟槽中，其中，BCP涂层包括聚苯乙烯(PS)和聚甲基丙烯酸甲酯(PMMA)。对BCP涂层实施退火以形成以交替布局定位的多条PS带和多条PMMA带。选择性地蚀刻PMMA带，其中，PS带保留在沟槽中。本发明还提供了使用定向自组装的光刻工艺。
Description
本申请是于2013年01月28日提交的申请号为201310032512.1的名称为“使用定向自组装的光刻工艺”的中国发明专利申请的分案申请。
背景技术
本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件的制造方法。
背景技术
目前正在发展用于光刻工艺的定向自组装(DSA)工艺。在传统DSA工艺中，光刻胶被形成并进行图案化，然后分配块状共聚物(BCP)涂层。BCP涂层包括聚苯乙烯(PS)和聚甲基丙烯酸甲酯(PMMA)。然后，实施退火步骤以导致BCP中的相位分离，使得PS和PMMA被分离成与光刻胶的边缘平行的平行带。然后蚀刻PMMA带，并且PS带保留。PS带用作蚀刻掩模以蚀刻下面的层。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种方法，包括：形成图案化的硬掩模层，其中沟槽形成在所述图案化的硬掩模层中；将块状共聚物(BCP)涂层分配在所述沟槽中，所述BCP涂层包括聚苯乙烯(PS)和聚甲基丙烯酸甲酯(PMMA)；对BCP涂层实施退火以形成以交替布局定位的多条PS带和多条PMMA带；以及选择性地蚀刻所述PMMA带，而使所述PS带保留在所述沟槽中。
该方法进一步包括：将所述PS带和所述硬掩模层组合用作蚀刻掩模以蚀刻所述PS带和所述图案化的硬掩模层下面的层。
在该方法中，形成所述图案化的硬掩模层的步骤包括形成无机层。
在该方法中，形成所述硬掩模层的步骤包括形成氮化物层。
该方法进一步包括：在分配所述BCP涂层的步骤之前形成中性层，所述BCP涂层被分配在所述中性层上方。
在该方法中，所述中性层包括：位于所述沟槽的底部处的第一部分以及位于所述硬掩模层的侧壁和顶面上的第二部分，并且所述方法进一步包括：在分配所述BCP涂层的步骤之前，去除所述中性层的第二部分。
在该方法中，形成所述图案化的硬掩模层的步骤包括：形成硬掩模层；在所述硬掩模层上方形成图案化的光刻胶；蚀刻所述硬掩模层以形成所述图案化的硬掩模层，其中所述图案化的光刻胶被用作蚀刻掩模；以及在分配和退火之前，去除所述图案化的光刻胶。
该方法进一步包括：在形成所述图案化的光刻胶的步骤之前，在所述硬掩模层上方形成底部抗反射涂层(BARC)，所述图案化的光刻胶位于所述BARC上方；以及在分配和退火之前，去除所述BARC。
根据本发明的另一方面，提供了一种方法，包括：形成硬掩模层；在所述硬掩模层上方形成光刻胶并且图案化所述光刻胶；将所述光刻胶用作蚀刻掩模来图案化所述硬掩模层，以在所述硬掩模层中形成沟槽；去除所述光刻胶；在所述沟槽中分配块状共聚物(BCP)涂层，所述BCP涂层包括聚苯乙烯(PS)和聚甲基丙烯酸甲酯(PMMA)；对所述BCP涂层实施退火以由所述BCP涂层形成多条PS带和多条PMMA带，交替定位所述多条PS带和所述多条PMMA带；选择性地蚀刻所述PMMA带，而使所述PS带保留在所述沟槽中；以及将所述PS带和所述硬掩模层用作蚀刻掩模来蚀刻所述PS带和所述硬掩模层下面的层。
该方法进一步包括：在蚀刻所述PS带和所述硬掩模层下面的层之后，去除所述PS带和所述硬掩模层。
在该方法中，形成所述硬掩模层的步骤包括形成无机材料。
在该方法中，形成所述硬掩模层的步骤包括形成氮化物层。
该方法进一步包括：在分配步骤之前，形成中性层，BCP涂层位于所述中性层上方并与所述中性层接触。
在该方法中，所述中性层包括位于所述沟槽的底部处的第一部分以及位于所述硬掩模层的侧壁和顶面上的第二部分，并且所述方法进一步包括：在分配所述BCP涂层的步骤之前，去除所述中性层的所述第二部分。
该方法进一步包括：在所述硬掩模层上方形成底部抗反射涂层(BARC)，所述光刻胶形成在所述BARC上方；以及在分配所述BCP涂层的步骤之前，去除所述BARC。
根据本发明的又一方面，提供了一种方法，包括：在下层上方形成非感光层；图案化所述非感光层以形成沟槽；将块状共聚物(BCP)涂层分配到所述沟槽内；对所述BCP涂层上实施退火以将所述BCP涂层分成第一多条带和第二多条带，所述第一多条带和所述第二种多条带具有不同的成分并且以交替布局进行定位；选择性地蚀刻所述第一多条带，而使所述第二多条带保留在所述沟槽中；将所述第二多条带和所述非感光层用作蚀刻掩模来蚀刻所述下层；以及在蚀刻所述下层之后，去除所述第二多条带和所述非感光层。
在该方法中，在退火之后，所述BCP涂层被分成作为所述第一多条带的聚苯乙烯(PS)带和作为所述第二多条带的聚甲基丙烯酸甲酯(PMMA)带。
在该方法中，形成所述非感光层的步骤包括：形成覆盖非感光层；在所述覆盖非感光层上方形成图案化的光刻胶；将所述图案化的光刻胶用作蚀刻掩模来蚀刻所述覆盖非感光层，以形成所述非感光层；以及在分配和退火之前，去除所述光刻胶。
在该方法中，形成所述非感光层的步骤包括形成氮化物层。
该方法进一步包括：在分配步骤之前，形成中性层；以及在蚀刻所述下层之后，去除所述中性层。
附图说明
为更完整的理解实施例及其优点，现将结合附图所进行的以下描述作为参考，其中：
图1至图9是根据一些示例性实施例的定向自组装(DSA)工艺的中间阶段的截面图。
具体实施方式
下面，详细讨论本发明的实施例的制造和使用。然而，应该理解，所述实施例提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅是说明性的，而不用于限制本发明的范围。
根据各示例性实施例提供了使用定向自组装(DSA)工艺所实施的光刻工艺。说明了光刻工艺的中间阶段。阐述了实施例的变型例。在各个示图和说明性实施例，相同的参考标号用于指定相同的元件。
图1至图9示出了根据示例性实施例的光刻工艺的俯视图和截面图。图1示出了要在光刻工艺中被图案化的层20。层20可以为在集成电路制造期间被图案化的任何层。在一些实施例中，层20是集成电路器件在其上形成的半导体衬底。例如，层20可以为硅衬底、硅锗衬底、硅碳衬底、III-V族化合物半导体衬底等。在可选实施例中，层20是诸如铝铜层的金属层。在又一些可选实施例中，层20是介电层，诸如低k介电层、氧化物层、氮化物层等。在一些实施例中，可以存在位于层20下方的为示出的多个区域和器件。
在一些实施例中，硬掩模层22和底部抗反射涂层(BARC)24形成在层20上方。选择硬掩模层22的材料，使得硬掩模层22能够承受块状共聚物(BCP)涂层(图5)的后续退火温度而没有变形或者被损坏。根据一些实施例，硬掩模层22是无机层、非感光等。例如，硬掩模层22可以由氮化物、氧化物、氮氧化物、它们的组合或者它们的多层形成。在一些示例性实施例中，硬掩模层22包括氮化硅层。在可选实施例中，硬掩模层22包括含有氮化钛、氮化钽、钛、钽、氮化硼、它们的组合或者它们的多层的金属硬掩模。可以使用诸如等离子体增强CVD(PECVD)的化学汽相沉积(CVD)方法、原子层沉积(ALD)、金属有机CVD(MOCVD)等来形成硬掩模层22。例如，硬掩模层22的厚度可以在大约5nm和大约100nm之间。
BARC 24可以由氮氧化硅或者其他可应用的材料形成。在可选实施例中，可以省略BARC 24。在又一些其他实施例中，可以在掩模层22上方形成附加层(未示出)，例如，PE氧化物、非晶碳层、氮化物层等。感光层26形成在BARC 24上方，然后被图案化。感光层26可以为光刻胶，因此下文中被称为光刻胶。在一些实施例中，图案化的光刻胶26的边缘26A彼此平行。
图案化的光刻胶26用作蚀刻掩模以蚀刻下面的BARC 24和硬掩模层22。在蚀刻步骤之后，光刻胶26和BARC 24被去除，并且留下图案化的硬掩模层22。在图2中示出生成的结构。通过图1和图2中所示的步骤，在硬掩模层22中形成沟槽27。
图3和图4示出了中性层(neutralized layer)28的形成和回蚀。在图3中，例如，通过旋涂形成中性层28，因此中性层28填充在硬掩模层22的的沟槽27中。中性层28还可包括位于沟槽27的底部处的第一部分28A以及位于硬掩模层22的侧壁和顶面上的第二部分28B。在一些实施例中，中性层28包括聚苯乙烯(PS)和聚甲基丙烯酸甲酯(PMMA)。在可选实施例中，二氧化硅(SiO2)可以用于形成中性层28。在实施例中，SiO2用于形成中性层28，可以如图3和图4所示形成中性层28，或者可以在硬掩模层22形成之前在层20上方形成该中性层28。在相应的实施例中，中性层28会包括通过硬掩模层22暴露的部分，以及位于硬掩模层22下面和层20上方的部分。
在图4中，对中性层28实施回蚀，使得去除中性层28的第二部分28B。在使用旋涂形成中性层28的实施例中，位于沟槽27底部处的第一部分28A比中性层28的第二部分28B(图3)厚。因此，在回蚀之后，中性层28的一些第一部分28A保留在沟槽27的底部处。在可选实施例中，不实施回蚀步骤，并且保留中性层28的第二部分28B。
图5至图7示出了根据实施例的示例性DSA工艺。图5示出了块状共聚物(BCP)涂层32的分配，其中，BCP涂层32包括聚苯乙烯(PS)和聚甲基丙烯酸甲酯(PMMA)。在一些实施例中，使用旋涂分配BCP涂层32。BCP涂层32填充沟槽27，并且通过硬掩模层22的相对的侧壁22A进行限定。在一些实施例中，BCP涂层32位于中性层28上方并且与中性层28接触上方。在可选实施例中，图3和图4所示的步骤被忽略，并且没有形成中性层28。因此，BCP涂层32位于层20上方并且与层20接触。
接下来，参照图6，进行退火步骤以对BCP涂层32进行退火。例如，在室温(大约21℃)下，可以使用溶剂退火来实施退火。可选地，可以在诸如大约25℃和大约300℃之间，实施退火大约0.5分钟和大约2小时之间的退火持续时间。作为退火步骤的结果，BCP涂层32中发生相位分离，并且PS和PMMA分成具有平行于硬掩模层22的边缘22A的长度方向的多条带。在所示的实施例中，PS带被标记为34，并且PMMA带被标记为36。以交替布局定位PS带34和PMMA带36，每条PS带34位于两条PMMA带36之间并且紧邻两条PMMA带36，反之亦然。另一方面，尽管中性层28也可以包括PS和PMMA，但是与BCP涂层32不同。因此，在退火步骤中，中性层28不会引起相位分离。
PS带34和PMMA带36可以具有高蚀刻选择性。因此，如图7所示，选择性地蚀刻PMMA带36，并且保留PS带34。剩余的PS带34彼此间隔开通过PMMA带36先前占用的间距。例如，PS带34的间距P1可以在大约5nm和大约50nm之间。
图8示出了层20的蚀刻，其中PS带34和硬掩模层22共同用作蚀刻掩模。在蚀刻步骤中，层20没有被PS带34和硬掩模层22覆盖的部分被蚀刻。中性层28通过相邻的PS带34暴露的部分也被蚀刻。开口38形成在层20中。在所示的实施例中，开口38延伸至层20的中间层。在可选实施例中，开口38穿透层20。在图9中，去除PS带34和中性层28。硬掩模层可以保持不被去除，或者可以如图9所示去除硬掩模层。
在传统DSA工艺中，光刻胶用于限定相应的BCP涂层以便在退火步骤期间引导分离的PS和PMMA的方向。然而，在BCP涂层的退火中，退火步骤所采用的高温光刻胶产生不利影响。例如，在退火步骤的高温下，光刻胶可具有基点(footing)问题。此外，由于退火的高温，PS带34的间距局限于光刻胶的不良外观。然而，在一些实施例中，硬掩模层22用于引导PS-PMMA带的方向。由于退火步骤的高温不会影响硬掩模层22，所以基本消除了由BCP涂层的退火所引起的不利影响。
根据实施例，一种方法包括形成图案化的硬掩模层，其中，沟槽形成在图案化的硬掩模层中；在所述沟槽中分配BCP涂层，其中，所述BCP涂层包括PS和PMMA。对BCP涂层实施退火以形成以交替布局定位的多条PS带和多条PMMA带。选择性地蚀刻PMMA带，其中，PS带保留在沟槽中。
根据其他实施例，一种方法包括形成硬掩模层，在所述硬掩模层上方形成并且图案化光刻胶；使用光刻胶作为蚀刻掩模图案化所述硬掩模层以在硬掩模层中形成沟槽，并且去除光刻胶。BCP涂层分配在沟槽中，其中BCP涂层包括PS和PMMA。对BCP涂层上实施退火以由BCP涂层形成多条PS带和多条PMMA带，其中，以交替布局定位多条PS带和多条PMMA带。选择性地蚀刻PMMA带，PS带保留在沟槽中。方法进一步包括使用PS带和硬掩模层作为蚀刻掩模以蚀刻PS带和硬掩模层下面的层。
根据又一些其他实施例，一种方法包括在下层上方形成非感光层，图案化所述非感光层以形成沟槽，将BCP涂层分配到沟槽内，以及对所述BCP涂层实施退火以将BCP涂层分成第一和第二多条带。所述第一和第二多条带具有不同的成分，并且以交替布局进行定位。方法进一步选择性地蚀刻所述第一多条带，所述第二多条带留在所述沟槽中，将所述第二多条带和所述非感光层作为蚀刻掩模蚀刻所述下层；以及在蚀刻所述下层之后，去除所述第二多条带和所述非感光层。
尽管已经详细地描述了实施例及其优点，但应该理解，可以在不背离所附权利要求限定的实施例的主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。
Claims (16)
1.一种半导体器件的制造方法，包括：
形成图案化的硬掩模层，其中沟槽形成在所述图案化的硬掩模层中；
形成中性层，其中，所述中性层包括：位于所述沟槽的底部处的第一部分以及位于所述硬掩模层的侧壁和顶面上的第二部分，并且所述中性层包括聚苯乙烯PS和聚甲基丙烯酸甲酯PMMA；
去除所述中性层的第二部分；
将块状共聚物BCP涂层分配在所述沟槽中，所述BCP涂层包括聚苯乙烯PS和聚甲基丙烯酸甲酯PMMA，并且所述BCP涂层被分配在所述中性层的第一部分上方；
对BCP涂层实施退火以形成以交替布局定位的多条PS带和多条PMMA带；以及
选择性地蚀刻所述PMMA带，而使所述PS带保留在所述沟槽中。
2.根据权利要求1所述的方法，进一步包括：将所述PS带和所述硬掩模层组合用作蚀刻掩模以蚀刻所述PS带和所述图案化的硬掩模层下面的层。
3.根据权利要求1所述的方法，其中，形成所述图案化的硬掩模层的步骤包括形成无机层。
4.根据权利要求3所述的方法，其中，形成所述硬掩模层的步骤包括形成氮化物层。
5.根据权利要求1所述的方法，其中，形成所述图案化的硬掩模层的步骤包括：
形成硬掩模层；
在所述硬掩模层上方形成图案化的光刻胶；
蚀刻所述硬掩模层以形成所述图案化的硬掩模层，其中所述图案化的光刻胶被用作蚀刻掩模；以及
在分配和退火之前，去除所述图案化的光刻胶。
6.根据权利要求5所述的方法，进一步包括：
在形成所述图案化的光刻胶的步骤之前，在所述硬掩模层上方形成底部抗反射涂层BARC，所述图案化的光刻胶位于所述BARC上方；以及
在分配和退火之前，去除所述BARC。
7.一种半导体器件的制造方法，包括：
形成硬掩模层；
在所述硬掩模层上方形成光刻胶并且图案化所述光刻胶；
将所述光刻胶用作蚀刻掩模来图案化所述硬掩模层，以在所述硬掩模层中形成沟槽；
去除所述光刻胶；
形成中性层，其中，所述中性层包括：位于所述沟槽的底部处的第一部分以及位于所述硬掩模层的侧壁和顶面上的第二部分，并且所述中性层包括聚苯乙烯PS和聚甲基丙烯酸甲酯PMMA；
去除所述中性层的第二部分；
在所述沟槽中分配块状共聚物BCP涂层，所述BCP涂层包括聚苯乙烯PS和聚甲基丙烯酸甲酯PMMA，并且所述BCP涂层被分配在所述中性层的第一部分上方；
对所述BCP涂层实施退火以由所述BCP涂层形成多条PS带和多条PMMA带，交替定位所述多条PS带和所述多条PMMA带；
选择性地蚀刻所述PMMA带，而使所述PS带保留在所述沟槽中；以及
将所述PS带和所述硬掩模层用作蚀刻掩模来蚀刻所述PS带和所述硬掩模层下面的层。
8.根据权利要求7所述的方法，进一步包括：在蚀刻所述PS带和所述硬掩模层下面的层之后，去除所述PS带和所述硬掩模层。
9.根据权利要求7所述的方法，其中，形成所述硬掩模层的步骤包括形成无机材料。
10.根据权利要求9所述的方法，其中，形成所述硬掩模层的步骤包括形成氮化物层。
11.根据权利要求7所述的方法，进一步包括：
在所述硬掩模层上方形成底部抗反射涂层BARC，所述光刻胶形成在所述BARC上方；以及
在分配所述BCP涂层的步骤之前，去除所述BARC。
12.一种半导体器件的制造方法，包括：
在下层上方形成非感光层；
图案化所述非感光层以形成沟槽；
形成中性层，其中，所述中性层包括：位于所述沟槽的底部处的第一部分以及位于所述硬掩模层的侧壁和顶面上的第二部分，并且所述中性层包括聚苯乙烯PS和聚甲基丙烯酸甲酯PMMA；
去除所述中性层的第二部分；
将块状共聚物BCP涂层分配到所述沟槽内，并且所述BCP涂层被分配在所述中性层的第一部分上方；
对所述BCP涂层上实施退火以将所述BCP涂层分成第一多条带和第二多条带，所述第一多条带和所述第二种多条带具有不同的成分并且以交替布局进行定位；
选择性地蚀刻所述第一多条带，而使所述第二多条带保留在所述沟槽中；
将所述第二多条带和所述非感光层用作蚀刻掩模来蚀刻所述中性层和所述下层；以及
在蚀刻所述下层之后，去除所述第二多条带和所述非感光层。
13.根据权利要求12所述的方法，其中，在退火之后，所述BCP涂层被分成作为所述第一多条带的聚苯乙烯PS带和作为所述第二多条带的聚甲基丙烯酸甲酯PMMA带。
14.根据权利要求12所述的方法，其中，形成所述非感光层的步骤包括：
形成覆盖非感光层；
在所述覆盖非感光层上方形成图案化的光刻胶；
将所述图案化的光刻胶用作蚀刻掩模来蚀刻所述覆盖非感光层，以形成所述非感光层；以及
在分配和退火之前，去除所述光刻胶。
15.根据权利要求12所述的方法，其中，形成所述非感光层的步骤包括形成氮化物层。
16.根据权利要求12所述的方法，进一步包括：
在蚀刻所述下层之后，去除所述中性层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/675,706 | 2012-11-13 | ||
| US13/675,706 US8894869B2 (en) | 2012-11-13 | 2012-11-13 | Lithography process using directed self assembly |
| CN201310032512.1A CN103809370A (zh) | 2012-11-13 | 2013-01-28 | 使用定向自组装的光刻工艺 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310032512.1A Division CN103809370A (zh) | 2012-11-13 | 2013-01-28 | 使用定向自组装的光刻工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110120335A true CN110120335A (zh) | 2019-08-13 |
Family
ID=50680675
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310032512.1A Pending CN103809370A (zh) | 2012-11-13 | 2013-01-28 | 使用定向自组装的光刻工艺 |
| CN201910438287.9A Pending CN110120335A (zh) | 2012-11-13 | 2013-01-28 | 使用定向自组装的光刻工艺 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310032512.1A Pending CN103809370A (zh) | 2012-11-13 | 2013-01-28 | 使用定向自组装的光刻工艺 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8894869B2 (zh) |
| CN (2) | CN103809370A (zh) |
| TW (1) | TWI559367B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8969207B2 (en) * | 2013-03-13 | 2015-03-03 | Globalfoundries Inc. | Methods of forming a masking layer for patterning underlying structures |
| CN105489635B (zh) * | 2014-10-13 | 2018-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| US9884978B2 (en) | 2015-06-29 | 2018-02-06 | International Business Machines Corporation | Directed self-assembly |
| US9349607B1 (en) | 2015-07-07 | 2016-05-24 | United Microelectronics Corp. | Method of forming line pattern |
| US9881793B2 (en) | 2015-07-23 | 2018-01-30 | International Business Machines Corporation | Neutral hard mask and its application to graphoepitaxy-based directed self-assembly (DSA) patterning |
| US10056265B2 (en) | 2016-03-18 | 2018-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Directed self-assembly process with size-restricted guiding patterns |
| CN108073032B (zh) * | 2016-11-18 | 2021-06-08 | 台湾积体电路制造股份有限公司 | 相位移光掩模的形成方法 |
| KR102308953B1 (ko) | 2017-03-10 | 2021-10-05 | 주식회사 엘지화학 | 패턴화 기판의 제조 방법 |
| EP3454121A1 (en) * | 2017-09-06 | 2019-03-13 | IMEC vzw | Method for manufacturing a mask |
| CN109338332B (zh) * | 2018-08-31 | 2021-02-26 | 复旦大学 | 一种高χ值嵌段共聚物的导向自组装方法 |
| KR20210145986A (ko) * | 2020-05-26 | 2021-12-03 | 에스케이하이닉스 주식회사 | 평탄화층 형성 방법 및 이를 이용한 패턴 형성 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060046498A1 (en) * | 2004-08-31 | 2006-03-02 | Texas Instruments Incorporated | Method for patterning sub-lithographic features in semiconductor manufacturing |
| CN101609691A (zh) * | 2008-06-17 | 2009-12-23 | 日立环球储存科技荷兰有限公司 | 制造用于纳米压印图案化磁记录盘的母模的方法 |
| CN101952195A (zh) * | 2008-02-13 | 2011-01-19 | 美光科技公司 | 嵌段共聚物圆柱体的一维阵列和其应用 |
| CN101977839A (zh) * | 2008-03-21 | 2011-02-16 | 美光科技公司 | 以离子性液体改良嵌段共聚物膜自组装的长程有序的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7723009B2 (en) * | 2006-06-02 | 2010-05-25 | Micron Technology, Inc. | Topography based patterning |
| US20090092803A1 (en) | 2007-09-27 | 2009-04-09 | Massachusetts Institute Of Technology | Self-assembly technique applicable to large areas and nanofabrication |
-
2012
- 2012-11-13 US US13/675,706 patent/US8894869B2/en active Active
-
2013
- 2013-01-28 CN CN201310032512.1A patent/CN103809370A/zh active Pending
- 2013-01-28 CN CN201910438287.9A patent/CN110120335A/zh active Pending
- 2013-11-04 TW TW102139908A patent/TWI559367B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060046498A1 (en) * | 2004-08-31 | 2006-03-02 | Texas Instruments Incorporated | Method for patterning sub-lithographic features in semiconductor manufacturing |
| CN101952195A (zh) * | 2008-02-13 | 2011-01-19 | 美光科技公司 | 嵌段共聚物圆柱体的一维阵列和其应用 |
| CN101977839A (zh) * | 2008-03-21 | 2011-02-16 | 美光科技公司 | 以离子性液体改良嵌段共聚物膜自组装的长程有序的方法 |
| CN101609691A (zh) * | 2008-06-17 | 2009-12-23 | 日立环球储存科技荷兰有限公司 | 制造用于纳米压印图案化磁记录盘的母模的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140131312A1 (en) | 2014-05-15 |
| US8894869B2 (en) | 2014-11-25 |
| TWI559367B (zh) | 2016-11-21 |
| CN103809370A (zh) | 2014-05-21 |
| TW201419381A (zh) | 2014-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110120335A (zh) | 使用定向自组装的光刻工艺 | |
| KR102250656B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR101564474B1 (ko) | 고밀도 패턴 형성 방법 | |
| CN104733291A (zh) | 用于集成电路图案化的方法 | |
| CN104425613B (zh) | 多高度半导体结构 | |
| CN105789304A (zh) | 具有鳍结构和引线结构的半导体结构及其形成方法 | |
| CN104733322B (zh) | 用于制造多栅器件的鳍的方法和用于制造鳍的芯结构 | |
| CN102315158A (zh) | 形成半导体器件的接触孔的方法 | |
| CN104658892B (zh) | 用于集成电路图案化的方法 | |
| TW201142984A (en) | Method for forming contact holes in semiconductor device | |
| TWI637233B (zh) | 自動對準雙重圖型化用之可變空間心軸切口及其製造方法 | |
| US9583605B2 (en) | Method of forming a trench in a semiconductor device | |
| KR20130082333A (ko) | 반도체 장치의 제조 방법 | |
| JP2009071306A (ja) | 半導体素子の微細パターン形成方法 | |
| CN103390551B (zh) | 半导体装置图案化结构的制作方法 | |
| CN108597992A (zh) | 具有精细图形的半导体结构的制备方法 | |
| CN104167348B (zh) | 形成间隔物图案掩模的方法 | |
| JP2008283168A (ja) | 半導体素子の微細パターン形成方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| CN109559978B (zh) | 半导体结构及其形成方法 | |
| US8241512B2 (en) | Ion implantation mask forming method | |
| CN105633070B (zh) | 一种半导体器件及其制作方法 | |
| CN108257910B (zh) | 浅沟槽隔离沟槽的制作方法 | |
| CN208336149U (zh) | 多倍掩膜层 | |
| CN109494149A (zh) | 半导体结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190813 |