CN105990368A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN105990368A CN105990368A CN201510094987.2A CN201510094987A CN105990368A CN 105990368 A CN105990368 A CN 105990368A CN 201510094987 A CN201510094987 A CN 201510094987A CN 105990368 A CN105990368 A CN 105990368A
- Authority
- CN
- China
- Prior art keywords
- logic
- layer
- polysilicon layer
- flash cell
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 85
- 229920005591 polysilicon Polymers 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 32
- 150000004767 nitrides Chemical class 0.000 claims description 23
- 238000007667 floating Methods 0.000 claims description 18
- 238000001312 dry etching Methods 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract 4
- 238000007254 oxidation reaction Methods 0.000 abstract 4
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007792 gaseous phase Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种半导体器件及其制造方法，包括提供设置有逻辑电路区域及闪存单元区域的衬底，在衬底上形成逻辑多晶硅层；在逻辑多晶硅层上形成缓冲氧化物层，去除闪存单元区域上的缓冲氧化物层，减薄闪存单元区域上的逻辑多晶硅层厚度，逻辑电路区域上保留有缓冲氧化物层；于闪存单元区域上刻蚀出贯穿逻辑多晶硅层的多个沟槽；在上述形成的结构表面形成多晶硅层，去除逻辑电路区域上方的缓冲氧化物层及多晶硅层。本发明在逻辑电路区域上仅形成一层逻辑多晶硅层，避免两层多晶硅栅结构之间的界面减弱逻辑电路区域中的器件性能，闪存单元区域上仍为两层多晶硅栅结构，不影响闪存单元的工作，进而可提高嵌入式闪存的工作性能。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种半导体器件及其制造方法。
背景技术
嵌入式闪存(Embedded Flash)技术将闪存存储器电路嵌入到标准的逻辑或混合电路工艺中，由于高效集成的优势，已被广泛应用到各种消费电子产品、工业应用、个人电脑和有线通讯设备。
如图1～图3所示，现有技术中的构成存储器电路的闪存单元通常是两层多晶硅栅结构，其制造方法如下：
如图1所示，提供一包括逻辑电路区域111及闪存单元区域112的衬底，所述衬底还包括设置于所述闪存单元区域上的浮栅层113以及设置于所述浮栅层113上的氧化物-氮化物-氧化物介质层(ONO，Oxide Nitride Oxide)114；在所述衬底上沉积第一多晶硅层12。
如图2所示，在所述第一多晶硅层12上涂光刻胶13，然后在所述闪存单元区域112上刻蚀出贯穿所述第一多晶硅层12及所述氧化物-氮化物-氧化物介质层114的沟槽。
如图3所示，去除所述光刻胶层13，在所述第一多晶硅层12及所述沟槽内沉积第二多晶硅层14，以此形成两层多晶硅栅结构。
上述两层多晶硅栅结构之间会形成一个界面，如图3所示，所述界面位于所述第一多晶硅层12及所述第二多晶硅层14之间，该界面会使所述逻辑电路区域111中的器件性能减弱，影响逻辑电路工作，因此如何使两层多晶硅栅结构之间的界面不影响逻辑或混合电路中器件的性能进而提高嵌入式闪存的性能已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件及其制造方法，用于解决现有技术中两层多晶硅栅结构之间的界面使逻辑电路区域中的器件性能减弱，进而影响逻辑电路工作的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体器件的制造方法，所述半导体器件的制造方法至少包括：
步骤一：提供一衬底，所述衬底包括逻辑电路区域及闪存单元区域，在所述衬底上形成逻辑多晶硅层；
步骤二：在所述逻辑多晶硅层上形成缓冲氧化物层，去除所述闪存单元区域上的缓冲氧化物层，减薄所述闪存单元区域上的逻辑多晶硅层厚度，所述逻辑电路区域上保留有缓冲氧化物层；
步骤三：于所述闪存单元区域上刻蚀出贯穿所述逻辑多晶硅层的多个沟槽；
步骤四：在步骤三形成的结构表面形成多晶硅层，去除所述逻辑电路区域上方的缓冲氧化物层及多晶硅层。
优选地，步骤一中提供的衬底的闪存单元区域上还设置有浮栅层及位于所述浮栅层上方的氧化物-氮化物-氧化物介质层。
更优选地，步骤三中，多个沟槽贯穿所述浮栅层上方的氧化物-氮化物-氧化物介质层。
优选地，步骤二采用湿法刻蚀去除所述闪存单元区域上的缓冲氧化物层。
优选地，步骤二采用研磨的方式减薄所述闪存单元区域上的逻辑多晶硅层。
优选地，所述闪存单元区域上的逻辑多晶硅层厚度减薄至300埃～500埃。
优选地，步骤四采用干法刻蚀去除所述逻辑电路区域上方的缓冲氧化物层及多晶硅层。
为实现上述目的及其他相关目的，本发明提供一种半导体器件，所述半导体器件至少包括：位于衬底上的逻辑电路区域及闪存单元区域，逻辑多晶硅层设置于所述逻辑电路区域及所述闪存单元区域上，所述闪存单元区域上方的逻辑多晶硅层上设置有多晶硅层。
优选地，所述闪存单元区域与所述逻辑多晶硅层之间还设置有浮栅层及氧化物-氮化物-氧化物介质层，所述氧化物-氮化物-氧化物介质层位于所述浮栅层上。
如上所述，本发明的半导体器件及其制造方法，具有以下有益效果：
本发明的半导体器件及其制造方法采用新的制造方法在逻辑电路区域上仅形成一层逻辑多晶硅层，避免两层多晶硅栅结构之间的界面减弱逻辑电路区域中的器件性能，进而提高嵌入式闪存的工作性能。
附图说明
图1～图3显示为现有技术中的嵌入式闪存多晶硅栅结构制造方法各步骤所呈现的横截面示意图。
图4显示为本发明的半导体器件的制造方法流程示意图。
图5～图11显示为本发明的半导体器件的制造方法各步骤所呈现的横截面示意图。
图12显示为本发明的半导体器件的结构示意图。
元件标号说明
111 逻辑电路区域
112 闪存单元区域
113 浮栅层
114 氧化物-氮化物-氧化物介质层
12 第一多晶硅层
13 光刻胶
14 第二多晶硅层
2 半导体器件
211 逻辑电路区域
212 闪存单元区域
213 浮栅层
214 氧化物-氮化物-氧化物介质层
22 逻辑多晶硅层
23 缓冲氧化物层
24 第一光刻胶层
25 第二光刻胶层
26 多晶硅层
27 第三光刻胶层
S1～S4 步骤一～步骤四
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图4～图12所示，本发明提供一种半导体器件的制造方法，所述半导体器件的制造方法至少包括：
步骤一S1：提供一衬底，所述衬底包括逻辑电路区域21及闪存单元区域22，在所述衬底上形成逻辑多晶硅层22。
具体地，如图5所示，所述衬底至少包括逻辑电路区域211及闪存单元区域212，所述逻辑电路区域211与所述闪存单元区域212处于同一衬底上，所述逻辑电路区域211位于所述闪存单元区域212的左侧。所述闪存单元区域212上设置有浮栅层213及位于所述浮栅层213上方的氧化物-氮化物-氧化物介质层214。
在本实施例中，所述逻辑多晶硅层22通过如化学气相沉积或热氧化等方法制备于所述逻辑电路区域211表面及所述闪存单元区域212上的氧化物-氮化物-氧化物介质层214表面，所述逻辑多晶硅层22的厚度设定为1000埃。
步骤二S2：在所述逻辑多晶硅层22上形成缓冲氧化物层23，去除所述闪存单元区域上的缓冲氧化物层，减薄所述闪存单元区域上的逻辑多晶硅层厚度，所述逻辑电路区域上保留有缓冲氧化物层。
具体地，如图6所示，所述缓冲氧化物层23通过如化学气相沉积或热氧化等方法制备于所述逻辑多晶硅层22表面。
如图7所示，在本实施例中，在所述缓冲氧化物层23表面通过旋涂或喷涂形成第一光刻胶层24，并曝光；然后采用湿法刻蚀去除所述闪存单元区域212上的光刻胶层及缓冲氧化物层。
如图8所示，在本实施例中，通过研磨的方式将所述闪存单元区域212上的逻辑多晶硅层22减薄，所述闪存单元区域212上的逻辑多晶硅层22的厚度设置在300埃～500埃。所述逻辑电路区域211上的缓冲氧化物层23同时被研磨，但仍保留有一部分缓冲氧化物层23。减薄所述闪存单元区域212上的逻辑多晶硅层22的方法并不仅限于本实施例所列举的研磨，也可采用刻蚀等方法，在此不一一赘述。
步骤三S3：于所述闪存单元区域212上刻蚀出贯穿所述逻辑多晶硅层22的多个沟槽。
具体地，如图9所示，在本实施例中，在所述缓冲氧化物层23及所述逻辑多晶硅层22表面通过旋涂或喷涂形成第二光刻胶层25，并曝光。然后在所述闪存单元区域212上刻蚀出多个沟槽，所述沟槽贯穿所述逻辑多晶硅层22及所述氧化物-氮化物-氧化物介质层214，本步骤中可以采用干法刻蚀或湿法刻蚀，由于干法刻蚀的精度较高，本实施例中优选为干法刻蚀。接着，去除所述第二光刻胶层25。
步骤四S4：在步骤三形成的结构表面形成多晶硅层26，去除所述逻辑电路区域211上方的缓冲氧化物层23及多晶硅层26。
具体地，如图10所示，所述多晶硅层26通过如化学气相沉积或热氧化等方法制备于所述缓冲氧化物层23及所述逻辑多晶硅层22表面，所述沟槽内形成凹陷。
如图11所示，在所述多晶硅层26表面通过旋涂或喷涂形成第三光刻胶层27，并曝光；然后通过刻蚀去除所述逻辑电路区域211上方的缓冲氧化物层23及多晶硅层26，本步骤中可以采用干法刻蚀或湿法刻蚀，由于干法刻蚀的精度较高，本实施例中优选为干法刻蚀。接着，去除所述第三光刻胶层27，形成嵌入式闪存的栅结构。
如图12所示，上述方法制成的半导体器件2包括：
衬底，所述衬底包括逻辑电路区域211、闪存单元区域212、位于所述闪存单元区域212上的浮栅层213以及位于所述浮栅层213上的氧化物-氮化物-氧化物介质层214。
逻辑多晶硅层22，设置于所述逻辑电路区域211及所述氧化物-氮化物-氧化物介质层214上。
以及位于所述闪存单元区域212上方逻辑多晶硅层22上多晶硅层26。
所述半导体器件2的逻辑电路区域211上经设置一层逻辑多晶硅层22，避免两层多晶硅栅结构之间的界面减弱逻辑电路区域中的器件性能；同时闪存单元区域212上设置有逻辑多晶硅层22及多晶硅层26，仍为两层多晶硅栅结构，不影响闪存单元的工作；因此可有效提高嵌入式闪存的工作性能。
综上所述，本发明提供一种半导体器件的制造方法，包括：提供一衬底，所述衬底包括逻辑电路区域及闪存单元区域，在所述衬底上形成逻辑多晶硅层；在所述逻辑多晶硅层上形成缓冲氧化物层，去除所述闪存单元区域上的缓冲氧化物层，减薄所述闪存单元区域上的逻辑多晶硅层厚度，所述逻辑电路区域上保留有缓冲氧化物层；于所述闪存单元区域上刻蚀出贯穿所述逻辑多晶硅层的多个沟槽；在上述形成的结构表面形成多晶硅层，去除所述逻辑电路区域上方的缓冲氧化物层及多晶硅层。本发明的半导体器件及其制造方法采用新的制造方法在逻辑电路区域上仅形成一层逻辑多晶硅层，避免两层多晶硅栅结构之间的界面减弱逻辑电路区域中的器件性能，进而提高嵌入式闪存的工作性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种半导体器件的制造方法，其特征在于，所述半导体器件的制造方法至少包括：
步骤一：提供一衬底，所述衬底包括逻辑电路区域及闪存单元区域，在所述衬底上形成逻辑多晶硅层；
步骤二：在所述逻辑多晶硅层上形成缓冲氧化物层，去除所述闪存单元区域上的缓冲氧化物层，减薄所述闪存单元区域上的逻辑多晶硅层厚度，所述逻辑电路区域上保留有缓冲氧化物层；
步骤三：于所述闪存单元区域上刻蚀出贯穿所述逻辑多晶硅层的多个沟槽；
步骤四：在步骤三形成的结构表面形成多晶硅层，去除所述逻辑电路区域上方的缓冲氧化物层及多晶硅层。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于：步骤一中提供的衬底的闪存单元区域上还设置有浮栅层及位于所述浮栅层上方的氧化物-氮化物-氧化物介质层。
3.根据权利要求2所述的半导体器件的制造方法，其特征在于：步骤三中，多个沟槽贯穿所述浮栅层上方的氧化物-氮化物-氧化物介质层。
4.根据权利要求1所述的半导体器件的制造方法，其特征在于：步骤二采用湿法刻蚀去除所述闪存单元区域上的缓冲氧化物层。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于：步骤二采用研磨的方式减薄所述闪存单元区域上的逻辑多晶硅层。
6.根据权利要求1所述的半导体器件的制造方法，其特征在于：所述闪存单元区域上的逻辑多晶硅层厚度减薄至300埃～500埃。
7.根据权利要求1所述的半导体器件的制造方法，其特征在于：步骤四采用干法刻蚀去除所述逻辑电路区域上方的缓冲氧化物层及多晶硅层。
8.一种半导体器件，其特征在于，所述半导体器件至少包括：
位于衬底上的逻辑电路区域及闪存单元区域，逻辑多晶硅层设置于所述逻辑电路区域及所述闪存单元区域上，所述闪存单元区域上方的逻辑多晶硅层上设置有多晶硅层。
9.根据权利要求8所述的半导体器件，其特征在于：所述闪存单元区域与所述逻辑多晶硅层之间还设置有浮栅层及氧化物-氮化物-氧化物介质层，所述氧化物-氮化物-氧化物介质层位于所述浮栅层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510094987.2A CN105990368A (zh) | 2015-03-03 | 2015-03-03 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510094987.2A CN105990368A (zh) | 2015-03-03 | 2015-03-03 | 一种半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105990368A true CN105990368A (zh) | 2016-10-05 |
Family
ID=57038636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510094987.2A Pending CN105990368A (zh) | 2015-03-03 | 2015-03-03 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105990368A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122989A (zh) * | 2017-12-19 | 2018-06-05 | 武汉新芯集成电路制造有限公司 | 一种提升mos器件栅控能力的方法 |
| CN108172510A (zh) * | 2017-12-22 | 2018-06-15 | 武汉新芯集成电路制造有限公司 | 闪存浮栅的制作方法以及nor闪存 |
| CN108807406A (zh) * | 2018-05-31 | 2018-11-13 | 武汉新芯集成电路制造有限公司 | 一种提升器件栅控能力的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956554A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 |
| CN103021951A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 闪存存储器及其制作方法、不同厚度栅极的形成方法 |
| CN103295968A (zh) * | 2013-06-03 | 2013-09-11 | 上海宏力半导体制造有限公司 | 半导体器件的制备方法 |
| CN104347514A (zh) * | 2013-07-30 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存的制作方法 |
| CN104347516A (zh) * | 2013-08-02 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种制作嵌入式闪存的方法 |
-
2015
- 2015-03-03 CN CN201510094987.2A patent/CN105990368A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956554A (zh) * | 2011-08-30 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 |
| CN103021951A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 闪存存储器及其制作方法、不同厚度栅极的形成方法 |
| CN103295968A (zh) * | 2013-06-03 | 2013-09-11 | 上海宏力半导体制造有限公司 | 半导体器件的制备方法 |
| CN104347514A (zh) * | 2013-07-30 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存的制作方法 |
| CN104347516A (zh) * | 2013-08-02 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种制作嵌入式闪存的方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122989A (zh) * | 2017-12-19 | 2018-06-05 | 武汉新芯集成电路制造有限公司 | 一种提升mos器件栅控能力的方法 |
| CN108122989B (zh) * | 2017-12-19 | 2019-05-03 | 武汉新芯集成电路制造有限公司 | 一种提升mos器件栅控能力的方法 |
| CN108172510A (zh) * | 2017-12-22 | 2018-06-15 | 武汉新芯集成电路制造有限公司 | 闪存浮栅的制作方法以及nor闪存 |
| CN108807406A (zh) * | 2018-05-31 | 2018-11-13 | 武汉新芯集成电路制造有限公司 | 一种提升器件栅控能力的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7250346B2 (en) | Dual gate oxide structure in semiconductor device and method thereof | |
| CN101226941A (zh) | 半导体结构及其制造方法 | |
| CN103066005A (zh) | 形成集成电路的方法 | |
| CN103227111B (zh) | 半导体器件的制造方法 | |
| TW201606879A (zh) | 鰭狀場效電晶體元件製造方法 | |
| CN104112654A (zh) | 一种减少浮栅孔洞的工艺方法 | |
| CN105990368A (zh) | 一种半导体器件及其制造方法 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN108597992A (zh) | 具有精细图形的半导体结构的制备方法 | |
| CN102254867B (zh) | 快闪存储器的制作方法 | |
| CN101192011B (zh) | 用于自对准蚀刻的系统和方法 | |
| CN101339902B (zh) | 高压半导体器件及其制造方法 | |
| TWI546859B (zh) | 半導體裝置之圖案化結構及其製作方法 | |
| CN100524690C (zh) | 制作浅槽隔离结构的工艺方法 | |
| CN108133940A (zh) | 具有侧墙型选择栅的非易失存储器及其制造方法 | |
| CN104124145A (zh) | 一种半导体器件的制造方法 | |
| TWI559456B (zh) | 浮置閘極與非揮發性記憶胞的製造方法 | |
| CN105990253B (zh) | 一种改善半导体结构轮廓的方法 | |
| CN105097814A (zh) | 半导体存储器、半导体存储阵列及其操作方法 | |
| CN105206578A (zh) | 一种提高闪存器件耦合率的方法 | |
| CN105244276A (zh) | 一种FinFET及其制造方法、电子装置 | |
| CN104835790B (zh) | 一种嵌入式存储器件侧墙的制备方法 | |
| CN104217951A (zh) | 一种半导体器件及其制造方法 | |
| CN101442001B (zh) | 一种多晶硅栅极刻蚀的方法 | |
| CN104037073A (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161005 |
|
| RJ01 | Rejection of invention patent application after publication |