CN100524690C - 制作浅槽隔离结构的工艺方法 - Google Patents
制作浅槽隔离结构的工艺方法 Download PDFInfo
- Publication number
- CN100524690C CN100524690C CNB2006101195623A CN200610119562A CN100524690C CN 100524690 C CN100524690 C CN 100524690C CN B2006101195623 A CNB2006101195623 A CN B2006101195623A CN 200610119562 A CN200610119562 A CN 200610119562A CN 100524690 C CN100524690 C CN 100524690C
- Authority
- CN
- China
- Prior art keywords
- etching
- shallow
- layer
- polysilicon
- shallow slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种制作浅槽隔离结构的工艺方法，包括以下步骤：第一步，硅衬底投入；第二步，形成初始氧化层；第三步，氮化硅层淀积；第四步，浅槽光刻；第五步，氮化硅层刻蚀，同时保留第二步中形成的初始氧化层；第六步，浅槽刻蚀；第七步，浅槽侧墙氧化；第八步，浅槽氧化层填充淀积；第九步，化学机械研磨；第十步，氮化硅层和初始氧化层湿法刻蚀，并在第五步和第六步之间依次加入多晶硅层淀积、多晶硅侧墙刻蚀两个步骤。本发明在现有工艺流程的基础上，在浅槽刻蚀步骤前增加了多晶硅淀积和多晶硅侧墙刻蚀两步工艺，利用多晶硅侧墙的方法形成浅槽隔离结构，满足浅槽隔离工艺中浅槽边缘变圆的要求，解决了晶体管栅氧层在浅槽边缘变薄的问题。
Description
技术领域
本发明涉及半导体集成电路工艺技术领域，尤其是半导体集成电路工艺技术领域的一种制作浅槽隔离结构的工艺方法。
背景技术
在现代半导体器件制造工艺中，器件隔离是一项重要的研究课题。浅槽隔离技术已被广泛应用于0.25um以下的集成电路工艺中，浅槽隔离结构相比局部氧化隔离结构，具有占有硅片面积较小的优点，从而提高了器件在单位硅片面积的集成度。
但是浅槽隔离工艺控制有一定的难点，其中之一就是对浅槽边缘的凹槽深度需要进行有效的控制和采取对应的工艺措施。现有工艺的制作浅槽隔离结构的工艺方法，包括以下步骤：第一步，硅衬底投入；第二步，初始氧化层；第三步，氮化硅层淀积；第四步，浅槽光刻；第五步，氮化硅层刻蚀；第六步，浅槽刻蚀；第七步，浅槽侧墙氧化；第八步，浅槽氧化层填充淀积；第九步，化学机械研磨；第十步，氮化硅层和初始氧化层湿法刻蚀。
现有工艺形成的凹槽可能引发至少以下三种问题：第一，如图8所示，晶体管栅氧层在浅槽边缘凹槽10处变薄；第二，多晶硅残留；第三，氮化硅膜残留。另外浅槽边缘变圆的工艺控制要求如果做的不好，会导致因热应力产生的硅晶格缺陷而引发器件漏电等问题。
发明内容
本发明所要解决的技术问题是提供一种制作浅槽隔离结构的工艺方法，满足浅槽隔离工艺中浅槽边缘变圆的要求，并有效地解决存在的晶体管栅氧层在浅槽边缘变薄的问题。
为解决上述技术问题，本发明制作浅槽隔离结构的工艺方法所采用的技术方案是，包括以下步骤：首先进行硅衬底投入。其次，形成初始氧化层。然后在初始氧化层上进行氮化硅层淀积。在此基础上进行浅槽光刻。再对氮化硅层进行干法刻蚀，刻蚀的同时保留第二步中形成的初始氧化层。然后进行多晶硅层淀积。并对淀积的多晶硅层进行多晶硅侧墙刻蚀。再进行浅槽刻蚀，刻蚀出浅槽。对刻蚀得到的浅槽的侧墙进行氧化。再对浅槽氧化层填充淀积。然后对浅槽氧化层进行化学机械研磨。最后采用湿法刻蚀方法对氮化硅层和初始氧化层进行刻蚀。
本发明制作浅槽隔离结构的工艺方法，在现有工艺流程的基础上，在浅槽刻蚀步骤前增加了多晶硅淀积和多晶硅侧墙刻蚀两步工艺，利用多晶硅侧墙的方法形成浅槽隔离结构，可以满足浅槽隔离工艺中浅槽边缘变圆的要求，并有效地解决了存在的晶体管栅氧层在浅槽边缘变薄的问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1为本发明方法流程图；
图2至图7为本发明实施例示意图；
图8为已有工艺效果图。
附图标记中1为硅衬底，2为初始氧化层，3为氮化硅层，4为多晶硅层，5为多晶硅侧墙，6为浅槽，7为浅槽边缘，8为浅槽氧化层填充层，9为浅槽填充氧化层边缘，10为浅槽边缘凹槽。
具体实施方式
请参看图1至图7所示，本发明包括以下步骤：首先，进行硅衬底投入，形成硅衬底1。然后，在硅衬底1上初始氧化层，形成初始氧化层2。接着在初始氧化层2上方进行氮化硅层淀积。在此基础上进行浅槽光刻。再对氮化硅层进行刻蚀，可采用干法刻蚀方法对氮化硅层进行刻蚀，得到氮化硅层3，如图2所示，对氮化硅层进行刻蚀的同时保留第二步中形成的初始氧化层。接着在氮化硅层3上进行多晶硅层的淀积，在氮化硅层3上形成多晶硅层4，所淀积的多晶硅层厚度为50埃至800埃。然后对多晶硅层4进行刻蚀，形成多晶硅侧墙5，可采用干法刻蚀对多晶硅层进行刻蚀，并且刻蚀得到的多晶硅侧墙的宽度为50埃至800埃。刻蚀形成浅槽6，浅槽6中间呈平面两边具有坡度，并且浅槽6的边缘暴露在氮化硅层3的掩蔽层外。再进行浅槽侧墙氧化，使得浅槽边缘7变圆。然后进行浅槽氧化层填充层8的淀积。再对浅槽氧化层进行化学机械研磨。最后采用湿法刻蚀方法对氮化硅层3和初始氧化层2进行刻蚀，形成的浅槽填充氧化层边缘9掩蔽了浅槽边缘。
本发明在现有工艺流程的基础上，在浅槽刻蚀步骤前增加了多晶硅淀积和多晶硅侧墙刻蚀两步工艺，利用多晶硅侧墙的方法形成浅槽隔离结构。本发明可以满足浅槽隔离工艺中浅槽边缘变圆的要求，减少因热应力产生的硅晶格缺陷而引发器件漏电等问题。同时本发明有效地解决了存在的晶体管栅氧层在浅槽边缘变薄、多晶硅残留以及氮化硅膜残留等问题，可以提高半导体器件性能。
Claims (4)
1、一种制作浅槽隔离结构的工艺方法，包括以下步骤：
第一步，硅衬底投入；
第二步，形成初始氧化层；
第三步，氮化硅层淀积；
第四步，浅槽光刻；
第五步，氮化硅层干法刻蚀，刻蚀的同时保留第二步中形成的初始氧化层；
第六步，浅槽刻蚀；
第七步，浅槽侧墙氧化；
第八步，浅槽氧化层填充淀积；
第九步，浅槽氧化层化学机械研磨；
第十步，氮化硅层和初始氧化层湿法刻蚀，
其特征在于，在第五步和第六步之间依次加入两个步骤：多晶硅层淀积；多晶硅侧墙刻蚀。
2，如权利1所述的制作浅槽隔离结构的工艺方法，其特征在于，所述第六步中刻蚀形成的浅槽为中间呈平面两边具有坡度的浅槽，且浅槽的边缘暴露在氮化硅层的掩蔽层外。
3、如权利1所述的制作浅槽隔离结构的工艺方法，其特征在于，多晶硅层淀积步骤中多晶硅层的厚度为50埃至800埃。
4、如权利1所述的制作浅槽隔离结构的工艺方法，其特征在于，多晶硅侧墙刻蚀步骤中采用干法刻蚀方法刻蚀出多晶硅侧墙。
5、如权利1或4所述的制作浅槽隔离结构的工艺方法，其特征在于，多晶硅侧墙刻蚀步骤中侧墙宽度为50埃至800埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101195623A CN100524690C (zh) | 2006-12-13 | 2006-12-13 | 制作浅槽隔离结构的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101195623A CN100524690C (zh) | 2006-12-13 | 2006-12-13 | 制作浅槽隔离结构的工艺方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101202242A CN101202242A (zh) | 2008-06-18 |
| CN100524690C true CN100524690C (zh) | 2009-08-05 |
Family
ID=39517310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101195623A Active CN100524690C (zh) | 2006-12-13 | 2006-12-13 | 制作浅槽隔离结构的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100524690C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102818638B (zh) * | 2011-06-07 | 2015-04-15 | 中国科学院深圳先进技术研究院 | 微测辐射热计红外探测器及其制备方法 |
| CN104347473A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其形成方法 |
| CN104134628A (zh) * | 2014-08-08 | 2014-11-05 | 上海华力微电子有限公司 | 一种浅沟槽隔离结构的制造方法 |
-
2006
- 2006-12-13 CN CNB2006101195623A patent/CN100524690C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101202242A (zh) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101226941A (zh) | 半导体结构及其制造方法 | |
| CN102280402A (zh) | 刻蚀和填充深沟槽的方法 | |
| CN104112654A (zh) | 一种减少浮栅孔洞的工艺方法 | |
| US20180315857A1 (en) | Device and method to improve fin top corner rounding for finfet | |
| CN102956492B (zh) | 半导体结构及其制作方法、mos晶体管及其制作方法 | |
| CN100524690C (zh) | 制作浅槽隔离结构的工艺方法 | |
| CN101211769B (zh) | 栅极结构制造方法 | |
| US8872305B2 (en) | Integrated circuit structure having air-gap trench isolation and related design structure | |
| CN103633140A (zh) | 两步式浅沟槽隔离（sti）工艺 | |
| CN105118775A (zh) | 屏蔽栅晶体管形成方法 | |
| US9412833B2 (en) | Narrow semiconductor trench structure | |
| CN102412156B (zh) | 一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法 | |
| CN103258742B (zh) | 晶体管的形成方法 | |
| CN104934429A (zh) | 一种闪存器件及其制备方法 | |
| JP2001144171A (ja) | 半導体装置およびその製造方法 | |
| CN105990368A (zh) | 一种半导体器件及其制造方法 | |
| CN101093799A (zh) | 半导体装置的形成方法 | |
| CN104022152A (zh) | 带有压应变薄膜应变源的双栅p沟道MOSFET及制备方法 | |
| CN208923085U (zh) | 一种浅沟槽隔离结构 | |
| CN104282612B (zh) | 一种半导体器件浅沟槽隔离结构的制作方法 | |
| CN102800700B (zh) | 晶体管及其形成方法 | |
| CN103208452B (zh) | Mos晶体管及其制造方法 | |
| CN110137176A (zh) | 3d nand闪存及制备方法 | |
| CN110364476A (zh) | 一种半导体器件的制造方法 | |
| CN103137537A (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131216 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |