CN102412156B - 一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法 - Google Patents

一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法 Download PDF

Info

Publication number
CN102412156B
CN102412156B CN201110110369.4A CN201110110369A CN102412156B CN 102412156 B CN102412156 B CN 102412156B CN 201110110369 A CN201110110369 A CN 201110110369A CN 102412156 B CN102412156 B CN 102412156B
Authority
CN
China
Prior art keywords
hole mobility
pmos device
semiconductor device
polysilicon
polysilicon gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110110369.4A
Other languages
English (en)
Other versions
CN102412156A (zh
Inventor
俞柳江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110110369.4A priority Critical patent/CN102412156B/zh
Publication of CN102412156A publication Critical patent/CN102412156A/zh
Application granted granted Critical
Publication of CN102412156B publication Critical patent/CN102412156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，包括，于一衬底上设置半导体器件，其中，在所述半导体器件上平行其沟道方向制备至少一附加多晶硅样本栅，所述多晶硅样本栅位于隔离半导体器件有源区的浅沟槽隔离结构上。本发明提供一种提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法通过在PMOS器件上平行其沟道方向上设置多晶硅样本栅，利用其浅沟槽中的二氧化硅衬和样本栅中多晶硅的热膨胀系统的不同，在浅沟槽热工艺之后降至常温过程中，由于收缩程度的不同而形成的应力来改善半导体器件沟道中的应力，以提高其性能。

Description

一种提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法
技术领域
本发明一般涉及一种改进晶体管空穴迁移率的半导体器件的方法，更确切的说，本发明涉及一种提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法。
背景技术
随着半导体相关制造工艺的发展以及集成电路芯片按照比例尺寸缩小的趋势，应力工程在半导体工艺和半导体器件性能方面所起的作用越来越明显，应力工程广泛适应于改进晶体管空穴迁移率的半导体器件上，尤其在一些特殊的芯片类型上，如互补金属氧化物半导体（CMOS，Complementary Metal-Oxide-Semiconductor）器件上应用则更加普遍。
很多应力对器件的性能是有益的，但不同方向、不同种类的应力对器件中的载流子（即电子和空穴）迁移率有着不同的影响，载流子的迁移率所受到的应力层影响在当前的半导体器件的应力领域已经有所披露；如图1所示，既在CMOS器件沟道方向上，对P型MOS（PMOS）器件而言，如果在PMOS器件的沟道方向X上施加压应力，则会对PMOS器件中的空穴迁移率有较大的提高，而在PMOS沟道宽度方向Y上的张应力，也会对PMOS器件中空穴迁移率有很大的提高，既在PMOS沟道宽度方向上的压应力，会减小PMOS器件中空穴迁移率。
在半导体具体制备工艺中，在浅沟槽工艺之后的热过程中，由于硅和二氧化硅的热膨胀系数不同（硅热膨胀系数约为2.5×10-6/K，二氧化硅热膨胀系数约为0.5×10-6/K），既在高温情况下的膨胀程度不同，所以当温度回到室温的时候，在界面处就会产生应力。如图2和图3所示，由于硅的热膨胀系数比二氧化硅大，所以在降温过程中浅沟槽(STI)边缘7的硅会比浅沟槽(STI)之中的二氧化硅收缩得更多，会对浅沟槽(STI)中的二氧化硅造成挤压，所以在降温之后，浅沟槽(STI)中的二氧化硅会对周围的有源区的硅造成压应力，压应力传导到沟道之中，会对器件沟道方向以及沟道宽度方向都形成压应力，而沟道宽度方向的压应力会造成PMOS器件空穴迁移率的降低；在器件设计及工艺流程中，如果能够减小上述沟道宽度方向上的压应力，就能够提高PMOS器件的空穴迁移率，从而提高PMOS器件的性能。
因此，在使整个制备半导体器件的过程中，在保持不复杂化程序的前提下，利用应力工程来改善半导体器件的性能是我们所面临的一个问题，尤其是利用应力因素以施加PMOS器件的沟道方向上的压应力，减小浅沟槽之后的热过程中由于硅和二氧化硅的热膨胀系数不同产生的PMOS器件沟道宽度方向的压应力，以提高PMOS器件中的空穴迁移率。
发明内容
鉴于上述问题，本发明提供一种提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，包括，于一衬底上设置半导体器件，其中，在所述半导体器件上平行其沟道方向制备至少一附加多晶硅样本栅，所述多晶硅样本栅位于隔离半导体器件有源区的浅沟槽隔离结构上。
上述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其中，所述半导体器件为一金属氧化物半导体PMOS器件。
上述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其中，所述浅沟槽位于所述半导体器件有源区周围。
上述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其中，所述浅沟槽与所述半导体器件栅极垂直。
上述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其中，所述浅沟槽材质为二氧化硅。
上述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其中，所述半导体器件的栅极与所述半导体器件沟道宽度方向平行。
上述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其中，所述多晶硅的热膨胀系数大于二氧化硅的热膨胀系数。
上述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其中，所述样本栅垂直于所述半导体器件的栅极。
上述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其中，制备所述样本栅与所述半导体器件制备工艺同时进行。
本发明通过在PMOS器件上平行其沟道宽度方向上设置多晶硅样本栅，利用其浅沟槽中的二氧化硅衬和样本栅中多晶硅的热膨胀系统的不同，在浅沟槽热工艺之后降至常温的过程中，由于收缩程度的不同而形成的应力来改善半导体器件沟道中的应力，以提高其性能。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明的背景技术中应力对PMOS器件载流子迁移率影响示意图；
图2是本发明的背景技术中PMOS器件沟道方向截面图；
图3是本发明的背景技术中PMOS器件沟道宽度方向截面图；
图4是本发明的实施后PMOS器件沟道宽度方向截面图；
图5是本发明实施前PMOS器件的版图；
图6是本发明实施后PMOS器件的版图。
具体实施方式
参照图4、图5和图6所示，在65nm CMOS工艺中，于一P型硅片衬底1上设置PMOS器件的同时，临近其源区设置有浅沟槽2和3，且与PMOS器件的沟道宽度方向垂直；浅沟槽2和3的材质为二氧化硅（SiO2），于浅沟槽2和3上通过沉积多晶硅工艺和刻蚀工艺及后续的工艺制备成多晶硅附加样本5和6，其所采用的多晶硅及硅衬底的热膨胀系数均为2.5×10-6/K，栅极4位于多晶硅附加样本5和6的中垂线上。
当进行热工艺之后恢复到室温的过程中，由于二氧化硅热膨胀系数约为0.5×10-6/K小于多晶硅的热膨胀系数，既降温过程中浅沟槽(STI)边缘的硅会比浅沟槽(STI)之中的二氧化硅收缩得更多，会对浅沟槽(STI)中的二氧化硅造成挤压，所以在降温之后，浅沟槽(STI)中的二氧化硅会对周围的有源区的硅造成压应力，压应力传导到沟道之中，会对器件沟道方向以及沟道宽度方向都形成压应力，虽然沿沟道方向会有益于PMOS器件空穴迁移率，但沟道宽度方向的压应力会造成PMOS器件空穴迁移率的降低。
而附加多晶硅栅样本5和6由于分别设置在浅沟槽2和3上，且与沟道方向平行，垂直并临近栅极4的两端，当进行热工艺之后恢复到室温时，由于多晶硅热膨胀系数大于二氧化硅热膨胀系数，既浅沟槽(STI)2和3中的二氧化硅由于变形相较于多晶硅栅样本5和6较小，会对多晶硅栅样本5和6产生张应力，于是多晶硅栅样本5和6的内部会产生张应力，而浅沟槽(STI)2和3的内部产生压应力，由于浅沟槽(STI)2和3与PMOS器件沟道的方向平行，其内部产生的压应力传导至沟道转变为沟道宽度方向上张应力，从而消减了PMOS器件沟道宽度方向上的压应力，提高PMOS器件的空穴迁移率。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，例如，本案是以PMOS器件进行阐述，基于本发明精神，芯片还可作其他类型的转换。因此，尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (9)

1.一种提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，包括，于一衬底上设置半导体器件，其特征在于，对所述半导体器件进行热工艺之前，在所述半导体器件上平行其沟道方向，且在半导体器件的栅极的两端分别制备一附加多晶硅样本栅，所述多晶硅样本栅位于隔离半导体器件有源区的浅沟槽隔离结构上，通过所述多晶硅样本栅与浅沟槽二氧化硅热膨胀系数不同对所述半导体器件的沟道区施加沟道宽度方向上的张应力作用。
2.如权利要求1所述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其特征在于，所述半导体器件为一金属氧化物半导体PMOS器件。
3.如权利要求1所述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其特征在于，所述浅沟槽位于所述半导体器件有源区周围。
4.如权利要求1所述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其特征在于，所述浅沟槽与所述半导体器件栅极垂直。
5.如权利要求1所述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其特征在于，所述浅沟槽材质为二氧化硅。
6.如权利要求1所述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其特征在于，所述半导体器件的栅极与所述半导体器件沟道宽度方向平行。
7.如权利要求1所述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其特征在于，所述多晶硅的热膨胀系数大于二氧化硅的热膨胀系数。
8.如权利要求1所述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其特征在于，所述样本栅垂直于所述半导体器件的栅极。
9.如权利要求1所述的提高PMOS器件中空穴迁移率的多晶硅栅附加样本填充方法，其特征在于，制备所述样本栅与所述半导体器件制备工艺同时进行。
CN201110110369.4A 2011-04-29 2011-04-29 一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法 Active CN102412156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110110369.4A CN102412156B (zh) 2011-04-29 2011-04-29 一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110110369.4A CN102412156B (zh) 2011-04-29 2011-04-29 一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法

Publications (2)

Publication Number Publication Date
CN102412156A CN102412156A (zh) 2012-04-11
CN102412156B true CN102412156B (zh) 2015-08-26

Family

ID=45914172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110110369.4A Active CN102412156B (zh) 2011-04-29 2011-04-29 一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法

Country Status (1)

Country Link
CN (1) CN102412156B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151385A (zh) * 2013-03-26 2013-06-12 中国科学院微电子研究所 Nmos和pmos器件结构及设计方法
FR3018139B1 (fr) * 2014-02-28 2018-04-27 Stmicroelectronics (Rousset) Sas Circuit integre a composants, par exemple transistors nmos, a regions actives a contraintes en compression relachees
US11081484B2 (en) 2016-09-30 2021-08-03 Institute of Microelectronics, Chinese Academy of Sciences IC unit and method of manufacturing the same, and electronic device including the same
CN106298778A (zh) 2016-09-30 2017-01-04 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN112349722B (zh) * 2020-10-15 2021-11-09 长江存储科技有限责任公司 半导体器件结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456739A (zh) * 2010-10-28 2012-05-16 中国科学院微电子研究所 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070055729A (ko) * 2005-11-28 2007-05-31 동부일렉트로닉스 주식회사 더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법
US7785946B2 (en) * 2007-09-25 2010-08-31 Infineon Technologies Ag Integrated circuits and methods of design and manufacture thereof
US7964487B2 (en) * 2008-06-04 2011-06-21 International Business Machines Corporation Carrier mobility enhanced channel devices and method of manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456739A (zh) * 2010-10-28 2012-05-16 中国科学院微电子研究所 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN102412156A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
CN102709183B (zh) 用于制造半导体器件的方法
CN102412156B (zh) 一种提高pmos器件中空穴迁移率的多晶硅栅附加样本填充方法
US20140248778A1 (en) Methods of forming asymmetric spacers on various structures on integrated circuit products
CN104662666A (zh) 具有屏蔽层的深耗尽型mos晶体管及其方法
CN103560153B (zh) 一种隧穿场效应晶体管及其制备方法
US20130175585A1 (en) Methods of Forming Faceted Stress-Inducing Stressors Proximate the Gate Structure of a Transistor
CN103985634A (zh) 一种pmos晶体管的制造方法
CN103280459A (zh) 具有深槽结构的图形化应变nmos器件及其制作方法
CN103545257A (zh) Cmos晶体管的制作方法
CN102737972A (zh) 沟槽式栅极结构及其制作方法
CN112071909A (zh) 三维金属-氧化物场效应晶体管及制备方法
CN103377940B (zh) 一种用于sram的p型传输栅极晶体管及其制作方法
CN102290352B (zh) 一种mos晶体管局部应力的引入技术
US20130122691A1 (en) Method for making semiconductor structure
CN104576736A (zh) 半导体器件及其制造方法
CN104851911A (zh) 一种半导体器件及其制造方法和电子装置
CN102208440B (zh) 半导体结构及其形成方法
CN103000523B (zh) Pmos晶体管结构及其制造方法
CN104465383B (zh) 降低mos晶体管短沟道效应的方法
CN104103685A (zh) 一种具有降低纵向寄生晶体管效应的器件结构及其制作方法
CN102412251B (zh) 改进晶体管载流子迁移率的半导体器件及方法
US9484411B1 (en) Integrated circuit and a method to optimize strain inducing composites
CN103311241A (zh) 一种双多晶电容和mos管的集成结构及其制造方法
CN103378004B (zh) 一种具有应力覆盖层的cmos器件制作方法
CN103426758B (zh) 深耗尽沟道场效应晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant