CN104465383B - 降低mos晶体管短沟道效应的方法 - Google Patents
降低mos晶体管短沟道效应的方法 Download PDFInfo
- Publication number
- CN104465383B CN104465383B CN201310438559.8A CN201310438559A CN104465383B CN 104465383 B CN104465383 B CN 104465383B CN 201310438559 A CN201310438559 A CN 201310438559A CN 104465383 B CN104465383 B CN 104465383B
- Authority
- CN
- China
- Prior art keywords
- triangle
- gate recess
- silicon
- mos transistor
- channel effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000694 effects Effects 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 230000009467 reduction Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000035755 proliferation Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Abstract
一种降低MOS晶体管短沟道效应的方法，包括：在硅片的阱中形成三角形源极和三角形漏极，其中三角形源极的一个角和三角形漏极的一个角相对，在相对的角上分别形成轻掺杂源区和轻掺杂漏区，并在硅片上依次形成第一介质层和第二介质层，在第一介质层和第二介质层形成栅极凹槽；使栅极凹槽进入阱；在栅极凹槽的部分侧壁形成氮化硅层，使得在三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱表面形成氮化硅层；利用硅对栅极凹槽进行部分填充，以使硅填充栅极凹槽处于衬底内的部分；对第一介质层进行湿法刻蚀，以使得未被硅填充的栅极凹槽的尺寸变大，从而形成扩大的栅极凹槽；在扩大的栅极凹槽中填充栅极材料。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种降低MOS晶体管短沟道效应的方法。
背景技术
金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管。现如今，MOS晶体管已经被广泛地用于大部分的数字电路及部分模拟电路中。
但是，随着器件尺寸的缩小，会出现短沟道效应，从而影响器件性能。具体地说，当MOS晶体管的沟道长度缩短到可与源和漏耗尽层宽度之和相比拟时，器件将发生偏离长沟道的行为，沟道边缘(如源极、漏极及绝缘区边缘)的扰动将变得更加重要.因此器件的特性将不再遵守长沟道近似(long—channel approximation)的假设。这种因沟道长度缩短而发生的对器件特性的影响，通常称为短沟道效应。
更具体地说，在现有技术中，一个重要问题就是，源漏区杂质在退火工艺时会产生横向扩散，那么当栅极特征尺寸不断缩小时，这种横向扩散就会产生越来越严重的短沟道效应（SCE）；特别是有SiGe或SiC作为源漏区时，由于这个源漏区一般都是外延工艺产生的,所以都会同时原位外延掺杂相应的源漏区III-V族杂质，这种原位外延掺杂由于工艺控制的难度，存在更严重的短沟道效应。
由此，随着器件尺寸的不断缩小，希望能够提供一种能够有效地降低MOS晶体管短沟道效应的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够降低MOS晶体管短沟道效应的方法。
为了实现上述技术目的，根据本发明，提供了一种降低MOS晶体管短沟道效应的方法，其包括：在硅片的阱中形成三角形源极和三角形漏极，其中三角形源极的一个角和三角形漏极的一个角相对，在三角形源极和三角形漏极的相互相对的角上分别形成轻掺杂源区和轻掺杂漏区，并且在硅片上依次形成第一介质层和第二介质层，而且在第一介质层和第二介质层形成栅极凹槽；对三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱进行刻蚀，使栅极凹槽进入阱；在栅极凹槽的部分侧壁形成氮化硅层，使得在三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱表面形成氮化硅层；利用硅对栅极凹槽进行部分填充，以使硅填充栅极凹槽处于衬底内的部分；对第一介质层进行湿法刻蚀，以使得未被硅填充的栅极凹槽的尺寸变大，从而形成扩大的栅极凹槽；在扩大的栅极凹槽中填充栅极材料。
优选地，第一介质层是氮化硅层。
优选地，第二介质层是二氧化硅层。
优选地，通过干法刻蚀对三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱进行刻蚀。
优选地，通过外延在栅极凹槽的部分侧壁形成氮化硅层。
优选地，填充栅极凹槽的硅是掺杂的硅。
优选地，填充栅极凹槽的硅掺杂有P或As。
优选地，栅极材料是金属或者多晶硅。
优选地，三角形源极和三角形漏极的材料为SiGe或者SiC。
在根据本发明优选实施例的降低MOS晶体管短沟道效应的方法中，通过产生掺杂有碳的层（碳化硅层），以达到阻挡源漏横向扩散的目的，从而有效改善短沟道效应及更严重的源漏穿通效应。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图6示意性地示出了根据本发明优选实施例的降低MOS晶体管短沟道效应的方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图6示意性地示出了根据本发明优选实施例的降低MOS晶体管短沟道效应的方法的各个步骤。
具体地说，如图1至图6所示，根据本发明优选实施例的降低MOS晶体管短沟道效应的方法包括：
如图1所示，在硅片的阱10中形成三角形源极20和三角形漏极30，其中三角形源极20的一个角和三角形漏极30的一个角相对，在三角形源极20和三角形漏极30的相互相对的角上分别形成轻掺杂源区40和轻掺杂漏区50，并且在硅片上依次形成第一介质层60和第二介质层70，而且在第一介质层60和第二介质层70形成栅极凹槽80。例如，第一介质层60是氮化硅层，第二介质层70是二氧化硅层。优选地，三角形源极20和三角形漏极30的材料为SiGe或者SiC；本发明尤其对三角形源极20和三角形漏极30的材料为SiGe或者SiC的应用的改进效果明显。
随后，如图2所示，对三角形源极20、三角形漏极30、轻掺杂源区40、轻掺杂漏区50和阱10进行刻蚀，使栅极凹槽80进入阱10。例如，通过干法刻蚀对三角形源极20、三角形漏极30、轻掺杂源区40、轻掺杂漏区50和阱10进行刻蚀。
随后，如图3所示，在栅极凹槽80的部分侧壁形成氮化硅层90，使得在三角形源极20、三角形漏极30、轻掺杂源区40、轻掺杂漏区50和阱10表面形成氮化硅层90。例如，可通过外延在栅极凹槽80的部分侧壁形成氮化硅层90。
随后，如图4所示，利用硅100对栅极凹槽80进行部分填充，以使硅100填充栅极凹槽80处于衬底内的部分。例如，填充栅极凹槽80的硅100是掺杂的硅；例如，对于PMOS晶体管，填充栅极凹槽80的硅100掺杂有P或As。
随后，如图5所示，对第一介质层60进行湿法刻蚀，以使得未被硅100填充的栅极凹槽80的尺寸变大，从而形成扩大的栅极凹槽81。
实际上，第一介质层60（例如是SiN层）的湿法刻蚀，这样可以使栅极特征尺寸变大一些，使得栅极下面轻掺杂源漏区可以与栅极有可靠的搭界，从而可以更好的受栅极控制。
随后，如图6所示，在扩大的栅极凹槽81中填充栅极材料110。例如，栅极材料110是金属或者多晶硅。
由此，可以看出，在根据本发明优选实施例的降低MOS晶体管短沟道效应的方法中，通过产生掺杂有碳的层（碳化硅层），以达到阻挡源漏横向扩散的目的，从而有效改善短沟道效应及更严重的源漏穿通效应。
而且，除了通过外延方式产生掺杂有碳的层（碳化硅层）之外，也可以用离子注入C的方式形成掺杂有碳的层。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种降低MOS晶体管短沟道效应的方法，其特征在于包括：
在硅片的阱中形成三角形源极和三角形漏极，其中三角形源极的一个角和三角形漏极的一个角相对，在三角形源极和三角形漏极的相互相对的角上分别形成轻掺杂源区和轻掺杂漏区，并且在硅片上依次形成第一介质层和第二介质层，而且在第一介质层和第二介质层形成栅极凹槽；
对三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱进行刻蚀，使栅极凹槽进入阱；
在栅极凹槽的部分侧壁形成氮化硅层，使得在三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱表面形成氮化硅层；
利用硅对栅极凹槽进行部分填充，以使硅填充栅极凹槽处于衬底内的部分；
对第一介质层进行湿法刻蚀，以使得未被硅填充的栅极凹槽的尺寸变大，从而形成扩大的栅极凹槽；
在扩大的栅极凹槽中填充栅极材料。
2.根据权利要求1所述的降低MOS晶体管短沟道效应的方法，其特征在于，第一介质层是氮化硅层。
3.根据权利要求1或2所述的降低MOS晶体管短沟道效应的方法，其特征在于，第二介质层是二氧化硅层。
4.根据权利要求1或2所述的降低MOS晶体管短沟道效应的方法，其特征在于，通过干法刻蚀对三角形源极、三角形漏极、轻掺杂源区、轻掺杂漏区和阱进行刻蚀。
5.根据权利要求1或2所述的降低MOS晶体管短沟道效应的方法，其特征在于，通过外延在栅极凹槽的部分侧壁形成氮化硅层。
6.根据权利要求1或2所述的降低MOS晶体管短沟道效应的方法，其特征在于，填充栅极凹槽的硅是掺杂的硅。
7.根据权利要求1或2所述的降低MOS晶体管短沟道效应的方法，其特征在于，填充栅极凹槽的硅掺杂有P或As。
8.根据权利要求1或2所述的降低MOS晶体管短沟道效应的方法，其特征在于，栅极材料是金属或者多晶硅。
9.根据权利要求1或2所述的降低MOS晶体管短沟道效应的方法，其特征在于，三角形源极和三角形漏极的材料为SiGe或者SiC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310438559.8A CN104465383B (zh) | 2013-09-23 | 2013-09-23 | 降低mos晶体管短沟道效应的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310438559.8A CN104465383B (zh) | 2013-09-23 | 2013-09-23 | 降低mos晶体管短沟道效应的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465383A CN104465383A (zh) | 2015-03-25 |
| CN104465383B true CN104465383B (zh) | 2018-03-06 |
Family
ID=52911247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310438559.8A Active CN104465383B (zh) | 2013-09-23 | 2013-09-23 | 降低mos晶体管短沟道效应的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465383B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6549552B2 (ja) * | 2016-12-27 | 2019-07-24 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927130B2 (en) * | 2001-05-30 | 2005-08-09 | Sony Corporation | Method of manufacturing a trench gate type field effect transistor |
| CN102511081A (zh) * | 2009-09-24 | 2012-06-20 | 国际商业机器公司 | 用于形成具有嵌入应力源的高性能场效应晶体管的方法和结构 |
| CN102637728A (zh) * | 2011-02-14 | 2012-08-15 | 台湾积体电路制造股份有限公司 | 制造应变源极/漏极结构的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040095075A (ko) * | 2003-05-06 | 2004-11-12 | 삼성전자주식회사 | 반도체 소자에서 게이트 형성 방법 |
| KR20080002446A (ko) * | 2006-06-30 | 2008-01-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| DE102010064284B4 (de) * | 2010-12-28 | 2016-03-31 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Verfahren zur Herstellung eines Transistors mit einer eingebetteten Sigma-förmigen Halbleiterlegierung mit erhöhter Gleichmäßigkeit |
-
2013
- 2013-09-23 CN CN201310438559.8A patent/CN104465383B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927130B2 (en) * | 2001-05-30 | 2005-08-09 | Sony Corporation | Method of manufacturing a trench gate type field effect transistor |
| CN102511081A (zh) * | 2009-09-24 | 2012-06-20 | 国际商业机器公司 | 用于形成具有嵌入应力源的高性能场效应晶体管的方法和结构 |
| CN102637728A (zh) * | 2011-02-14 | 2012-08-15 | 台湾积体电路制造股份有限公司 | 制造应变源极/漏极结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465383A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11749752B2 (en) | Doping profile for strained source/drain region | |
| KR101386838B1 (ko) | 도핑된 ＳｉＧｅ 소스/드레인 스트레서 증착을 위한 방법 및 장치 | |
| US8962400B2 (en) | In-situ doping of arsenic for source and drain epitaxy | |
| JP5373722B2 (ja) | 蓄積型ｆｉｎｆｅｔ、回路、及びその製造方法 | |
| CN101136435B (zh) | 半导体的结构 | |
| US9349862B2 (en) | Method of fabricating semiconductor devices | |
| US9034741B2 (en) | Halo region formation by epitaxial growth | |
| US20130175585A1 (en) | Methods of Forming Faceted Stress-Inducing Stressors Proximate the Gate Structure of a Transistor | |
| US9391188B2 (en) | Semiconductor device and method for fabricating semiconductor device | |
| US9324831B2 (en) | Forming transistors without spacers and resulting devices | |
| US9461145B2 (en) | OPC enlarged dummy electrode to eliminate ski slope at eSiGe | |
| US8642414B2 (en) | MOS transistor structure with in-situ doped source and drain and method for forming the same | |
| US20160056285A1 (en) | High-voltage metal-oxide-semiconductor transistor device with increased cutoff frequency | |
| US10903080B2 (en) | Transistor device and method for preparing the same | |
| US20180308977A1 (en) | Embedded sige process for multi-threshold pmos transistors | |
| CN104465383B (zh) | 降低mos晶体管短沟道效应的方法 | |
| CN106328505A (zh) | 半导体结构的形成方法 | |
| US9412869B2 (en) | MOSFET with source side only stress | |
| US9455140B2 (en) | Methods of forming doped epitaxial SiGe material on semiconductor devices | |
| US11183591B2 (en) | Lateral double-diffused metal-oxide-semiconductor (LDMOS) fin field effect transistor with enhanced capabilities | |
| CN108010881B (zh) | 半导体装置的制造方法 | |
| CN103779218A (zh) | 半导体器件及其制造方法 | |
| KR101706450B1 (ko) | 무도핑 채널을 갖는 ｍｏｓｆｅｔ을 제조하는 방법 | |
| CN110034013B (zh) | 半导体装置的制造方法 | |
| CN104795441A (zh) | 一种半导体器件及其制造方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |