CN110187615B - 一种提高套刻精度的对准标识设计方法 - Google Patents

一种提高套刻精度的对准标识设计方法 Download PDF

Info

Publication number
CN110187615B
CN110187615B CN201910529975.6A CN201910529975A CN110187615B CN 110187615 B CN110187615 B CN 110187615B CN 201910529975 A CN201910529975 A CN 201910529975A CN 110187615 B CN110187615 B CN 110187615B
Authority
CN
China
Prior art keywords
alignment mark
layer
alignment
exposed
design method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910529975.6A
Other languages
English (en)
Other versions
CN110187615A (zh
Inventor
赖璐璐
钱睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910529975.6A priority Critical patent/CN110187615B/zh
Publication of CN110187615A publication Critical patent/CN110187615A/zh
Application granted granted Critical
Publication of CN110187615B publication Critical patent/CN110187615B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种提高套刻精度的对准标识设计方法，包括：前一层光刻层的对准标识放置于第一位置；当层曝光时，将对准标识放置于第二位置，同时将第一位置曝开，之后将曝开的第一位置填充金属；第三层曝光时，将对准标识放回所述第一位置，同时将第二位置曝开，之后将曝开的第二位置填充金属；后续层曝光时的对准标识位置设计依次类推。本发明的对准标识的位置摆放及前后层堆叠的设计可以有效减少对准标识的摆放空间，同时使对准标识底层薄膜更加稳定，因此可以提高套刻精度的稳定性，有利于日常跑货的维护及套刻精度的提高。此外，本发明的对准标识设计还有利于对套刻精度进行预测，节省新产品试跑时间，提高生产能力。

Description

一种提高套刻精度的对准标识设计方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种提高套刻精度的对准标识设计方法。
背景技术
光刻机的对准系统负责把掩模上的图形(当层)和圆晶上已有图形(前层)对准，以保证曝光后图形之间的准确套刻。在实际光刻工艺中，这种对准操作需要进行两次。第一次是粗对准，即在圆晶上选取一个区域中的两个对准标识和掩模版上的两个对准标识对准。第二步是精细对准，一般是选取多个曝光区域中的对准标识分别和掩模版上的标识对准，计算出修正量。能在对准激光照射下产生衍射的周期性图形都可以用作对准标识，除此之外，对准标识的设计还必须满足以下条件：第一，圆晶上的对准标识必须不容易被工艺破坏；第二，便于放置在掩模版上，不影响器件；第三，能有效地被对准光学系统探测到，并提供最大的信号强度。
曝光显影后存留在光刻胶上的图形(当层)必须与圆晶衬底上已有的图形(前层)对准，这样才能保证器件各部分之间连接正确。圆晶上当前层与前层之间的相对位置称为套刻误差(overlay)，套刻误差定量地描述了当前的图形相对于前层图形沿X和Y方向的偏差，以及这种偏差在圆晶表面的分布，是监测光刻工艺好坏的一个关键指标。
如图1所示，图1显示为现有技术中光刻工艺中套刻误差的反馈和控制系统的示意图。首先是光刻机的对准系统测量圆晶的位置，和掩模上的图形对准，实施曝光；显影后，圆晶被送到套刻误差测量设备测量套刻误差，这些套刻误差数据被上传到专用软件中，用特殊的模型计算出可以被修正的量；最后，这些修正量被反馈到光刻机的对准系统，对曝光位置做进一步的修正，实现高套刻精度。
现有技术中，对准标识(M1Mark、M2Mark、M3Mark)间隔地排列于切割道(scribeline)中，位置摆放上互相不重叠，如图2所示，图2为现有技术中对准标识摆放位置设计纵截面图。同时由于切割道空间有限，对准标识不会在一条切割道一路排列下去，而是会被排列在不同的切割道中，如图3所示，图3显示为现有技术中对准标识排列在切割道上的示意图。综上所示，对准标识的排列并没有遵循一定的规则，因此，对准标识周围的环境也是不规则变化，而对准标识周围的环境对光刻机的对准操作有很大的影响。
因此，需要提出一种新的设计方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高套刻精度的对准标识设计方法，用于解决现有技术中准标识位置的摆放占用空间以及由于准标识底层薄膜不稳定而导致套刻精度不稳定的问题。
为实现上述目的及其他相关目的，本发明提供一种提高套刻精度的对准标识设计方法，该方法至少包括以下步骤：步骤一、前一层光刻层的对准标识放置于第一位置；步骤二、当层曝光时，将所述对准标识放置于第二位置，同时将所述第一位置曝开，之后将曝开的所述第一位置填充金属；步骤三、第三层曝光时，将所述对准标识放回所述第一位置，同时将所述第二位置曝开，之后将曝开的所述第二位置填充金属；步骤四、后续层曝光时的所述对准标识位置设计依照步骤一至步骤三依次类推。
优选地，步骤二至步骤四在所述第一位置和所述第二位置填充的金属为铜。
优选地，步骤二中将所述对准标识放置于与所述第一位置临近的第二位置。
优选地，所述对准标识的形状为矩形。
优选地，所述对准标识在所述第一位置和第二位置的摆放呈相互平行。
优选地，所述对准标识在所述第一位置和第二位置的摆放呈相互垂直。
优选地，所述对准标识位于晶圆的切割道中。
优选地，该设计方法用于22nm、20nm、32nm、28nm、45nm、40nm、65nm、55nm、90nm、130nm以及小于或等于16nm的技术节点。
优选地，所述对准标识位于掩膜版上。
如上所述，本发明的提高套刻精度的对准标识设计方法，具有以下有益效果：本发明的对准标识的位置摆放及前后层堆叠的设计可以有效减少对准标识的摆放空间，同时使对准标识底层薄膜更加稳定，因此可以提高套刻精度的稳定性，有利于日常跑货的维护及套刻精度的提高。此外，本发明的对准标识设计还有利于对套刻精度进行预测，节省新产品试跑时间，提高生产能力。
附图说明
图1显示为现有技术中光刻工艺中套刻误差的反馈和控制系统的示意图；
图2显示为现有技术中对准标识摆放位置设计纵截面图；
图3显示为现有技术中对准标识排列在切割道上的示意图；
图4显示为本发明的提高套刻精度的对准标识设计方法的流程示意图；
图5显示为本发明的对准标识摆放位置设计纵截面图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
参考图4，图4显示为本发明的提高套刻精度的对准标识设计方法的流程示意图。本发明提供一种提高套刻精度的对准标识设计方法，该方法至少包括以下步骤：
步骤一、前一层光刻层的对准标识放置于第一位置；优选地，所述对准标识的形状为矩形。如图5所示，图5显示为本发明的对准标识摆放位置设计纵截面图。其中，前一层M1的对准标记M1Mark在所述第一位置，本发明所述的前一层包括第一金属层。所述对准标识的形状可以为矩形，该矩形指的是俯视所述前一层所看到的形状。
步骤二、当层曝光时，将所述对准标识放置于第二位置，同时将所述第一位置曝开，之后将曝开的所述第一位置填充金属；也就是说，所述当层M2位于所述前一层之上，对所述当层M2曝光的过程包括：将光刻胶悬涂在所述当层M2上，根据所述当层M2的图案进行曝光。对所述当层曝光时，所述对准标识M2Mark位于所述当层M2的所述第二位置，该步骤二将所述第一位置曝开指的是将所述当层M2上的第一位置曝开，该第一位置位于所述前一层的对准标记M1Mark的上方，该位置亦指所述当层的第一位置。所谓曝开指的是悬涂光刻胶后，将所述当层M2上的所述第一位置进行显影之后形成凹槽，之后将曝开所形成区域填充金属。本发明优选地，该步骤中所述第一位置填充的金属为铜。使对准标识底层薄膜更加稳定，因此可以提高套刻精度的稳定性，有利于日常跑货的维护及套刻精度的提高。
如图5所示，进一步地，步骤二中将所述对准标识放置于与所述第一位置临近的第二位置。也就是说，对准标识M1Mark位于第一位置，对准标识M2Mark位于第二位置，第一、第二位置在所述当层M2为临近的两个位置，并且对于所述前一层和所述当层，所述第一位置形成层叠状态，所述第二位置形成层叠状态。
本发明更进一步地，本实施例中，所述对准标识在所述第一位置和第二位置的摆放呈相互平行。由于本实施例中所述对准标识的形状为矩形，该矩形是俯视所述前一层所看到的形状，因此优选地，所述对准标识在所述第一位置和所述第二位置的摆放呈现平行状，以节省摆放面积。
步骤三、第三层曝光时，将所述对准标识放回所述第一位置，同时将所述第二位置曝开，之后将曝开的所述第二位置填充金属；如图5所示，所述第三层M3层叠于所述当层M2之上，对所述第三层M3进行曝光时，该层所述的对准标识设计于该第三层M3的第一位置，所述第三层M3的所述第一位置层叠于所述当层M2和所述前一层M1的所述第一位置，所述第三层M3的所述第二位置层叠于所述当层M2和所述前一层M1的所述第二位置；该步骤对所述第三层进行曝时，将所述第三层上的所述第二位置进行显影，之后形成凹槽，并填充金属。本发明优选地，该步骤中所述第二位置填充的金属为铜。可以使对准标识底层薄膜更加稳定，因此可以提高套刻精度的稳定性，有利于日常跑货的维护及套刻精度的提高。
步骤四、后续层曝光时的所述对准标识位置设计依照步骤一至步骤三依次类推。如图5所示，例如对第四层M4曝光时，将所述对准标识M4Mark放回所述第二位置，同时将所述第一位置曝开，之后将曝开的所述第一位置填充金属。如图5所示，所述第四层M4层叠于所述第三层M3之上，对所述第四层M4进行曝光时，该层所述的对准标识设计于该第四层M4的第二位置，所述第四层M4的所述第二位置层叠于所述第三层M3的所述第二位置，所述第四层M4的所述第一位置层叠于所述第三层M3的所述第一位置；该步骤对所述第四层进行曝时，将所述第四层上的所述第一位置进行显影，之后形成凹槽，并填充金属。本发明优选地，该步骤中所述第一位置填充的金属为铜。可以使对准标识底层薄膜更加稳定，因此可以提高套刻精度的稳定性，有利于日常跑货的维护及套刻精度的提高。
参考图5所示的对准标识的摆放设计，产品后段光刻层实际试跑时，可进行如下步骤：
1)当新产品的掩膜板到达之后，依据对准标识的摆放位置进行归类，对准标识在所述第一位置的为一类，对准标识在所述第二位置的为另外一类；
2)对当层M2进行试跑(试生产子批)，确定套刻误差的最佳工艺修正值(BPC:bestprocess correction)；
3)将所述当层M2套刻误差的最佳工艺修正值作为第一通孔层V1的下货值进行跑货；
4)对所述第三层M3进行试跑(试生产子批)，确定套刻误差的最佳工艺修正值(BPC:best process correction)；
5)将所述第三层M3套刻误差的最佳工艺修正值作为第二通孔层V2的下货值进行跑货；
6)将所述当层M2套刻误差的最佳工艺修正值作为第四层M4和第三通孔层V3的下货值进行跑货；
7)将所述第三层M3套刻误差的最佳工艺修正值作为第五层M5和第四通孔层V4的下货值进行跑货；
8)以此类推，对之后的光刻层的工艺条件做预补值。
此外，如果将所述第三层M3和所述当层M2曝光时的对准标识，即M2mark和M1mark周边物理环境设计得尽量一致，对所述第三层M3进行试跑时，可以直接用所述当层M2套刻误差的最佳工艺修正值作为所述第三层M3的下货值。
本实施例优选地，所述对准标识位于晶圆的切割道中。
进一步地，本实施例的所述对准标识设计方法用于22nm、20nm、32nm、28nm、45nm、40nm、65nm、55nm、90nm、130nm以及小于或等于16nm的技术节点。
实施例二
参考图4，图4显示为本发明的提高套刻精度的对准标识设计方法的流程示意图。本发明提供一种提高套刻精度的对准标识设计方法，该方法至少包括以下步骤：
步骤一、前一层光刻层的对准标识放置于第一位置；优选地，所述对准标识的形状为矩形。如图5所示，图5显示为本发明的对准标识摆放位置设计纵截面图。其中，前一层M1的对准标记M1Mark在所述第一位置，本发明所述的前一层包括第一金属层。所述对准标识的形状可以为矩形，该矩形指的是俯视所述前一层所看到的形状。
步骤二、当层曝光时，将所述对准标识放置于第二位置，同时将所述第一位置曝开，之后将曝开的所述第一位置填充金属；也就是说，所述当层M2位于所述前一层之上，对所述当层M2曝光的过程包括：将光刻胶悬涂在所述当层M2上，根据所述当层M2的图案进行曝光。对所述当层曝光时，所述对准标识M2Mark位于所述当层M2的所述第二位置，该步骤二将所述第一位置曝开指的是将所述当层M2上的第一位置曝开，该第一位置位于所述前一层的对准标记M1Mark的上方，该位置亦指所述当层的第一位置。所谓曝开指的是悬涂光刻胶后，将所述当层M2上的所述第一位置进行显影之后形成凹槽，之后将曝开所形成区域填充金属。本发明优选地，该步骤中所述第一位置填充的金属为铜。使对准标识底层薄膜更加稳定，因此可以提高套刻精度的稳定性，有利于日常跑货的维护及套刻精度的提高。
如图5所示，进一步地，步骤二中将所述对准标识放置于与所述第一位置临近的第二位置。也就是说，对准标识M1Mark位于第一位置，对准标识M2Mark位于第二位置，第一、第二位置在所述当层M2为临近的两个位置，并且对于所述前一层和所述当层，所述第一位置形成层叠状态，所述第二位置形成层叠状态。
本发明更进一步地，本实施例中，所述对准标识在所述第一位置和第二位置的摆放呈相互垂直。由于本实施例中所述对准标识的形状为矩形，该矩形是俯视所述前一层所看到的形状，因此优选地，所述对准标识在所述第一位置和第二位置的摆放呈相互垂直。
步骤三、第三层曝光时，将所述对准标识放回所述第一位置，同时将所述第二位置曝开，之后将曝开的所述第二位置填充金属；如图5所示，所述第三层M3层叠于所述当层M2之上，对所述第三层M3进行曝光时，该层所述的对准标识设计于该第三层M3的第一位置，所述第三层M3的所述第一位置层叠于所述当层M2和所述前一层M1的所述第一位置，所述第三层M3的所述第二位置层叠于所述当层M2和所述前一层M1的所述第二位置；该步骤对所述第三层进行曝时，将所述第三层上的所述第二位置进行显影，之后形成凹槽，并填充金属。本发明优选地，该步骤中所述第二位置填充的金属为铜。可以使对准标识底层薄膜更加稳定，因此可以提高套刻精度的稳定性，有利于日常跑货的维护及套刻精度的提高。
步骤四、后续层曝光时的所述对准标识位置设计依照步骤一至步骤三依次类推。如图5所示，例如对第四层M4曝光时，将所述对准标识M4Mark放回所述第二位置，同时将所述第一位置曝开，之后将曝开的所述第一位置填充金属。如图5所示，所述第四层M4层叠于所述第三层M3之上，对所述第四层M4进行曝光时，该层所述的对准标识设计于该第四层M4的第二位置，所述第四层M4的所述第二位置层叠于所述第三层M3的所述第二位置，所述第四层M4的所述第一位置层叠于所述第三层M3的所述第一位置；该步骤对所述第四层进行曝时，将所述第四层上的所述第一位置进行显影，之后形成凹槽，并填充金属。本发明优选地，该步骤中所述第一位置填充的金属为铜。可以使对准标识底层薄膜更加稳定，因此可以提高套刻精度的稳定性，有利于日常跑货的维护及套刻精度的提高。
参考图5所示的对准标识的摆放设计，产品后段光刻层实际试跑时，可进行如下步骤：
一、当新产品的掩膜板到达之后，依据对准标识的摆放位置进行归类，对准标识在所述第一位置的为一类，对准标识在所述第二位置的为另外一类；
二、对当层M2进行试跑(试生产子批)，确定套刻误差的最佳工艺修正值(BPC:bestprocess correction)；
三、将所述当层M2套刻误差的最佳工艺修正值作为第一通孔层V1的下货值进行跑货；
四、对所述第三层M3进行试跑(试生产子批)，确定套刻误差的最佳工艺修正值(BPC:best process correction)；
五、将所述第三层M3套刻误差的最佳工艺修正值作为第二通孔层V2的下货值进行跑货；
六、将所述当层M2套刻误差的最佳工艺修正值作为第四层M4和第三通孔层V3的下货值进行跑货；
七、将所述第三层M3套刻误差的最佳工艺修正值作为第五层M5和第四通孔层V4的下货值进行跑货；
八、以此类推，对之后的光刻层的工艺条件做预补值。
此外，如果将所述第三层M3和所述当层M2曝光时的对准标识，即M2mark和M1mark周边物理环境设计得尽量一致，对所述第三层M3进行试跑时，可以直接用所述当层M2套刻误差的最佳工艺修正值作为所述第三层M3的下货值。
本实施例优选地，所述对准标识位于晶圆的mainchip中。
进一步地，本实施例的所述对准标识设计方法用于22nm、20nm、32nm、28nm、45nm、40nm、65nm、55nm、90nm、130nm以及小于或等于16nm的技术节点。
综上所述，本发明的对准标识的位置摆放及前后层堆叠的设计可以有效减少对准标识的摆放空间，同时使对准标识底层薄膜更加稳定，因此可以提高套刻精度的稳定性，有利于日常跑货的维护及套刻精度的提高。此外，本发明的对准标识设计还有利于对套刻精度进行预测，节省新产品试跑时间，提高生产能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种提高套刻精度的对准标识设计方法，其特征在于，该方法至少包括以下步骤：
步骤一、前一层光刻层的对准标识放置于第一位置；
步骤二、当层曝光时，将当层的对准标识放置于第二位置，同时将当层与第一位置对应的位置曝开，之后将曝开的所述当层与第一位置对应的位置填充金属；所述曝开指的是悬涂光刻胶后，进行显影之后形成凹槽；
步骤三、第三层曝光时，将第三层的对准标识放回第三层与所述第一位置对应的位置处，同时将第三层与第二位置对应的位置曝开，之后将曝开的所述第三层与第二位置对应的位置填充金属；
步骤四、后续层曝光时的对准标识位置设计依照步骤一至步骤三依次类推。
2.根据权利要求1所述的提高套刻精度的对准标识设计方法，其特征在于：步骤二至步骤四在所述当层与第一位置对应的位置和所述第三层与第二位置对应的位置填充的金属为铜。
3.根据权利要求1所述的提高套刻精度的对准标识设计方法，其特征在于：步骤二中将当层的对准标识放置于与所述第一位置临近的第二位置。
4.根据权利要求1所述的提高套刻精度的对准标识设计方法，其特征在于：所述对准标识的形状为矩形。
5.根据权利要求4所述的提高套刻精度的对准标识设计方法，其特征在于：所述对准标识在所述第一位置和第二位置的摆放呈相互平行。
6.根据权利要求4所述的提高套刻精度的对准标识设计方法，其特征在于：所述对准标识在所述第一位置和第二位置的摆放呈相互垂直。
7.根据权利要求1所述的提高套刻精度的对准标识设计方法，其特征在于：所述对准标识位于晶圆的切割道中。
8.根据权利要求1所述的提高套刻精度的对准标识设计方法，其特征在于：该设计方法用于22nm、20nm、32nm、28nm、45nm、40nm、65nm、55nm、90nm、130nm以及小于或等于16nm的技术节点。
9.根据权利要求1所述的提高套刻精度的对准标识设计方法，其特征在于：所述对准标识位于掩膜版上。
CN201910529975.6A 2019-06-19 2019-06-19 一种提高套刻精度的对准标识设计方法 Active CN110187615B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910529975.6A CN110187615B (zh) 2019-06-19 2019-06-19 一种提高套刻精度的对准标识设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910529975.6A CN110187615B (zh) 2019-06-19 2019-06-19 一种提高套刻精度的对准标识设计方法

Publications (2)

Publication Number Publication Date
CN110187615A CN110187615A (zh) 2019-08-30
CN110187615B true CN110187615B (zh) 2021-12-07

Family

ID=67722415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910529975.6A Active CN110187615B (zh) 2019-06-19 2019-06-19 一种提高套刻精度的对准标识设计方法

Country Status (1)

Country Link
CN (1) CN110187615B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11803128B2 (en) 2020-10-15 2023-10-31 Changxin Memory Technologies, Inc. Control method and device of overlay accuracy

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001030613A (ja) * 1999-07-16 2001-02-06 Toppan Forms Co Ltd 偽造防止用紙の作成方法
CN101201544A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 半导体光刻方法
CN101593744A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 套刻对准标记及其制作方法
CN102376531A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 提高外延填充和cmp研磨后光刻标记信号的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403401B1 (en) * 2000-08-14 2002-06-11 St Assembly Test Services Pte Ltd Heat spreader hole pin 1 identifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001030613A (ja) * 1999-07-16 2001-02-06 Toppan Forms Co Ltd 偽造防止用紙の作成方法
CN101201544A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 半导体光刻方法
CN101593744A (zh) * 2008-05-29 2009-12-02 中芯国际集成电路制造(北京)有限公司 套刻对准标记及其制作方法
CN102376531A (zh) * 2010-08-12 2012-03-14 上海华虹Nec电子有限公司 提高外延填充和cmp研磨后光刻标记信号的方法

Also Published As

Publication number Publication date
CN110187615A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
JP5306989B2 (ja) 複数のフィールド及びアライメント・マークを有する基板を同時にパターニングする方法
CN100468193C (zh) 曝光掩模的图案修正方法和半导体器件的制造方法
TWI684074B (zh) 自參考與自校準之干擾圖型套疊測量
CN102866576B (zh) 一种掩膜板组及应用掩膜板组确定对位精度范围的方法
CN104698773B (zh) 光刻对准标记结构及其制造方法
CN102156392A (zh) 光刻机对准参数的检测装置及其检测方法
CN104898383B (zh) 双层套刻精度控制层次管理的方法、校准标记及测量系统
US6924068B2 (en) Photomask fabrication method, photomask, and exposure method thereof
WO2010086068A2 (en) Determining critical dimension or overlay variation of integrated circuit fields
TWI722699B (zh) 用於判定與半導體製程的效能度量有關之校正之方法、獲得用於判定與微影程序之效能度量有關的校正之至少一個經訓練模型的方法、電腦程式、及相關聯之非暫時性電腦程式載體及處理裝置
US8137875B2 (en) Method and apparatus for overlay compensation between subsequently patterned layers on workpiece
CN110187615B (zh) 一种提高套刻精度的对准标识设计方法
CN101526735B (zh) 光掩模设计方法以及使用光掩模制造半导体器件的方法
CN104898368A (zh) 基于双层图形的光学临近效应修正方法
CN105204299B (zh) 对准精度测量的图形结构
US20130328155A1 (en) Generation of additional shapes on a photomask for a multiple exposure process
CN108490746A (zh) 一种光刻对准标记及其对准方法
US7550237B2 (en) Systems and methods for determining width/space limits for mask layout
KR20110133571A (ko) 광학 리소그래피 장치
CN114371602B (zh) 套刻精度的控制方法和装置
CN105137726A (zh) 光刻工艺曝光焦距的监测方法
CN115453828A (zh) 补偿高阶套刻误差的方法
JP6774269B2 (ja) 計測方法、計測装置、露光装置及び物品の製造方法
CN114113091A (zh) 增加框架均匀性量测的掩膜版设计方法
CN105446090B (zh) 对准测量方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant