CN113113347A - 浅沟槽隔离结构及其制备方法 - Google Patents
浅沟槽隔离结构及其制备方法 Download PDFInfo
- Publication number
- CN113113347A CN113113347A CN202010026996.9A CN202010026996A CN113113347A CN 113113347 A CN113113347 A CN 113113347A CN 202010026996 A CN202010026996 A CN 202010026996A CN 113113347 A CN113113347 A CN 113113347A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- shallow trench
- ions
- isolation structure
- trench isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 55
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000011049 filling Methods 0.000 claims abstract description 91
- 238000000034 method Methods 0.000 claims abstract description 85
- 150000002500 ions Chemical class 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 35
- 230000001681 protective effect Effects 0.000 claims abstract description 22
- 239000002253 acid Substances 0.000 claims abstract description 9
- -1 carbon ions Chemical class 0.000 claims description 36
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 34
- 239000000243 solution Substances 0.000 claims description 29
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 14
- 239000003929 acidic solution Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 23
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000047 product Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种浅沟槽隔离结构及其制备方法，浅沟槽隔离结构包括衬底、保护氧化层及填充氧化层；通过形成具有掺杂离子的填充氧化层，以降低填充氧化层在酸性溶液中的刻蚀速率，提高填充氧化层的刻蚀选择比；进一步的，可形成具有不同的掺杂离子及不同的掺杂浓度的填充氧化层，以降低工艺复杂度，提高操作便捷性，且易于调控。本发明可有效减轻浅沟槽隔离结构产生边沟的现象，制备高质量的产品。
Description
技术领域
本发明涉及微电子领域，尤其涉及一种浅沟槽隔离结构及其制备方法。
背景技术
随着集成电路技术的不断缩微，目前主流的集成电路制造中，绝缘结构普遍采用浅沟槽隔离(Shallow Trench Isolation，STI)结构，以对相邻的主动区域器件进行隔离，满足工艺和器件的要求。
浅沟槽隔离结构的制备，通常是在半导体衬底上沉积氮化硅层，然后图形化氮化硅层，形成硬掩膜，接着蚀刻衬底，以在相邻的器件之间形成浅沟槽，而后在浅沟槽中填充氧化层，以形成浅沟槽隔离结构，用以隔离相邻的器件。然而在后续工艺中，如在去除氮化硅层、氧化层等工艺时，会对填充氧化层造成损伤，使得填充氧化层形成边沟(Divot)，而边沟的形成会对位于浅沟槽隔离结构附近的器件的电特性产生影响，降低产品质量。
目前，为解决浅沟槽隔离结构的边沟问题，通常采用制备侧墙的方法，以对浅沟槽隔离结构进行保护，即在去除氮化硅层后，通过在填充氧化层的表面形成保护氧化层，通过刻蚀保护氧化层，以在填充氧化层的侧边形成侧墙，以通过侧墙保护填充氧化层，降低后续工艺对填充氧化层的损伤。然而采用该方法，由于侧墙的添加，会使得制备的浅沟槽隔离结构的尺寸增加，从而降低了空间利用率，这与微电子追求微型化的发展趋势相违背，且侧墙的制备工艺较复杂，操作便捷性较差，难以调制。
因此，提供一种新型的浅沟槽隔离结构及其制备方法，以有效解决浅沟槽隔离结构的边沟问题，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构及其制备方法，用于解决现有技术中浅沟槽隔离结构的边沟问题。
为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构的制备方法，包括以下步骤：
提供基底，所述基底包括设置有浅沟槽的衬底，以及位于所述衬底上的依次堆叠设置的衬垫氧化层及氮化硅层，且所述衬垫氧化层及氮化硅层显露所述浅沟槽；
形成保护氧化层，所述保护氧化层覆盖所述浅沟槽的底部及侧壁；
形成填充氧化层，所述填充氧化层填充所述浅沟槽，且所述填充氧化层具有掺杂离子，以通过所述掺杂离子降低所述填充氧化层在酸性溶液中的刻蚀速率。
可选地，所述酸性溶液包括热磷酸、HF溶液、RCA溶液及BOE溶液中的一种。
可选地，所述掺杂离子包括碳离子、氮离子、硼离子、镓离子、磷离子及砷离子中的一种或组合。
可选地，形成所述填充氧化层的方法包括原位掺杂法；所述原位掺杂法包括HDP掺杂法或HARP掺杂法。
可选地，形成所述填充氧化层的方法包括以所述氮化硅层作为掩膜的离子注入掺杂法、DPN掺杂法及热扩散掺杂法中的一种。
可选地，当采用所述离子注入掺杂法或DPN掺杂法形成所述填充氧化层后，还包括退火的步骤。
可选地，在形成所述保护氧化层之前，还包括回蚀所述氮化硅层的步骤。
可选地，还包括去除所述氮化硅层及衬垫氧化层的步骤。
本发明还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括：
衬底，所述衬底设置有浅沟槽；
保护氧化层，所述保护氧化层覆盖所述浅沟槽的底部及侧壁；
填充氧化层，所述填充氧化层填充所述浅沟槽，且所述填充氧化层具有掺杂离子，以通过所述掺杂离子降低所述填充氧化层在酸性溶液中的刻蚀速率。
可选地，所述酸性溶液包括热磷酸、HF溶液、RCA溶液及BOE溶液中的一种。
可选地，所述填充氧化层中的所述掺杂离子包括碳离子、氮离子、硼离子、镓离子、磷离子及砷离子中的一种或组合。
可选地，所述填充氧化层覆盖所述衬底的部分上表面。
如上所述，本发明的浅沟槽隔离结构及其制备方法，浅沟槽隔离结构包括衬底、保护氧化层及填充氧化层；通过形成具有掺杂离子的填充氧化层，以降低填充氧化层在酸性溶液中的刻蚀速率，提高填充氧化层的刻蚀选择比；进一步的，可形成具有不同的掺杂离子及不同的掺杂浓度的填充氧化层，以降低工艺复杂度，提高操作便捷性，且易于调控。本发明可有效减轻浅沟槽隔离结构产生边沟的现象，制备高质量的产品。
附图说明
图1显示为本发明中的制备浅沟槽隔离结构的工艺流程示意图。
图2～图8显示为本发明中的制备浅沟槽隔离结构各步骤所呈现的结构示意图，其中图8还显示为本发明中的浅沟槽隔离结构的结构示意图。
元件标号说明
100 衬底
101 浅沟槽
200 衬垫氧化层
300 氮化硅层
400 保护氧化层
500 填充氧化层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
参阅图1，本实施例提供一种浅沟槽隔离结构的制备方法，通过形成具有掺杂离子的填充氧化层，以通过掺杂离子降低填充氧化层在酸性溶液中的刻蚀速率，从而可提高填充氧化层的刻蚀选择比，有效减轻浅沟槽隔离结构产生边沟的现象，具体参阅图2～图8。
首先，参阅图2，提供基底，所述基底包括设置有浅沟槽101的衬底100，以及位于所述衬底100上的依次堆叠设置的衬垫氧化层200及氮化硅层300，且所述衬垫氧化层200及氮化硅层300显露所述浅沟槽101。
具体的，所述衬底100可选自N型硅衬底、P型硅衬底、绝缘体上硅(SOI)衬底等。所述衬垫氧化层200可以为氧化硅层，以通过所述衬垫氧化层200为形成所述氮化硅层300提供缓冲层，从而可避免所述氮化硅层300直接形成在所述衬底100上，以避免由于应力较大在所述衬底100的表面造成位错；并且所述衬垫氧化层200还可以作为后续去除所述氮化硅层300的步骤中的刻蚀停止层。所述氮化硅层300可作为后续平坦化的停止层。其中，所述衬垫氧化层200可选用热氧化工艺形成，所述氮化硅层300可选用HDP(High Dense Plasma，高密度等离子体)工艺或HARP(High Aspect Ratio Process，高高宽比)工艺形成，而后可在所述氮化硅层300表面形成与所述浅沟槽101相对应的光刻胶图形(未图示)，以所述光刻胶图形为掩膜，采用等离子体刻蚀工艺依次刻蚀所述氮化硅层300和所述衬垫氧化层200，直至所述衬底100形成开口，而后再沿所述开口采用如等离子体刻蚀工艺在所述衬底100上形成所述浅沟槽101，但所述基底的结构及制备方法并非局限于此。
接着，形成保护氧化层400，所述保护氧化层400覆盖所述浅沟槽101的底部及侧壁。
具体的，所述保护氧化层400包括但不仅限于二氧化硅层，所述保护氧化层400的形成工艺可为热氧化工艺，优选地，所述热氧化工艺可以选用炉管热生长方式，但并非局限于此。所述保护氧化层400的厚度范围可包括10埃～300埃，如20埃、40埃、100埃、150埃等。所述保护氧化层400可用于修补所述衬底100的损伤部分，还可用于将刻蚀工艺造成的尖角部分圆化处理，以及用于保护位于衬底100中的器件以避免器件氧化，也在一定程度上阻挡工艺中产生的副产物对位于衬底100中的有源区的侵害。
作为示例，在形成所述保护氧化层400之前，还包括回蚀所述氮化硅层300的步骤。
具体的，参阅图3及图4，本实施例中，在形成所述保护氧化层400之前，对所述氮化硅层300进行了回蚀，以便于后续形成覆盖所述衬底100的部分上表面的填充氧化层500，以进一步的减轻所述浅沟槽隔离结构产生边沟的现象。其中，在回蚀所述氮化硅层300的过程中或之后，所述衬垫氧化层200也可被刻蚀掉，以显露部分所述衬底100的上表面，如图3及图4，关于所述衬垫氧化层200的回蚀，此处不作过分限制。
接着，形成所述填充氧化层500，所述填充氧化层500填充所述浅沟槽101，且所述填充氧化层500具有掺杂离子，以通过所述掺杂离子降低所述填充氧化层500在所述酸性溶液中的刻蚀速率，提高所述填充氧化层500的刻蚀选择比。
作为示例，所述酸性溶液包括热磷酸、HF溶液、RCA溶液及BOE溶液中的一种。
具体的，可采用所述酸性溶液在后续工艺中去除所述氮化硅层300、对所述衬垫氧化层200进行预清洗或去除所述衬垫氧化层200，但并非局限于此，也可为其他使用到所述酸性溶液进行刻蚀或清洗的步骤，此处不作过分限制。其中，所述酸性溶液包括热磷酸、HF溶液、RCA溶液及BOE溶液中的一种，具体根据需要进行选择，此处不作过分限制。由于所述填充氧化层500具有所述掺杂离子，因此通过所述掺杂离子可降低所述填充氧化层500在所述酸性溶液中的刻蚀速率，提高所述填充氧化层500的刻蚀选择比，以减缓所述浅沟槽隔离结构的边沟现象。
作为示例，所述掺杂离子包括碳离子、氮离子、硼离子、镓离子、磷离子及砷离子中的一种或组合。
具体的，当采用不同的掺杂离子、同种掺杂浓度，或采用同种掺杂离子、不同掺杂浓度，或采用不同掺杂离子、不同掺杂浓度对所述填充氧化层500进行掺杂时，可获得不同掺杂的所述填充氧化层500，由于所述填充氧化层500的刻蚀速率与掺杂离子的种类、浓度有关，且所述掺杂离子可有效减缓所述填充氧化层500的刻蚀速率，从而通过控制所述掺杂离子的种类及浓度，可提供掺杂可调的所述填充氧化层500，从而扩大所述浅沟槽隔离结构的应用范围，具有较高的面积利用率，且制备工艺复杂度较低、操作便捷性较高，易于调控。
作为示例，形成所述填充氧化层500的方法包括以所述氮化硅层300作为掩膜，进行离子注入掺杂法、DPN掺杂法及热扩散掺杂法中的一种。
具体的，参阅图5～图7，先采用HDP工艺或HARP工艺，以形成填充所述浅沟槽101的所述填充氧化层500，所述填充氧化层500可采用氧化硅层，但并非局限于此，如图5；而后平坦化所述填充氧化层500，并以所述氮化硅层300作为平坦化的停止层，直至暴露出所述氮化硅层300，其中，平坦化的方法可包括化学机械抛光工艺(CMP)，但并非局限于此，如图6；而后以所述氮化硅层300作为掩膜，采用所述离子注入掺杂法、DPN掺杂法及热扩散掺杂法中的一种，对所述填充氧化层500进行掺杂，从而确保至少所述填充氧化层500中位于所述浅沟槽开口处及以上的部分中具有所述掺杂离子，以减缓所述填充氧化层500在所述酸性溶液中的刻蚀速率，从而提高所述填充氧化层500的刻蚀选择比，减缓所述浅沟槽隔离结构的边沟现象。
作为示例，当采用所述离子注入掺杂法或DPN掺杂法形成所述填充氧化层500后，还包括退火的步骤，以修复由于所述离子注入或DPN掺杂法所造成的损伤。
作为示例，形成所述填充氧化层500的方法还包括原位掺杂法(In-Situ)；所述原位掺杂法包括HDP掺杂法或HARP掺杂法，即在形成所述填充氧化层500时，即可形成掺杂的所述填充氧化层500，如图5，而无需再进行如图7中的掺杂步骤，以进一步的降低工艺复杂度，提高制程效率，所述填充氧化层500的形成方法，可根据需要进行选择，此处不作过分限制。
作为示例，还包括去除所述氮化硅层300及衬垫氧化层200的步骤。
具体的，参阅图8，在去除所述氮化硅层300及衬垫氧化层200的步骤之后，由于掺杂的所述填充氧化层500的作用，可减缓所述浅沟槽隔离结构的边沟现象，以制备高质量的产品。
如图8，本实施例还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括衬底100、保护氧化层400及填充氧化层500。本实施例的所述浅沟槽隔离结构可采用上述方法制备，但并非局限于此。其中，所述衬底100设置有浅沟槽101，所述保护氧化层400覆盖所述浅沟槽101的底部及侧壁，所述填充氧化层500填充所述浅沟槽101，且所述填充氧化层500具有掺杂离子，以通过所述掺杂离子降低所述填充氧化层500在酸性溶液中的刻蚀速率，提高所述填充氧化层500的刻蚀选择比。
本实施例的所述浅沟槽隔离结构，通过具有掺杂离子的所述填充氧化层500，可降低所述填充氧化层500在所述酸性溶液中的刻蚀速率，从而提高所述填充氧化层500的刻蚀选择比，可有效减轻所述浅沟槽隔离结构产生边沟的现象，以制备高质量的产品。
作为示例，所述酸性溶液包括热磷酸、HF溶液、RCA溶液及BOE溶液中的一种，具体根据需要进行选择，此处不作过分限制。
作为示例，所述填充氧化层500中的所述掺杂离子包括碳离子、氮离子、硼离子、镓离子、磷离子及砷离子中的一种或组合。
具体的，当采用不同的掺杂离子、同种掺杂浓度，或采用同种掺杂离子、不同掺杂浓度，或采用不同掺杂离子、不同掺杂浓度对所述填充氧化层500进行掺杂时，可获得不同掺杂的所述填充氧化层500，由于所述填充氧化层500的刻蚀速率与掺杂离子的种类、浓度有关，且所述掺杂离子可有效减缓所述填充氧化层500的刻蚀速率，从而通过控制所述掺杂离子的种类及浓度，可提供掺杂可调的所述填充氧化层500，从而扩大所述浅沟槽隔离结构的应用范围，具有较高的面积利用率，且制备工艺复杂度较低、操作便捷性较高，易于调控。
作为示例，所述填充氧化层500覆盖所述衬底100的部分上表面，以进一步的减轻所述浅沟槽隔离结构产生边沟的现象。
综上所述，本发明的浅沟槽隔离结构及其制备方法，浅沟槽隔离结构包括衬底、保护氧化层及填充氧化层；通过形成具有掺杂离子的填充氧化层，以降低填充氧化层在酸性溶液中的刻蚀速率，提高填充氧化层的刻蚀选择比；进一步的，可形成具有不同的掺杂离子及不同的掺杂浓度的填充氧化层，以降低工艺复杂度，提高操作便捷性，且易于调控。本发明可有效减轻浅沟槽隔离结构产生边沟的现象，制备高质量的产品。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种浅沟槽隔离结构的制备方法，其特征在于，包括以下步骤：
提供基底，所述基底包括设置有浅沟槽的衬底，以及位于所述衬底上的依次堆叠设置的衬垫氧化层及氮化硅层，且所述衬垫氧化层及氮化硅层显露所述浅沟槽；
形成保护氧化层，所述保护氧化层覆盖所述浅沟槽的底部及侧壁；
形成填充氧化层，所述填充氧化层填充所述浅沟槽，且所述填充氧化层具有掺杂离子，以通过所述掺杂离子降低所述填充氧化层在酸性溶液中的刻蚀速率。
2.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述酸性溶液包括热磷酸、HF溶液、RCA溶液及BOE溶液中的一种。
3.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：所述掺杂离子包括碳离子、氮离子、硼离子、镓离子、磷离子及砷离子中的一种或组合。
4.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：形成所述填充氧化层的方法包括原位掺杂法；所述原位掺杂法包括HDP掺杂法或HARP掺杂法。
5.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：形成所述填充氧化层的方法包括以所述氮化硅层作为掩膜的离子注入掺杂法、DPN掺杂法及热扩散掺杂法中的一种。
6.根据权利要求5所述的浅沟槽隔离结构的制备方法，其特征在于：当采用所述离子注入掺杂法或DPN掺杂法形成所述填充氧化层后，还包括退火的步骤。
7.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：在形成所述保护氧化层之前，还包括回蚀所述氮化硅层的步骤。
8.根据权利要求1所述的浅沟槽隔离结构的制备方法，其特征在于：还包括去除所述氮化硅层及衬垫氧化层的步骤。
9.一种浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构包括：
衬底，所述衬底设置有浅沟槽；
保护氧化层，所述保护氧化层覆盖所述浅沟槽的底部及侧壁；
填充氧化层，所述填充氧化层填充所述浅沟槽，且所述填充氧化层具有掺杂离子，以通过所述掺杂离子降低所述填充氧化层在酸性溶液中的刻蚀速率。
10.根据权利要求9所述的浅沟槽隔离结构，其特征在于：所述酸性溶液包括热磷酸、HF溶液、RCA溶液及BOE溶液中的一种。
11.根据权利要求9所述的浅沟槽隔离结构，其特征在于：所述填充氧化层中的所述掺杂离子包括碳离子、氮离子、硼离子、镓离子、磷离子及砷离子中的一种或组合。
12.根据权利要求9所述的浅沟槽隔离结构，其特征在于：所述填充氧化层覆盖所述衬底的部分上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010026996.9A CN113113347B (zh) | 2020-01-10 | 2020-01-10 | 浅沟槽隔离结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010026996.9A CN113113347B (zh) | 2020-01-10 | 2020-01-10 | 浅沟槽隔离结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113113347A true CN113113347A (zh) | 2021-07-13 |
| CN113113347B CN113113347B (zh) | 2023-01-13 |
Family
ID=76708739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010026996.9A Active CN113113347B (zh) | 2020-01-10 | 2020-01-10 | 浅沟槽隔离结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113113347B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238839A (zh) * | 2023-11-10 | 2023-12-15 | 合肥晶合集成电路股份有限公司 | 一种浅沟槽隔离结构及其形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100578240B1 (ko) * | 2004-12-31 | 2006-05-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｓｔｉ 형성 방법 |
| CN101308843A (zh) * | 2007-05-15 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构及制备该结构的制程 |
| CN101894786A (zh) * | 2009-05-20 | 2010-11-24 | 上海华虹Nec电子有限公司 | 浅沟槽隔离制备方法 |
| CN102122630A (zh) * | 2010-01-08 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN104157601A (zh) * | 2014-08-20 | 2014-11-19 | 上海华力微电子有限公司 | 形成浅沟槽隔离结构的方法 |
| CN104347472A (zh) * | 2013-07-29 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离的制造方法 |
| CN109411404A (zh) * | 2018-10-31 | 2019-03-01 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法和半导体器件 |
-
2020
- 2020-01-10 CN CN202010026996.9A patent/CN113113347B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100578240B1 (ko) * | 2004-12-31 | 2006-05-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｓｔｉ 형성 방법 |
| CN101308843A (zh) * | 2007-05-15 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构及制备该结构的制程 |
| CN101894786A (zh) * | 2009-05-20 | 2010-11-24 | 上海华虹Nec电子有限公司 | 浅沟槽隔离制备方法 |
| CN102122630A (zh) * | 2010-01-08 | 2011-07-13 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN104347472A (zh) * | 2013-07-29 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离的制造方法 |
| CN104157601A (zh) * | 2014-08-20 | 2014-11-19 | 上海华力微电子有限公司 | 形成浅沟槽隔离结构的方法 |
| CN109411404A (zh) * | 2018-10-31 | 2019-03-01 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法和半导体器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238839A (zh) * | 2023-11-10 | 2023-12-15 | 合肥晶合集成电路股份有限公司 | 一种浅沟槽隔离结构及其形成方法 |
| CN117238839B (zh) * | 2023-11-10 | 2024-02-09 | 合肥晶合集成电路股份有限公司 | 一种浅沟槽隔离结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113113347B (zh) | 2023-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10084071B2 (en) | Isolation structure of fin field effect transistor | |
| US20050101093A1 (en) | Method for preventing to form a spacer undercut in seg pre-clean process | |
| KR101821413B1 (ko) | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 | |
| CN106558478B (zh) | 形成半导体器件结构的方法 | |
| US7190007B2 (en) | Isolated fully depleted silicon-on-insulator regions by selective etch | |
| CN113113347B (zh) | 浅沟槽隔离结构及其制备方法 | |
| KR20010008579A (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR20030000134A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| US20050054204A1 (en) | Method of rounding top corner of trench | |
| KR100561515B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| US8133796B1 (en) | Method for fabricating shallow trench isolation structures | |
| KR20070002945A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100200751B1 (ko) | 반도체장치의 소자분리방법 | |
| CN117690954B (zh) | 一种半导体器件及其制作方法 | |
| KR100501641B1 (ko) | 반도체 소자의 웰 형성방법 | |
| CN117637597B (zh) | 一种半导体结构的制作方法 | |
| KR20020053565A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100540340B1 (ko) | 반도체 소자의 제조 방법 | |
| US20240006230A1 (en) | Shallow trench isolation structure with nitride pullback by implantation treatment | |
| CN112864093B (zh) | 半导体结构及其形成方法 | |
| KR101147376B1 (ko) | 반도체 소자의 제조방법 | |
| CN115440817A (zh) | 半导体结构及其形成方法 | |
| KR20020055883A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| CN117747536A (zh) | 一种半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |