CN117238839B - 一种浅沟槽隔离结构及其形成方法 - Google Patents
一种浅沟槽隔离结构及其形成方法 Download PDFInfo
- Publication number
- CN117238839B CN117238839B CN202311490233.XA CN202311490233A CN117238839B CN 117238839 B CN117238839 B CN 117238839B CN 202311490233 A CN202311490233 A CN 202311490233A CN 117238839 B CN117238839 B CN 117238839B
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- oxide layer
- bottom wall
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 93
- 238000002955 isolation Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000011049 filling Methods 0.000 claims abstract description 31
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims abstract description 30
- 238000001312 dry etching Methods 0.000 claims abstract description 27
- 239000001257 hydrogen Substances 0.000 claims abstract description 22
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 22
- -1 hydrogen ions Chemical class 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 239000007789 gas Substances 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种浅沟槽隔离结构及其形成方法，属于半导体的制作工艺领域，浅沟槽隔离结构的形成方法包括：提供衬底，衬底中形成有浅沟槽，浅沟槽的侧壁和底壁覆盖有垫底氧化层；通过含有氢离子的干法刻蚀工艺刻蚀底壁处部分厚度的垫底氧化层，以在底壁表面引入含羟基的基团；采用高纵横比工艺在浅沟槽中填充氧化物层，含羟基的基团使得氧化物层在底壁处的填充速率较在侧壁处的填充速率快，通过含有氢离子的干法刻蚀工艺刻蚀底壁处部分厚度的垫底氧化层，以在底壁表面引入含羟基的基团，意想不到的效果是，加快底壁处氧化物层的填充速率，使得氧化物层在底壁处的填充速率较在侧壁处的填充速率快，以避免浅沟槽提前封口，从而改善产生空隙的情况。
Description
技术领域
本发明涉及半导体的制作工艺领域，特别涉及一种浅沟槽隔离结构及其形成方法。
背景技术
随着微电子工艺进入深亚微米阶段后，为了实现高密度、高性能的大规模集成电路，半导体器件之间的隔离工艺变得越来越重要。
目前，通常采用浅沟槽隔离技术（STI，Shallow Trench Isolation）来实现有源器件的隔离。为了实现均匀无空隙（void）的浅沟槽填充，通常采用高密度等离子化气相沉积（HDP-CVD，high density plasma chemical vapor deposition）工艺或高纵横比工艺（HARP，High Aspect Ratio Process）形成氧化物层以填充浅沟槽，相较于HDP-CVD工艺，HARP工艺具有更好的填充特性，因此，HARP工艺形成氧化物层来填充沟槽得到了业界的广泛使用。在采用HARP工艺在沟槽中填充氧化物层时，由于氧化物层在不同的衬底上生长速率不同，在沟道的侧壁与底部的生长速率也不相同，这样很容易在浅沟槽隔离结构中形成空隙（void）a（如下图1）。
发明内容
本发明的目的在于，提供一种浅沟槽隔离结构及其形成方法，可以改善在浅沟槽隔离结构中产生空隙的情况。
为了解决上述问题，本发明提供一种浅沟槽隔离结构的形成方法，包括以下步骤：包括以下步骤：
提供衬底，所述衬底中形成有浅沟槽，所述浅沟槽的侧壁和底壁覆盖有垫底氧化层；
通过含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层，以在所述底壁表面引入含羟基的基团；以及
采用高纵横比工艺在所述浅沟槽中填充氧化物层，所述含羟基的基团使得所述氧化物层在所述底壁处的填充速率较在所述侧壁处的填充速率快，并形成浅沟槽隔离结构。
可选的，干法刻蚀工艺采用的刻蚀气体包括H2、CHF3及CH2F2。
可选的，干法刻蚀工艺后，所述底壁处的垫底氧化层的厚度为所述侧壁处的垫底氧化层的厚度的0.3倍~0.5倍。
可选的，含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层的方法包括：
在所述衬底上形成图形化的光刻胶层，图形化的所述光刻胶层暴露出所述浅沟槽的底壁，使得图形化的所述光刻胶层在所述底壁上方具有开口，且所述开口的关键尺寸小于所述浅沟槽的开口尺寸；
以图形化的所述光刻胶层为掩模，通过含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层，以在所述底壁表面引入含羟基的基团；以及
去除剩余所述光刻胶层。
进一步的，所述开口的关键尺寸为所述浅沟槽的开口尺寸的0.5倍~0.7倍。
可选的，提供的衬底具体包括：
提供衬底，在所述衬底上依次形成初始垫底氧化层、硬掩模层和图形化的初始光刻胶层；
以图形化的初始光刻胶层为掩膜刻蚀所述硬掩模层，并去除剩余所述初始光刻胶层；
以所述硬掩模层为掩膜依此刻蚀所述初始垫底氧化层和所述衬底，以在所述衬底中形成浅沟槽；以及
采用原位蒸汽产生工艺形成垫底氧化层，所述垫底氧化层覆盖所述浅沟槽的侧壁和底壁。
另一方面，本发明还提供一种浅沟槽隔离结构，包括衬底，所述衬底中形成有浅沟槽，所述浅沟槽的侧壁和底壁覆盖有垫底氧化层，所述浅沟槽中填充有氧化物层，所述氧化物层填充所述浅沟槽时，所述底壁表面具有含羟基的基团；
其中，所述垫底氧化层在所述浅沟槽的底壁厚度小于所述浅沟槽的侧壁厚度。
可选的，所述垫底氧化层在所述浅沟槽的底壁厚度是所述浅沟槽的侧壁厚度的0.3~0.5倍。
可选的，所述衬底上从下至上依次形成有初始垫底氧化层和硬掩模层，所述氧化物层还覆盖所述硬掩模层。
与现有技术相比，本发明具有以下有益效果：
本发明提供一种浅沟槽隔离结构及其形成方法，浅沟槽隔离结构的形成方法，包括以下步骤：提供衬底，所述衬底中形成有浅沟槽，所述浅沟槽的侧壁和底壁覆盖有垫底氧化层； 通过含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层，以在所述底壁表面引入含羟基的基团；以及采用高纵横比工艺在所述浅沟槽中填充氧化物层，所述含羟基的基团使得所述氧化物层在所述底壁处的填充速率较在所述侧壁处的填充速率快，并形成浅沟槽隔离结构。本发明通过含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层，以在所述底壁表面引入含羟基的基团，意想不到的效果是，加快底壁处氧化物层的填充速率，使得所述氧化物层在所述底壁处的填充速率较在所述侧壁处的填充速率快，这样可以避免浅沟槽提前封口，从而改善在浅沟槽隔离结构中产生空隙的情况。
附图说明
图1为目前浅沟槽隔离结构存在空隙的结构示意图；
图2为本发明一实施例提供的一种浅沟槽隔离结构的形成方法的流程示意图；
图3为本发明一实施例提供的衬底的结构示意图；
图4为本发明一实施例在形成图形化的光刻层后的结构示意图；
图5为本发明一实施例在干法刻蚀工艺刻蚀工艺后的结构示意图；
图6为本发明一实施例形成的沟槽隔离结构的结构示意图；
附图标记说明：
a-空隙；10-衬底；11-浅沟槽；12-初始衬垫氧化层；13-硬掩模层；14-衬垫氧化层；20-光刻胶层；30-填充层。
具体实施方式
以下将对本发明的一种浅沟槽隔离结构及其形成方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例提供的一种浅沟槽隔离结构的形成方法的流程示意图。如图2所示，本实施例提供一种浅沟槽隔离结构的形成方法，包括以下步骤：
步骤S1：提供衬底，所述衬底中形成有浅沟槽，所述浅沟槽的侧壁和底壁覆盖有垫底氧化层；
步骤S2：通过含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层，以在所述底壁表面引入含羟基的基团；以及
步骤S3：采用高纵横比工艺在所述浅沟槽中填充氧化物层，所述含羟基的基团使得所述氧化物层在所述底壁处的填充速率较在所述侧壁处的填充速率快，并形成浅沟槽隔离结构。
以下结合图3-图6对本实施例提供的一种浅沟槽隔离结构的形成方法进行详细说明。
如图3所示，首先执行步骤S1，提供衬底10，所述衬底10中形成有浅沟槽11，所述浅沟槽11中形成有垫底氧化层12。
本步骤具体包括：
首先，提供衬底10，所述衬底10可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述衬底10例如是绝缘体上硅（silicon-on-insulator，SOI）衬底、体硅（bulk silicon）衬底、锗衬底、锗硅衬底、磷化铟(InP)衬底、砷化镓(GaAs)衬底或者绝缘体上锗衬底等。此外，所述衬底10可以为平面器件也可以是鳍片型器件，对于鳍片型器件所述衬底10中形成有鳍片。
接着，在所述衬底10上从下向上依次形成初始垫底氧化层12、硬掩模层13和图形化的初始光刻胶层。其中，所述硬掩模层13的材料为氮化硅。
接着，以图形化的初始光刻胶层为掩膜刻蚀所述硬掩模层13，并去除剩余所述初始光刻胶层；
接着，以所述硬掩模层13为掩膜依此刻蚀所述初始垫底氧化层12和所述衬底10，以在所述衬底10中形成浅沟槽11。在本实施例中，所述衬底10用于形成图像传感器，所述浅沟槽11后续形成的浅沟槽隔离结构用于图像传感器的有源器件的隔离。
接着，采用ISSG（In Situ Steam Generated，原位蒸汽产生）工艺在浅沟槽11的侧壁和底壁形成垫底氧化层14。ISSG工艺是一种高温工艺，用于超薄氧化薄膜生长、浅沟槽隔离边缘圆角化以及氮氧薄膜的制备，并且，ISSG工艺操作温度在1000℃以上，ISSG工艺在低压高温环境下，以氢气与氧气为原料的氧化层生长过程，并且ISSG工艺能够有效地改善氧化层薄膜致密性。由此满足所述ISSG工艺在所述衬底10上形成一层垫底氧化层14（例如为氧化层）的工艺条件，达到生长厚度均匀的氧化层的目的。
其中，所述垫底氧化层14的形成厚度H1可以根据需求设定，在本实施例中，所述垫底氧化层14的形成厚度H1约为100 Å。当然，所述垫底氧化层14可以根据实际需求进行调整，使得垫底氧化层14的形成厚度可以大于100 Å，也可以小于100 Å，例如90 Å、80Å、70Å、60Å、50 Å等，以满足设计需求。
接着执行步骤S2，通过含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层，以在所述底壁表面引入含羟基的基团，并去除剩余所述光刻胶层。
本步骤具体包括：
如图4所示，步骤S21，在所述衬底10上形成图形化的光刻胶层20，图形化的所述光刻胶层20暴露出所述浅沟槽11的底壁，使得图形化的所述光刻胶层20在所述底壁上方具有开口，且所述开口的关键尺寸D2小于所述浅沟槽11的开口尺寸D1。详细的，
首先，采用旋涂（spin on）的方式在所述浅沟槽11中填充光刻胶层20，所述光刻胶层20也覆盖所述浅沟槽11外的硬掩模层13。
接着，利用曝光、显影等技术，采用形成浅沟槽11的掩模板，形成图形化的光刻胶层20，本步骤通过降低曝光气体剂量的方式来减少光刻胶层的曝光关键尺寸（CD），以将填充在所述浅沟槽11中的部分光刻胶层20去除，图形化的光刻胶层20暴露出所述浅沟槽11的底壁处的垫底氧化层14，所述浅沟槽11中的剩余的光刻胶层20覆盖所述浅沟槽11的侧壁。此时，图形化的所述光刻胶层20在所述底壁上方具有开口，且所述开口的关键尺寸D2小于所述浅沟槽11的开口尺寸D1，优选的，所述开口的关键尺寸D2是0.5倍~0.7倍的所述浅沟槽11的开口尺寸D1。本步骤采用了原有的掩模板，没有增加掩模板所需的成本。
如图5所示，步骤S22，以图形化的所述光刻胶层20为掩模，通过含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层14，以在所述底壁表面引入含羟基的基团，并去除剩余所述光刻胶层。详细的，
首先，以图形化的所述光刻胶层20为掩模，利用含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层14至目标厚度H2。
在本步骤中，干法刻蚀工艺采用的刻蚀气体包括H2、CHF3及CH2F2，在干法刻蚀过程中，H2、CHF3及CH2F2会在浅沟槽11的底壁的垫底氧化层14表面引入更多的-H及-OH（羟基）等含羟基的基团，这些基团可以在后续在浅沟槽11中填充氧化物层时，增快浅沟槽11的底壁的氧化物的生长速率。
所述目标厚度H2小于所述形成厚度H1，优选的，所述目标厚度H2为形成厚度H1的0.3倍~0.5倍，此时，被图形化的所述光刻胶层20覆盖的浅沟槽11的侧壁上的垫底氧化层14的厚度依然为形成厚度H1（例如约为100 Å），所述浅沟槽11的底壁上的垫底氧化层14的厚度为目标厚度H2（例如为30 Å ~50 Å）。本步骤将所述底壁的垫底氧化层14刻蚀至目标厚度H2时可以在所述底壁表面引入需求数量的含羟基的基团，从而有利于在后续填充工艺中改善浅沟槽隔离结构的空隙的情况。
接着，将所述浅沟槽11外的硬掩模层13上的光刻胶层20去除，同时去除所述浅沟槽11的侧壁上的光刻胶层20。
如图6所示，步骤S3，采用高纵横比工艺在所述浅沟槽11中填充氧化物层30，所述含羟基的基团使得所述氧化物层30在所述底壁处的填充速率较在所述侧壁处的填充速率快，并形成浅沟槽隔离结构。
本步骤具体包括：
首先，采用高纵横比工艺（HARP，High Aspect Ratio Process）在所述浅沟槽11中沉积氧化物层30，所述氧化物层30填充所述浅沟槽11，并形成浅沟槽隔离结构，所述氧化物层30还覆盖所述硬掩模层13的表面。所述氧化物层30的材料例如为氧化硅。HARP工艺属于亚常压化学汽相沉积，是一种热反应过程，它可以实现保形生长，所以具有很强的填充能力。进入45纳米技术节点之后，HARP工艺大规模应用于浅沟槽隔离(Silicon TrenchIsolation，STI)的沟槽填充工艺中。HARP工艺能满足技术节点沟槽填充的需求。
在HARP工艺中是通过热过程进行化学气相沉积，而不是高密度等离子化学气相沉积(HDP-CVD)，因此不存在因等离子体轰击所导致的对衬底10上的半导体结构和/或衬底的损坏。HARP工艺的工艺温度为500℃~600℃。
HARP工艺中，由于浅沟槽隔离结构在热氧化层（thermal oxide）表面以及硅表面的沉积速率不同，主要表现为在硅表面的沉积速率更快，其原因为硅表面存在更多的羟基基团和位点，而热氧化层表面的羟基数量和位点很少。根据以上原理，本实施例通过在含有氢离子的干法刻蚀时在浅沟槽11的底壁的垫底氧化层14的表面引入更多的羟基，这样，在本步骤的HARP工艺中，在浅沟槽11的底壁的沉积速率将更快，从而可以避免浅沟槽提前封口，减少了void产生。
以下为相同沉积时间下，在经过含有氢离子的干法刻蚀的垫底氧化物以及未经过含有氢离子的干法刻蚀的垫底氧化层的沟槽中沉积氧化物层的试验：
如上表可知，在浅沟槽的底壁未经过含有氢离子的干法刻蚀工艺的垫底氧化层14，其形成厚度为100 Å，且沉积时间为1085秒时，在浅沟槽的垫底氧化层14表面沉积氧化物层的速率4.41 Å/S（埃每秒），沉积厚度为4784 Å。在浅沟槽的底壁经过含有氢离子的干法刻蚀工艺后的垫底氧化层14，其目标厚度为40 Å，且沉积时间为1085秒时，在浅沟槽的垫底氧化层14表面沉积氧化物层的速率为4.8Å/S（埃每秒），沉积厚度为5216Å。可以看出，经过含有氢离子的干法刻蚀工艺的垫底氧化层14表面引入更多的羟基后，在其表面沉积氧化物层的速率加快。以此可以看出，本实施例的通过含有氢离子的干法刻蚀工艺在所述底壁表面引入含羟基的基团后，可以加快底壁处的氧化物层的填充，可以减少了void产生。
请继续参阅图6，本实施例还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括衬底，所述衬底中形成有浅沟槽，所述浅沟槽的侧壁和底壁覆盖有垫底氧化层，所述浅沟槽中填充有氧化物层，所述氧化物层还覆盖所述浅沟槽外的衬底表面，所述氧化物层填充所述浅沟槽时，所述底壁表面具有含羟基的基团。其中，所述垫底氧化层在所述浅沟槽的底壁厚度小于所述浅沟槽的侧壁厚度，优选的，所述垫底氧化层在所述浅沟槽的底壁厚度是所述浅沟槽的侧壁厚度的0.3~0.5倍。
所述衬底上依次形成有初始垫底氧化层和硬掩模层，所述氧化物层覆盖所述硬掩模层。
综上所述，本发明提供一种浅沟槽隔离结构及其形成方法，浅沟槽隔离结构的形成方法，包括以下步骤：提供衬底，所述衬底中形成有浅沟槽，所述浅沟槽的侧壁和底壁覆盖有垫底氧化层；通过含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层，以在所述底壁表面引入含羟基的基团；以及采用高纵横比工艺在所述浅沟槽中填充氧化物层，所述含羟基的基团使得所述氧化物层在所述底壁处的填充速率较在所述侧壁处的填充速率快，并形成浅沟槽隔离结构。本发明通过含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层，以在所述底壁表面引入含羟基的基团，意想不到的效果是，加快底壁处氧化物层的填充速率，使得所述氧化物层在所述底壁处的填充速率较在所述侧壁处的填充速率快，这样可以避免浅沟槽提前封口，从而改善在浅沟槽隔离结构中产生空隙的情况。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语 “第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括以下步骤：
提供衬底，所述衬底中形成有浅沟槽，所述浅沟槽的侧壁和底壁覆盖有垫底氧化层；
在所述浅沟槽中填充光刻胶层，所述光刻胶层也覆盖所述浅沟槽外的硬掩模层；
采用形成浅沟槽的掩模板，形成图形化的光刻胶层，图形化的光刻胶层暴露出所述浅沟槽的底壁处的垫底氧化层，所述浅沟槽中的剩余的光刻胶层覆盖所述浅沟槽的侧壁，使得图形化的所述光刻胶层在所述底壁上方具有开口，且所述开口的关键尺寸小于所述浅沟槽的开口尺寸；
以图形化的所述光刻胶层为掩模，通过含有氢离子的干法刻蚀工艺刻蚀所述底壁处部分厚度的垫底氧化层，以在所述底壁表面引入含羟基的基团；
去除剩余所述光刻胶层；以及
采用高纵横比工艺在所述浅沟槽中填充氧化物层，所述含羟基的基团使得所述氧化物层在所述底壁处的填充速率较在所述侧壁处的填充速率快，并形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，干法刻蚀工艺采用的刻蚀气体包括H2、CHF3及CH2F2。
3.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，干法刻蚀工艺后，所述底壁处的垫底氧化层的厚度为所述侧壁处的垫底氧化层的厚度的0.3倍~0.5倍。
4.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述开口的关键尺寸为所述浅沟槽的开口尺寸的0.5倍~0.7倍。
5.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，提供的衬底具体包括：
提供衬底，在所述衬底上依次形成初始垫底氧化层、硬掩模层和图形化的初始光刻胶层；
以图形化的初始光刻胶层为掩膜刻蚀所述硬掩模层，并去除剩余所述初始光刻胶层；
以所述硬掩模层为掩膜依此刻蚀所述初始垫底氧化层和所述衬底，以在所述衬底中形成浅沟槽；以及
采用原位蒸汽产生工艺形成垫底氧化层，所述垫底氧化层覆盖所述浅沟槽的侧壁和底壁。
6.一种浅沟槽隔离结构，采用如权利要求1~5中任一项所述的浅沟槽隔离结构的形成方法制备而成，其特征在于，包括衬底，所述衬底中形成有浅沟槽，所述浅沟槽的侧壁和底壁覆盖有垫底氧化层，所述浅沟槽中填充有氧化物层，所述氧化物层填充所述浅沟槽时，所述底壁表面具有含羟基的基团；
其中，所述垫底氧化层在所述浅沟槽的底壁厚度小于所述浅沟槽的侧壁厚度。
7.如权利要求6所述的浅沟槽隔离结构，其特征在于，所述垫底氧化层在所述浅沟槽的底壁厚度是所述浅沟槽的侧壁厚度的0.3~0.5倍。
8.如权利要求6所述的浅沟槽隔离结构，其特征在于，所述衬底上从下至上依次形成有初始垫底氧化层和硬掩模层，所述氧化物层还覆盖所述硬掩模层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311490233.XA CN117238839B (zh) | 2023-11-10 | 2023-11-10 | 一种浅沟槽隔离结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311490233.XA CN117238839B (zh) | 2023-11-10 | 2023-11-10 | 一种浅沟槽隔离结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117238839A CN117238839A (zh) | 2023-12-15 |
| CN117238839B true CN117238839B (zh) | 2024-02-09 |
Family
ID=89095157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311490233.XA Active CN117238839B (zh) | 2023-11-10 | 2023-11-10 | 一种浅沟槽隔离结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117238839B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251735B1 (en) * | 1999-10-29 | 2001-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming shallow trench isolation structure |
| CN101950730A (zh) * | 2009-07-08 | 2011-01-19 | 台湾积体电路制造股份有限公司 | 浅沟槽隔离结构及于其内形成底部孔洞的方法 |
| CN104124195A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构的形成方法 |
| CN104124193A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构的形成方法 |
| CN106876320A (zh) * | 2015-12-11 | 2017-06-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN107919318A (zh) * | 2016-10-09 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN110137131A (zh) * | 2019-05-09 | 2019-08-16 | 德淮半导体有限公司 | 沟槽隔离结构的形成方法、化学气相沉积工艺 |
| CN111223811A (zh) * | 2018-11-23 | 2020-06-02 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及其制作方法 |
| CN113113347A (zh) * | 2020-01-10 | 2021-07-13 | 芯恩（青岛）集成电路有限公司 | 浅沟槽隔离结构及其制备方法 |
| CN115799160A (zh) * | 2023-01-09 | 2023-03-14 | 广州粤芯半导体技术有限公司 | 半导体结构及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7109097B2 (en) * | 2004-12-14 | 2006-09-19 | Applied Materials, Inc. | Process sequence for doped silicon fill of deep trenches |
| KR100620707B1 (ko) * | 2004-12-31 | 2006-09-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 ｓｔｉ 형성 방법 |
| US11404321B2 (en) * | 2020-08-31 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
-
2023
- 2023-11-10 CN CN202311490233.XA patent/CN117238839B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251735B1 (en) * | 1999-10-29 | 2001-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming shallow trench isolation structure |
| CN101950730A (zh) * | 2009-07-08 | 2011-01-19 | 台湾积体电路制造股份有限公司 | 浅沟槽隔离结构及于其内形成底部孔洞的方法 |
| CN104124195A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构的形成方法 |
| CN104124193A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构的形成方法 |
| CN106876320A (zh) * | 2015-12-11 | 2017-06-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN107919318A (zh) * | 2016-10-09 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN111223811A (zh) * | 2018-11-23 | 2020-06-02 | 长鑫存储技术有限公司 | 浅沟槽隔离结构及其制作方法 |
| CN110137131A (zh) * | 2019-05-09 | 2019-08-16 | 德淮半导体有限公司 | 沟槽隔离结构的形成方法、化学气相沉积工艺 |
| CN113113347A (zh) * | 2020-01-10 | 2021-07-13 | 芯恩（青岛）集成电路有限公司 | 浅沟槽隔离结构及其制备方法 |
| CN115799160A (zh) * | 2023-01-09 | 2023-03-14 | 广州粤芯半导体技术有限公司 | 半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117238839A (zh) | 2023-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9177792B2 (en) | Reverse tone STI formation and epitaxial growth of semiconductor between STI regions | |
| US7763523B2 (en) | Method for forming device isolation structure of semiconductor device using annealing steps to anneal flowable insulation layer | |
| US20150041948A1 (en) | Semiconductor device including sti structure and method for forming the same | |
| KR100518587B1 (ko) | 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 | |
| CN117238839B (zh) | 一种浅沟槽隔离结构及其形成方法 | |
| KR20100059297A (ko) | 반도체 소자의 제조 방법 | |
| US20110207290A1 (en) | Semiconductor device fabrication method | |
| KR100677998B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| CN111933571B (zh) | 一种半导体结构及其制造方法 | |
| CN114420632A (zh) | 半导体器件的制作方法 | |
| CN112289737B (zh) | 一种半导体结构的制造方法 | |
| KR20070019337A (ko) | 트렌치 소자분리막 형성 방법 | |
| JP2006140408A (ja) | 半導体装置のトレンチ素子分離方法 | |
| CN112038231A (zh) | 一种半导体器件的制造方法 | |
| KR100842508B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100335264B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR0172240B1 (ko) | 반도체 소자의 소자분리 방법 | |
| US20230223246A1 (en) | Method for preparing semiconductor device structure with features at different levels | |
| US20230223260A1 (en) | Method for preparing semiconductor device structure having features of different depths | |
| KR100617073B1 (ko) | 반도체 소자의 제조방법 | |
| TW202401658A (zh) | 具有氮化層之隔離結構的半導體元件 | |
| JP2002231693A (ja) | フォトリソグラフィ及びエッチング方法 | |
| CN115036261A (zh) | 浅沟槽隔离结构与金属氧化物半导体器件的制造方法 | |
| KR100474075B1 (ko) | 접합형반도체기판제조방법 | |
| CN114530369A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |