CN109411404A - 浅沟槽隔离结构及其制造方法和半导体器件 - Google Patents

浅沟槽隔离结构及其制造方法和半导体器件 Download PDF

Info

Publication number
CN109411404A
CN109411404A CN201811290868.4A CN201811290868A CN109411404A CN 109411404 A CN109411404 A CN 109411404A CN 201811290868 A CN201811290868 A CN 201811290868A CN 109411404 A CN109411404 A CN 109411404A
Authority
CN
China
Prior art keywords
isolation structure
fleet plough
groove
manufacturing
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811290868.4A
Other languages
English (en)
Inventor
赵东光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201811290868.4A priority Critical patent/CN109411404A/zh
Publication of CN109411404A publication Critical patent/CN109411404A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种浅沟槽隔离结构及其制造方法和半导体器件，所述浅沟槽隔离结构的制造方法包括：形成垫氧化层和硬掩模层于一衬底上，并依次刻蚀所述硬掩模层、垫氧化层和衬底，以形成沟槽；依次对所述硬掩模层和所述垫氧化层进行回刻蚀，以获得所述沟槽的侧壁顶部的顶角；采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行刻蚀，以获得圆角；形成线氧化层于所述沟槽的底表面和侧壁上；以及，填充隔离氧化层于所述沟槽中。本发明的技术方案使得所述沟槽的侧壁顶部的顶角圆角化，以避免高电场在圆角处集中，进而降低了漏电，改善了反向窄沟道效应。

Description

浅沟槽隔离结构及其制造方法和半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种浅沟槽隔离结构及其制造方法和半导体器件。
背景技术
在浅沟槽隔离(STI)结构的形成工艺过程中，对衬底刻蚀形成沟槽之后，沟槽侧壁的顶部(有源区顶角，AA top corner)处会形成一个尖锐的倒角，后续工艺中在衬底上热氧化生长栅氧层时，此尖锐的倒角附近的栅氧层的生长速率缓慢，导致相比于衬底上其它位置处的栅氧层，尖锐的倒角附近的栅氧层的厚度较薄。当在半导体器件中通入电流时，电场很容易在该尖锐的倒角处集中，造成漏电流增加；同时会产生反向窄沟道效应(inversenarrow width effect，INWE)，即进一步导致电路漏电和功耗增加。
因此，如何改善浅沟槽隔离结构的形成工艺，以避免在沟槽侧壁的顶部处形成尖锐的倒角，进而避免电场在倒角处集中，降低漏电，改善反向窄沟道效应是目前亟需解决的问题。
现有的一种有源区圆角化(AA top corner rounding)工艺一般是通过沟槽刻蚀后进一步微刻蚀有源区顶角、回刻蚀氮化硅、沉积多层线氧化层并高温退火，以最终将有源区圆角化。这种工艺相对复杂，成本高，且圆角化的效果不甚理想。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构及其制造方法和半导体器件，使得沟槽的侧壁顶部的顶角圆角化，以避免电场在圆角处集中，并改善反向窄沟道效应。
为实现上述目的，本发明提供了一种浅沟槽隔离结构的制造方法，包括：
形成垫氧化层和硬掩模层于一衬底上，并依次刻蚀所述硬掩模层、垫氧化层和衬底，以形成沟槽；
依次对所述硬掩模层和所述垫氧化层进行回刻蚀，使得靠近所述沟槽的侧壁顶部的所述衬底的顶表面暴露出来，以获得所述沟槽的侧壁顶部的顶角；
采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行刻蚀，以获得圆角；
形成线氧化层于所述沟槽的底表面和侧壁上；以及，
填充隔离氧化层于所述沟槽中，所述隔离氧化层将所述硬掩模层掩埋在内。
可选的，依次对所述硬掩模层和所述垫氧化层进行回刻蚀的步骤包括：先采用磷酸回刻蚀所述硬掩模层，再采用氢氟酸回刻蚀所述垫氧化层；或者，采用干法刻蚀的方法依次对所述硬掩模层和所述垫氧化层进行回刻蚀。
可选的，所述混合溶液中，氢氧化铵、过氧化氢和水的重量比为1:1:20～1:2:10。
可选的，对所述顶角进行刻蚀时，所述混合溶液的温度为60℃～70℃，刻蚀时间为20min～25min。
可选的，在采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行刻蚀之前或之后，对所述顶角进行离子轰击。
可选的，所述离子轰击所使用的离子包括氩、氦、硅和锗中的至少一种。
可选的，对所述顶角进行刻蚀之后，获得的所述圆角的粗糙度大于5nm。
可选的，填充所述隔离氧化层于所述沟槽中之前，先对所述衬底进行退火处理。
可选的，所述浅沟槽隔离结构的制造方法还包括：采用化学机械研磨工艺研磨所述隔离氧化层，并停止在所述硬掩模层的顶表面上；以及，去除所述硬掩模层。
本发明还提供了一种浅沟槽隔离结构，采用本发明提供的所述浅沟槽隔离结构的制造方法制造。
本发明还提供了一种浅沟槽隔离结构，包括：一具有沟槽的衬底，所述沟槽的侧壁顶部为圆角；位于所述沟槽的底表面和侧壁上的线氧化层；以及，填充于所述沟槽中的隔离氧化层，所述隔离氧化层的顶表面高于所述衬底的顶表面。
本发明还提供了一种半导体器件，包括：具有有源区的衬底和本发明提供的所述浅沟槽隔离结构，所述浅沟槽隔离结构围绕在所述有源区周围。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的浅沟槽隔离结构的制造方法，将靠近浅沟槽隔离结构中的沟槽侧壁顶部的衬底的顶表面暴露出来，以获得沟槽侧壁顶部的顶角，并采用氢氧化铵、过氧化氢和水的混合溶液对顶角进行刻蚀，使得顶角粗糙化后获得圆角，进而避免了高电场在圆角处集中，降低了漏电，改善了反向窄沟道效应。本发明的浅沟槽隔离结构的制造方法，工艺简单，成本低，且圆角化效果好。
2、本发明的浅沟槽隔离结构，采用本发明的浅沟槽隔离结构的制造方法制造的浅沟槽隔离结构，由于浅沟槽隔离结构中的沟槽侧壁顶部的顶角为圆角，使得高电场不会在圆角处集中，从而降低了漏电，改善了反向窄沟道效应。
3、本发明的浅沟槽隔离结构，由于所述浅沟槽隔离结构中的沟槽的侧壁顶部为圆角，使得高电场不会在所述圆角处集中，从而降低了漏电，改善了反向窄沟道效应。
4、本发明的半导体器件，由于具有本发明提供的浅沟槽隔离结构，浅沟槽隔离结构中的沟槽侧壁顶部为圆角，即有源区顶角为圆角，使得高电场不会在所述圆角处集中，从而降低了漏电，改善了反向窄沟道效应，进而提升了所述半导体器件的性能。
附图说明
图1是本发明一实施例的浅沟槽隔离结构的制造方法的流程图；
图2a～2g是图1所示的浅沟槽隔离结构的制造方法中的器件示意图。
其中，附图1～2g的附图标记说明如下：
10-衬底；11-垫氧化层；12-硬掩模层；13-线氧化层；14-隔离氧化层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图1～2g对本发明提出的浅沟槽隔离结构及其制造方法和半导体器件作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种浅沟槽隔离结构的制造方法，参阅图1，图1是本发明一实施例的浅沟槽隔离结构的制造方法的流程图，所述浅沟槽隔离结构的制造方法包括：
步骤S1、形成垫氧化层和硬掩模层于一衬底上，并依次刻蚀所述硬掩模层、垫氧化层和衬底，以形成沟槽；
步骤S2、依次对所述硬掩模层和所述垫氧化层进行回刻蚀，使得靠近所述沟槽的侧壁顶部的所述衬底的顶表面暴露出来，以获得所述沟槽的侧壁顶部的顶角；
步骤S3、采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行刻蚀，以获得圆角；
步骤S4、形成线氧化层于所述沟槽的底表面和侧壁上；
步骤S5、填充隔离氧化层于所述沟槽中，所述隔离氧化层将所述硬掩模层掩埋在内。
下面参阅图2a～2g更为详细的介绍本实施例提供的浅沟槽隔离结构的制造方法，图2a～2g是图1所示的浅沟槽隔离结构的制造方法中的器件示意图。
首先，参阅图2a，按照步骤S1，形成垫氧化层11和硬掩模层12于一衬底10上，并依次刻蚀所述硬掩模层12、垫氧化层11和衬底10，以形成沟槽。所述衬底10的材质可以包括硅、锗、硅锗或碳化硅等，所述垫氧化层11的材质可以为二氧化硅，所述硬掩模层12的材质可以为氮化硅或二氧化硅-氮化硅-二氧化硅(ONO)等，可以根据所刻蚀的材质选择合适的刻蚀剂，例如磷酸或氢氟酸等。
然后，参阅图2b，按照步骤S2，依次对所述硬掩模层12和所述垫氧化层11进行回刻蚀，使得靠近所述沟槽的侧壁顶部的所述衬底10的顶表面暴露出来，以获得所述沟槽的侧壁顶部的顶角，该顶角通常是比较尖锐的。依次对所述硬掩模层12和所述垫氧化层11进行回刻蚀的步骤可以包括：先采用磷酸回刻蚀所述硬掩模层12，再采用氢氟酸回刻蚀所述垫氧化层11。具体地，可以先将所述衬底10放入磷酸槽中浸泡，再放入氢氟酸槽中浸泡，磷酸和氢氟酸溶液几乎不对所述衬底10产生腐蚀。或者，也可以采用干法刻蚀的方法依次对所述硬掩模层12和所述垫氧化层11进行回刻蚀。所述干法刻蚀包括物理刻蚀、化学刻蚀和物理化学刻蚀，所述物理刻蚀是利用离子碰撞被刻蚀结构的表面产生的溅射效应而实现刻蚀；所述化学刻蚀是通过激活的刻蚀气体与被刻蚀结构的化学作用，产生挥发性化合物而实现刻蚀；所述物理化学刻蚀是通过等离子体中的离子或活性基与被刻蚀结构之间的物理的和化学的相互作用实现刻蚀。由于所述沟槽中的所述硬掩模层12和所述垫氧化层11的侧壁具有一定的倾斜角度，所以需同时进行横向和纵向的刻蚀(即各向同性的刻蚀)，而化学刻蚀的各向同性优于物理刻蚀和物理化学刻蚀，所以优选地，可以选择化学刻蚀的方法进行刻蚀。
然后，参阅图2c，按照步骤S3，采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行湿法刻蚀，使得所述顶角粗糙化，以获得圆角。对所述顶角进行刻蚀之后，获得的所述圆角的粗糙度大于5nm。所述混合溶液中，氢氧化铵、过氧化氢和水的重量比可以为1:1:20～1:2:10(例如为1：2：20、1：2：15等)，对所述顶角进行刻蚀时，所述混合溶液的温度可以为60℃～70℃(例如为62℃、65℃、68℃等)，刻蚀时间可以为20min～25min(例如为22min、24min等)。所述混合溶液中，主要是通过过氧化氢对所述顶角处的衬底10进行腐蚀，所以可以通过增加所述混合溶液中的过氧化氢的浓度来加快所述顶角的粗糙化，也可以通过升高所述混合溶液的温度来加快所述顶角的粗糙化，但是温度不能过高，温度过高可能使得过氧化氢分解，进而导致粗糙化的效果和速度变差。可以通过调整所述混合溶液的浓度、所述混合溶液的温度以及刻蚀时间，以得到不同的圆弧化程度的圆角。将所述顶角粗糙化获得圆角之后，当在半导体器件中通入电流时，高电场不会在圆角位置集中，从而减小了漏电流；同时，粗糙的顶角的表面会使得载流子散射现象加重，从而降低了所述沟槽的顶角(即有源区顶角)处的载流子的迁移率，降低了漏电，改善了反向窄沟道效应。另外，所述混合溶液使得所述顶角形成圆角的同时，也会去除所述沟槽的底表面和侧壁表面上的颗粒和自然氧化物，有利于后续线氧化层13的形成。
另外，在采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行湿法刻蚀之前或之后，可以对所述顶角进行离子轰击。所述离子轰击所使用的离子包括氩、氦、硅和锗中的至少一种。由于对所述顶角进行离子轰击时，在顶角处的离子溅射率比较高，所以离子轰击可以将所述顶角的部分或全部进行圆角化。若在采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行湿法刻蚀之前，先对所述顶角进行离子轰击，通过离子轰击将所述顶角的部分或全部进行圆角化，这有利于提高后续湿法刻蚀的效率，节约时间，并提高湿法刻蚀效果，即在离子轰击之后再采用氢氧化铵、过氧化氢和水的混合溶液将离子轰击后的顶角进一步圆角化且粗糙化，湿法刻蚀后的粗糙化的圆角的表面载流子的散射现象进一步加重，从而进一步降低了有源区顶角处的载流子的迁移率，降低了漏电，进而改善了反向窄沟道效应。若在采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行刻蚀之后对所述顶角进行离子轰击，所述混合溶液先将所述顶角粗糙化，可以为后续的离子轰击提供更好的工艺表面，有利于提高离子轰击的效率，即在湿法刻蚀之后再对粗糙化的所述顶角进行离子轰击，可以使得对所述顶角进行圆角化的速度加快。
然后，参阅图2d，按照步骤S4，形成线氧化层13于所述沟槽的底表面和侧壁上。所述线氧化层13的材质可以为二氧化硅，形成的线氧化层13可以进一步地使得所述顶角处圆角化。
最后，参阅图2e，按照步骤S5，填充隔离氧化层14于所述沟槽中，所述隔离氧化层14将所述硬掩模层12掩埋在内。所述隔离氧化层14可以将所述沟槽填满，并将部分的或全部的所述硬掩模层12掩埋在内。所述隔离氧化层14的材质可以为二氧化硅，形成所述隔离氧化层14的方法可以为高密度等离子体化学气相沉积(HDP CVD)工艺或者高深宽比工艺(HARP)。若采用高密度等离子体化学气相沉积工艺形成所述隔离氧化层14，可以在同一个反应腔中同步进行沉淀(硅烷和氧气反应)和刻蚀工艺(氩气和氧气的溅射)，以实现在较低的温度下对所述沟槽的有效填充。若采用高深宽比工艺形成所述隔离氧化层14，可以利用正硅酸乙酯和臭氧作为前驱物进行反应，通过调节正硅酸乙酯与臭氧的比率和正硅酸乙酯的缓慢增加率，以得到很好的填充能力。
另外，填充所述隔离氧化层14于所述沟槽中之前，先对所述衬底10进行退火处理。退火处理的温度范围可以是900℃～1500℃(例如为1000℃、1200℃、1400℃等)，退火处理在惰性气体的氛围中进行，惰性气体可以为氩气、氪气、氙气中的一种或多种。对所述衬底10进行退火处理可以释放应力，进一步地使得所述顶角处圆角化；同时，若上述步骤中对所述顶角进行了离子轰击，则退火处理也可以消除离子轰击对所述衬底10造成的损伤。
另外，参阅图2f和图2g，填充所述隔离氧化层14于所述沟槽中之后，采用化学机械研磨工艺研磨所述隔离氧化层14，并停止在所述硬掩模层12的顶表面上，以去除所述硬掩模层12的顶表面所在平面上方的所述隔离氧化层14，同时也使得所述浅沟槽隔离结构的表面平坦化；以及，去除所述硬掩模层12，以获得所述浅沟槽隔离结构。
综上所述，本发明提供的浅沟槽隔离结构的制造方法，包括：形成垫氧化层和硬掩模层于一衬底上，并依次刻蚀所述硬掩模层、垫氧化层和衬底，以形成沟槽；依次对所述硬掩模层和所述垫氧化层进行回刻蚀，使得靠近所述沟槽的侧壁顶部的所述衬底的顶表面暴露出来，以获得所述沟槽的侧壁顶部的顶角；采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行刻蚀，以获得圆角；形成线氧化层于所述沟槽的底表面和侧壁上；以及，填充隔离氧化层于所述沟槽中，所述隔离氧化层将所述硬掩模层掩埋在内。采用本发明提供的浅沟槽隔离结构的制造方法，使得所述沟槽的侧壁顶部的顶角圆角化，进而避免了高电场在圆角处集中，降低了漏电，改善了反向窄沟道效应；而且本发明提供的浅沟槽隔离结构的制造方法，工艺简单，成本低，且圆角化效果好。
本发明一实施例提供一种浅沟槽隔离结构，所述浅沟槽隔离结构采用上述步骤S1至步骤S5所述的浅沟槽隔离结构的制造方法制造。从图2g中可看出，所述浅沟槽隔离结构包括：一具有沟槽的衬底10，所述沟槽的侧壁顶部为圆角；位于所述沟槽的底表面和侧壁上的线氧化层13；以及，填充于所述沟槽中的隔离氧化层14，所述隔离氧化层14的顶表面高于所述衬底10的顶表面，且部分所述隔离氧化层14位于所述衬底10的顶表面上。所述线氧化层13和隔离氧化层14的材质可以为二氧化硅。由于在所述浅沟槽隔离结构中，所述沟槽的侧壁顶部的顶角为圆角，使得高电场不会在所述圆角处集中，从而降低了漏电，改善了反向窄沟道效应。
本发明另一实施例提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括：一具有沟槽的衬底，所述沟槽的侧壁顶部为圆角；位于所述沟槽的底表面和侧壁上的线氧化层；以及，填充于所述沟槽中的隔离氧化层，所述隔离氧化层的顶表面高于所述衬底的顶表面。所述浅沟槽隔离结构中的沟槽的侧壁顶部为圆角，使得高电场不会在所述圆角处集中，从而降低了漏电，改善了反向窄沟道效应。
本发明一实施例提供一种半导体器件，所述半导体器件包括：具有有源区的衬底和本发明提供的所述浅沟槽隔离结构，所述浅沟槽隔离结构围绕在所述有源区周围。由于所述半导体器件中的浅沟槽隔离结构中，所述沟槽的侧壁顶部为圆角，即所述有源区顶角为圆角，使得高电场不会在所述圆角处集中，从而降低了漏电，改善了反向窄沟道效应，进而提升了所述半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种浅沟槽隔离结构的制造方法，其特征在于，包括：
形成垫氧化层和硬掩模层于一衬底上，并依次刻蚀所述硬掩模层、垫氧化层和衬底，以形成沟槽；
依次对所述硬掩模层和所述垫氧化层进行回刻蚀，使得靠近所述沟槽的侧壁顶部的所述衬底的顶表面暴露出来，以获得所述沟槽的侧壁顶部的顶角；
采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行刻蚀，以获得圆角；
形成线氧化层于所述沟槽的底表面和侧壁上；以及，
填充隔离氧化层于所述沟槽中，所述隔离氧化层将所述硬掩模层掩埋在内。
2.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，依次对所述硬掩模层和所述垫氧化层进行回刻蚀的步骤包括：先采用磷酸回刻蚀所述硬掩模层，再采用氢氟酸回刻蚀所述垫氧化层；或者，采用干法刻蚀的方法依次对所述硬掩模层和所述垫氧化层进行回刻蚀。
3.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述混合溶液中，氢氧化铵、过氧化氢和水的重量比为1:1:20～1:2:10。
4.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，对所述顶角进行刻蚀时，所述混合溶液的温度为60℃～70℃，刻蚀时间为20min～25min。
5.如权利要求1至4中任一项所述的浅沟槽隔离结构的制造方法，其特征在于，在采用氢氧化铵、过氧化氢和水的混合溶液对所述顶角进行刻蚀之前或之后，对所述顶角进行离子轰击。
6.如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于，所述离子轰击所使用的离子包括氩、氦、硅和锗中的至少一种。
7.如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于，对所述顶角进行刻蚀之后，获得的所述圆角的粗糙度大于5nm。
8.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，填充所述隔离氧化层于所述沟槽中之前，先对所述衬底进行退火处理。
9.如权利要求1至4以及6至8中任一项所述的浅沟槽隔离结构的制造方法，其特征在于，还包括：采用化学机械研磨工艺研磨所述隔离氧化层，并停止在所述硬掩模层的顶表面上；以及，去除所述硬掩模层。
10.一种浅沟槽隔离结构，其特征在于，采用权利要求1至9中任一项所述的浅沟槽隔离结构的制造方法制造。
11.一种浅沟槽隔离结构，其特征在于，包括：一具有沟槽的衬底，所述沟槽的侧壁顶部为圆角；位于所述沟槽的底表面和侧壁上的线氧化层；以及，填充于所述沟槽中的隔离氧化层，所述隔离氧化层的顶表面高于所述衬底的顶表面。
12.一种半导体器件，其特征在于，包括：具有有源区的衬底和权利要求11中所述的浅沟槽隔离结构，所述浅沟槽隔离结构围绕在所述有源区周围。
CN201811290868.4A 2018-10-31 2018-10-31 浅沟槽隔离结构及其制造方法和半导体器件 Pending CN109411404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811290868.4A CN109411404A (zh) 2018-10-31 2018-10-31 浅沟槽隔离结构及其制造方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811290868.4A CN109411404A (zh) 2018-10-31 2018-10-31 浅沟槽隔离结构及其制造方法和半导体器件

Publications (1)

Publication Number Publication Date
CN109411404A true CN109411404A (zh) 2019-03-01

Family

ID=65470846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811290868.4A Pending CN109411404A (zh) 2018-10-31 2018-10-31 浅沟槽隔离结构及其制造方法和半导体器件

Country Status (1)

Country Link
CN (1) CN109411404A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993497A (zh) * 2019-11-20 2020-04-10 上海华虹宏力半导体制造有限公司 沟槽顶部圆角化的方法
CN111106003A (zh) * 2019-11-20 2020-05-05 上海华虹宏力半导体制造有限公司 沟槽顶部圆角化的方法
CN113113347A (zh) * 2020-01-10 2021-07-13 芯恩（青岛）集成电路有限公司 浅沟槽隔离结构及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1248346A (zh) * 1997-02-18 2000-03-22 株式会社日立制作所 半导体器件及其制造工艺
CN1767165A (zh) * 2004-10-25 2006-05-03 海力士半导体有限公司 在半导体器件中形成隔离层的方法
CN101425476A (zh) * 2007-11-01 2009-05-06 上海华虹Nec电子有限公司 浅沟槽制备方法
CN101436565A (zh) * 2007-11-13 2009-05-20 上海华虹Nec电子有限公司 浅沟槽隔离的制备方法
CN101452872A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 高压区浅沟槽顶角端圆化的方法
CN101770974A (zh) * 2008-12-31 2010-07-07 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101789389A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101958268A (zh) * 2009-07-21 2011-01-26 中芯国际集成电路制造(上海)有限公司 隔离结构的制作方法
CN102117761A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1248346A (zh) * 1997-02-18 2000-03-22 株式会社日立制作所 半导体器件及其制造工艺
CN1767165A (zh) * 2004-10-25 2006-05-03 海力士半导体有限公司 在半导体器件中形成隔离层的方法
CN101425476A (zh) * 2007-11-01 2009-05-06 上海华虹Nec电子有限公司 浅沟槽制备方法
CN101436565A (zh) * 2007-11-13 2009-05-20 上海华虹Nec电子有限公司 浅沟槽隔离的制备方法
CN101452872A (zh) * 2007-11-30 2009-06-10 上海华虹Nec电子有限公司 高压区浅沟槽顶角端圆化的方法
CN101770974A (zh) * 2008-12-31 2010-07-07 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101789389A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101958268A (zh) * 2009-07-21 2011-01-26 中芯国际集成电路制造(上海)有限公司 隔离结构的制作方法
CN102117761A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993497A (zh) * 2019-11-20 2020-04-10 上海华虹宏力半导体制造有限公司 沟槽顶部圆角化的方法
CN111106003A (zh) * 2019-11-20 2020-05-05 上海华虹宏力半导体制造有限公司 沟槽顶部圆角化的方法
CN113113347A (zh) * 2020-01-10 2021-07-13 芯恩（青岛）集成电路有限公司 浅沟槽隔离结构及其制备方法

Similar Documents

Publication Publication Date Title
US7767541B2 (en) Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
CN109411404A (zh) 浅沟槽隔离结构及其制造方法和半导体器件
JP2004531070A (ja) 深い絶縁トレンチ及びその形成方法
CN104979200B (zh) 半导体器件的形成方法
CN104835774A (zh) 一种半导体器件的制备方法
JP2775194B2 (ja) 半導体装置および半導体分離構造を製造する方法
CN109524345A (zh) 浅沟槽隔离结构及其制造方法和半导体器件
CN109216439B (zh) 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法
CN107591399B (zh) 半导体结构及其形成方法
CN109524346A (zh) 浅沟槽隔离结构及其制造方法
CN101789389A (zh) 浅沟槽隔离结构的制造方法
KR101033359B1 (ko) 반도체 소자의 제조 방법
CN113113347B (zh) 浅沟槽隔离结构及其制备方法
CN101465373B (zh) 半导体器件及其制造方法
US8178426B2 (en) Method for manufacturing a structure of semiconductor-on-insulator type
CN109216172B (zh) 半导体器件的分裂栅结构的制造方法
JP4302971B2 (ja) 半導体装置の製造方法
CN109216367A (zh) 半导体结构的形成方法
KR100298203B1 (ko) 실리콘 온 인슐레이터 기판 제조 방법
JP2004056074A (ja) 半導体素子の素子分離膜形成方法
CN110265352A (zh) 浅沟槽隔离结构的形成方法及存储器件的形成方法
US7157349B2 (en) Method of manufacturing a semiconductor device with field isolation regions consisting of grooves filled with isolation material
KR20020053565A (ko) 반도체 소자의 소자분리막 형성방법
WO2022022008A1 (zh) 半导体结构的形成方法及半导体结构
CN116565012A (zh) 一种sgt器件的工艺方法及sgt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190301