CN109524346A - 浅沟槽隔离结构及其制造方法 - Google Patents

浅沟槽隔离结构及其制造方法 Download PDF

Info

Publication number
CN109524346A
CN109524346A CN201811224342.6A CN201811224342A CN109524346A CN 109524346 A CN109524346 A CN 109524346A CN 201811224342 A CN201811224342 A CN 201811224342A CN 109524346 A CN109524346 A CN 109524346A
Authority
CN
China
Prior art keywords
layer
oxide layer
isolating oxide
isolation structure
fleet plough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811224342.6A
Other languages
English (en)
Other versions
CN109524346B (zh
Inventor
赵东光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201811224342.6A priority Critical patent/CN109524346B/zh
Publication of CN109524346A publication Critical patent/CN109524346A/zh
Application granted granted Critical
Publication of CN109524346B publication Critical patent/CN109524346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种浅沟槽隔离结构及其制造方法,包括:首先,形成氮化掩膜层于一衬底上,并刻蚀所述氮化掩膜层和所述衬底,以形成沟槽;然后,填充隔离氧化层于所述沟槽中,所述隔离氧化层填满所述沟槽,并将所述氮化掩膜层掩埋在内;然后,向所述隔离氧化层进行离子注入,以使得所述沟槽中的隔离氧化层的部分高度区域均转化为第一阻挡层;最后,去除所述氮化掩膜层并去除所述第一阻挡层上方的隔离氧化层,以形成浅沟槽隔离结构。本发明提供的技术方案阻挡了氢氟酸等刻蚀剂对所述浅沟槽隔离结构的台阶的刻蚀,以对所述浅沟槽隔离结构的台阶高度进行准确地控制,进而提高器件的性能。

Description

浅沟槽隔离结构及其制造方法
技术领域
本发明涉及集成电路制造领域,特别涉及一种浅沟槽隔离结构及其制造方法。
背景技术
在集成电路制造领域,台阶高度(step height)是一个很重要的参数,控制好台阶高度可以给后续工艺(例如栅极光刻的焦深、栅极刻蚀等)增加很多工艺窗口(processmargin)。在现有的工艺技术中,一般是先通过浅沟槽隔离(STI)制程定义初始的台阶高度,参阅图1中的衬底11上的浅沟槽隔离12的台阶高度S1;再通过后续氢氟酸的刻蚀来控制浅沟槽隔离的台阶高度。在实际的工艺过程中,一般会有多次的氢氟酸刻蚀,而每经过一次氢氟酸刻蚀之后,浅沟槽隔离的台阶高度都会不同,如何通过控制氢氟酸的刻蚀工艺(例如氢氟酸的用量)来控制台阶高度是个很困难的问题。例如,如果氢氟酸的用量过少,导致台阶高度过高时,可能会在后续对栅极刻蚀的工艺中导致浅沟槽隔离的台阶与衬底形成的拐角处残留多晶硅;如果氢氟酸的用量过多,可能会导致浅沟槽隔离的台阶低于衬底的顶表面,这样会导致在硅化镍沉积工艺时,硅化镍沉积在浅沟槽隔离的位置的衬底的侧壁上,因此,每次采用氢氟酸进行刻蚀时都需准确地控制氢氟酸的用量。而在实际的生产过程中,受限于设备的精度、氢氟酸的浓度等因素的影响,无法做到通过调整氢氟酸的刻蚀工艺来准确地控制浅沟槽隔离的台阶高度。因此,如何做到准确地控制浅沟槽隔离的台阶高度,使得浅沟槽隔离的台阶高度不受氢氟酸的刻蚀工艺的影响是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构及其制造方法,能够准确地控制形成的浅沟槽隔离结构的台阶高度,提高器件性能。
为实现上述目的,本发明提供了一种浅沟槽隔离结构的制造方法,包括:
形成氮化掩膜层于一衬底上,并刻蚀所述氮化掩膜层和所述衬底,以形成沟槽;
填充隔离氧化层于所述沟槽中,所述隔离氧化层填满所述沟槽,并将所述氮化掩膜层掩埋在内;
向所述隔离氧化层进行离子注入,以使得所述沟槽中的隔离氧化层的部分高度区域均转化为第一阻挡层,且使所述第一阻挡层的底表面高于所述衬底的顶表面,所述第一阻挡层的顶表面低于所述氮化掩膜层的顶表面;以及,
去除所述氮化掩膜层并去除所述第一阻挡层上方的隔离氧化层,以形成浅沟槽隔离结构。
可选的,所述隔离氧化层的材质包括二氧化硅,所述氮化掩膜层的材质包括氮化硅。
可选的,所述氮化掩膜层和所述衬底之间还形成有垫氧化层,所述第一阻挡层的底表面高于所述垫氧化层的顶表面。
可选的,填充所述隔离氧化层于所述沟槽中之前,先依次形成线氧化层和线氮化层于所述沟槽中。
可选的,所述离子注入的离子种类包括氮、硅、碳、钛、钴中的一种或多种。
可选的,所述离子注入后,对所述衬底进行退火。
可选的,向所述隔离氧化层进行离子注入的同时,还向所述氮化掩膜层进行离子注入,以使所述氮化掩膜层的部分高度区域均转化为第二阻挡层,且所述第二阻挡层的底表面高于所述第一阻挡层的顶表面。
可选的,去除所述氮化掩膜层并去除所述第一阻挡层上方的隔离氧化层的步骤包括:
采用第一化学机械研磨工艺研磨所述隔离氧化层,并停止在所述氮化掩膜层的顶表面上;
采用第二化学机械研磨工艺研磨所述隔离氧化层,直至去除所述第二阻挡层;以及,
去除剩余的氮化掩膜层。
本发明还提供了一种浅沟槽隔离结构,包括:一具有沟槽的衬底;填充于所述沟槽中的隔离氧化层,所述隔离氧化层的顶表面高于所述沟槽两侧的衬底的顶表面;以及,位于所述隔离氧化层的顶表面上的阻挡层。
可选的,所述阻挡层包括基材和掺杂离子,所述基材包括二氧化硅、氮化硅和氮氧化硅中的至少一种,所述掺杂离子包括氮、硅、碳、钛、钴中的一种或多种。
与现有技术相比,本发明的技术方案具有以下有益效果:
1、本发明的浅沟槽隔离结构的制造方法,通过向一衬底的沟槽中填充的隔离氧化层中进行离子注入,以使得沟槽中的隔离氧化层的部分高度区域转化为第一阻挡层,且使所述第一阻挡层的底表面高于所述衬底的顶表面,其中,第一阻挡层可以阻挡氢氟酸等刻蚀剂对隔离氧化层形成的台阶的刻蚀,以对浅沟槽隔离结构的台阶高度进行准确地控制,进而提高器件的性能。
2、本发明的浅沟槽隔离结构,能够使得位于隔离氧化层的顶表面上的阻挡层去阻挡浅沟槽隔离结构制造过程以及后续工艺中的氢氟酸等刻蚀剂对所述隔离氧化层形成的台阶的刻蚀,以对浅沟槽隔离结构的台阶高度进行准确地控制,进而提高器件的性能。
附图说明
图1是现有的浅沟槽隔离的台阶高度的示意图;
图2是本发明一实施例的浅沟槽隔离结构的制造方法的流程图;
图3a~3e是图2所示的浅沟槽隔离结构的制造方法中的器件示意图;
图4是本发明一实施例的浅沟槽隔离结构的示意图。
其中,附图1~4的附图标记说明如下:
11、31、41-衬底;12-浅沟槽隔离;S1-台阶高度;32、42-垫氧化层;33、43-隔离氧化层;34-氮化掩膜层;35-第一阻挡层;36-第二阻挡层;44-阻挡层。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图2~4对本发明提出的浅沟槽隔离结构及其制造方法作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种浅沟槽隔离结构的制造方法,参阅图2,图2是本发明一实施例的浅沟槽隔离结构的制造方法的流程图,所述浅沟槽隔离结构的制造方法的步骤包括:
步骤S2-A、形成氮化掩膜层于一衬底上,并刻蚀所述氮化掩膜层和所述衬底,以形成沟槽;
步骤S2-B、填充隔离氧化层于所述沟槽中,所述隔离氧化层填满所述沟槽,并将所述氮化掩膜层掩埋在内;
步骤S2-C、向所述隔离氧化层进行离子注入,以使得所述沟槽中的隔离氧化层的部分高度区域均转化为第一阻挡层,且使所述第一阻挡层的底表面高于所述衬底的顶表面,所述第一阻挡层的顶表面低于所述氮化掩膜层的顶表面;
步骤S2-D、去除所述氮化掩膜层并去除所述第一阻挡层上方的隔离氧化层,以形成浅沟槽隔离结构。
下面参阅图3a~3e更为详细的介绍本实施例提供的浅沟槽隔离结构的制造方法,图3a~3e是图2所示的浅沟槽隔离结构的制造方法中的器件示意图。
首先,参阅图3a,按照步骤S2-A,形成氮化掩膜层34于一衬底31上,并刻蚀所述氮化掩膜层34和所述衬底31,以形成沟槽,所述氮化掩膜层34和所述衬底31之间还形成有垫氧化层32。可以通过沉积的方法形成所述垫氧化层32和所述氮化掩膜层34于所述衬底31上。所述垫氧化层32的材质可以为二氧化硅,所述氮化掩膜层34的材质可以为氮化硅或氮氧化硅,所述衬底31的材质可以为硅、锗、硅锗、碳化硅等。
然后,参阅图3b,按照步骤S2-B,填充隔离氧化层33于所述沟槽中,所述隔离氧化层33填满所述沟槽,并将所述氮化掩膜层34掩埋在内。所述隔离氧化层33的材质可以为二氧化硅,所述隔离氧化层33可以将部分的或全部的所述氮化掩膜层34掩埋在内。填充所述隔离氧化层33的方法可以为高密度等离子体化学气相沉积(HDP CVD)或高深宽比工艺(HARP)。而且针对具有高深宽比的小尺寸器件,高密度等离子体化学气相沉积方法在填充具有高深宽比的沟槽时能够做到避免产生夹断和空洞,表现出很好的填孔能力和稳定的沉积质量。另外,在填充所述隔离氧化层33于所述沟槽中之前,可以先依次形成线氧化层和线氮化层于所述沟槽中。所述线氧化层和线氮化层可以在之后的退火工艺中阻挡有源区中的离子扩散到所述隔离氧化层33中,进而提高形成的浅沟槽隔离结构的隔离性能。
然后,参阅图3c,按照步骤S2-C,向所述隔离氧化层33进行离子注入,以使得所述沟槽中的隔离氧化层33的部分高度区域均转化为第一阻挡层35,且使所述第一阻挡层35的底表面高于所述衬底31的顶表面,所述第一阻挡层35的顶表面低于所述氮化掩膜层34的顶表面,由于所述氮化掩膜层34和所述衬底31之间还形成有所述垫氧化层32,优选地,所述第一阻挡层35的底表面高于所述垫氧化层32的顶表面。向所述隔离氧化层33进行离子注入的同时,还向所述氮化掩膜层34进行离子注入,以使所述氮化掩膜层34的部分高度区域均转化为第二阻挡层36,且使所述第二阻挡层36的底表面高于所述隔离氧化层33中形成的所述第一阻挡层35的顶表面。可以通过控制离子注入的能量来控制所述第一阻挡层35位于所述隔离氧化层33中的位置,进而控制了所述浅沟槽隔离结构的台阶高度;同时,可以通过控制离子注入的剂量来控制所述第一阻挡层35的厚度。相同的,也可通过控制离子注入的能量来控制所述第二阻挡层36位于所述氮化掩膜层34中的位置,以及通过控制离子注入的剂量来控制所述第二阻挡层36的厚度。由于所述氮化掩膜层34和所述隔离氧化层33的材质不同,在采用同一道离子注入工艺向所述氮化掩膜层34和所述隔离氧化层33进行离子注入时,注入的离子在氮化掩膜层34中的运动速度比在所述隔离氧化层33中的慢,所以所述第二阻挡层36的底表面高于所述第一阻挡层35的顶表面。所述离子注入后,需对所述衬底31进行退火处理,以去除离子碰撞引起的半导体晶格的断裂或损伤,退火的温度等条件可以根据所述第一阻挡层35的需求位置去调整。所述离子注入的离子种类包括氮、硅、碳、钛、钴中的一种或多种,以形成氮化硅、碳化硅、硅化钛、硅化钴等致密的结构层,进而可以阻挡后续的工艺过程中氢氟酸等刻蚀剂对所述隔离氧化层33的刻蚀。
最后,参阅图3d和3e,按照步骤S2-D,去除所述氮化掩膜层34并去除所述第一阻挡层35上方的隔离氧化层33,以形成浅沟槽隔离结构。去除所述氮化掩膜层34并去除所述第一阻挡层35上方的隔离氧化层33的步骤包括:首先,采用第一化学机械研磨工艺研磨所述隔离氧化层33,并停止在所述氮化掩膜层34的顶表面上;然后,采用第二化学机械研磨工艺研磨所述隔离氧化层33,直至去除所述第二阻挡层36,同时也使得所述隔离氧化层33的表面平坦化;最后,去除剩余的氮化掩膜层34,可以采用磷酸等溶液将剩余的所述氮化掩膜层34去除,以得到所述隔离氧化层33上附有所述第一阻挡层35的所述浅沟槽隔离结构。
综上所述,本发明提供的浅沟槽隔离结构的制造方法,包括:首先,形成氮化掩膜层于一衬底上,并刻蚀所述氮化掩膜层和所述衬底,以形成沟槽;然后,填充隔离氧化层于所述沟槽中,所述隔离氧化层填满所述沟槽,并将所述氮化掩膜层掩埋在内;然后,向所述隔离氧化层进行离子注入,以使得所述沟槽中的隔离氧化层的部分高度区域均转化为第一阻挡层,且使所述第一阻挡层的底表面高于所述衬底的顶表面,所述第一阻挡层的顶表面低于所述氮化掩膜层的顶表面;最后,去除所述氮化掩膜层并去除所述第一阻挡层上方的隔离氧化层,以形成浅沟槽隔离结构。本发明提供的技术方案通过在所述浅沟槽隔离结构中的所述隔离氧化层上形成所述第一阻挡层,以阻挡氢氟酸等刻蚀剂对所述隔离氧化层形成的台阶的刻蚀,进而对所述浅沟槽隔离结构的台阶高度进行准确地控制,以提高器件的性能。
本发明一实施例提供一种浅沟槽隔离结构,所述浅沟槽隔离结构包括:一具有沟槽的衬底;填充于所述沟槽中的隔离氧化层,所述隔离氧化层的顶表面高于所述沟槽两侧的衬底的顶表面;以及,位于所述隔离氧化层的顶表面上的阻挡层。参阅图4,图4是本发明一实施例的浅沟槽隔离结构的示意图,从图4中可看出,所述隔离氧化层43将所述沟槽填满,所述衬底41上可包含一层垫氧化层42,那么所述隔离氧化层43的顶表面高于所述衬底41上的所述垫氧化层42的顶表面,所述衬底41的顶表面也可直接暴露出来,那么所述隔离氧化层43的顶表面高于所述衬底41的顶表面,所述阻挡层44位于所述隔离氧化层43的顶表面上。所述隔离氧化层43和所述垫氧化层42的材质可以为二氧化硅。所述阻挡层44包括基材和掺杂离子,所述基材包括二氧化硅、氮化硅和氮氧化硅中的至少一种,所述掺杂离子包括氮、硅、碳、钛、钴中的一种或多种。当所述基材为二氧化硅时,所述阻挡层44可以采用本发明的浅沟槽隔离结构的制造方法来制造,所述阻挡层44即上述步骤S2-C中所述的第一阻挡层,那么所述阻挡层44的基材为部分高度区域的所述隔离氧化层43;所述阻挡层44也可以采用先沉积所述基材于所述隔离氧化层43的顶表面上,再向沉积的所述基材中注入所述掺杂离子的方法制造。当所述基材包含氮化硅或氮氧化硅时,可以采用先沉积所述基材于所述隔离氧化层43的顶表面上,再向沉积的所述基材中注入所述掺杂离子的方法制造。通过所述阻挡层44的致密的结构对氢氟酸等刻蚀剂的阻挡,避免了浅沟槽隔离结构制造过程以及后续工艺中的氢氟酸等刻蚀剂对所述阻挡层44下方的所述隔离氧化层43的刻蚀,以对所述浅沟槽隔离结构的台阶高度进行准确地控制,进而提高器件的性能。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (10)

1.一种浅沟槽隔离结构的制造方法,其特征在于,包括:
形成氮化掩膜层于一衬底上,并刻蚀所述氮化掩膜层和所述衬底,以形成沟槽;
填充隔离氧化层于所述沟槽中,所述隔离氧化层填满所述沟槽,并将所述氮化掩膜层掩埋在内;
向所述隔离氧化层进行离子注入,以使得所述沟槽中的隔离氧化层的部分高度区域均转化为第一阻挡层,且使所述第一阻挡层的底表面高于所述衬底的顶表面,所述第一阻挡层的顶表面低于所述氮化掩膜层的顶表面;以及,
去除所述氮化掩膜层并去除所述第一阻挡层上方的隔离氧化层,以形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,所述隔离氧化层的材质包括二氧化硅,所述氮化掩膜层的材质包括氮化硅。
3.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,所述氮化掩膜层和所述衬底之间还形成有垫氧化层,所述第一阻挡层的底表面高于所述垫氧化层的顶表面。
4.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,填充所述隔离氧化层于所述沟槽中之前,先依次形成线氧化层和线氮化层于所述沟槽中。
5.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,所述离子注入的离子种类包括氮、硅、碳、钛、钴中的一种或多种。
6.如权利要求1所述的浅沟槽隔离结构的制造方法,其特征在于,所述离子注入后,对所述衬底进行退火。
7.如权利要求1至6中任一项所述的浅沟槽隔离结构的制造方法,其特征在于,向所述隔离氧化层进行离子注入的同时,还向所述氮化掩膜层进行离子注入,以使所述氮化掩膜层的部分高度区域均转化为第二阻挡层,且所述第二阻挡层的底表面高于所述第一阻挡层的顶表面。
8.如权利要求7所述的浅沟槽隔离结构的制造方法,其特征在于,去除所述氮化掩膜层并去除所述第一阻挡层上方的隔离氧化层的步骤包括:
采用第一化学机械研磨工艺研磨所述隔离氧化层,并停止在所述氮化掩膜层的顶表面上;
采用第二化学机械研磨工艺研磨所述隔离氧化层,直至去除所述第二阻挡层;以及,
去除剩余的氮化掩膜层。
9.一种浅沟槽隔离结构,其特征在于,包括:一具有沟槽的衬底;填充于所述沟槽中的隔离氧化层,所述隔离氧化层的顶表面高于所述沟槽两侧的衬底的顶表面;以及,位于所述隔离氧化层的顶表面上的阻挡层。
10.如权利要求9所述的浅沟槽隔离结构,其特征在于,所述阻挡层包括基材和掺杂离子,所述基材包括二氧化硅、氮化硅和氮氧化硅中的至少一种,所述掺杂离子包括氮、硅、碳、钛、钴中的一种或多种。
CN201811224342.6A 2018-10-19 2018-10-19 浅沟槽隔离结构及其制造方法 Active CN109524346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811224342.6A CN109524346B (zh) 2018-10-19 2018-10-19 浅沟槽隔离结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811224342.6A CN109524346B (zh) 2018-10-19 2018-10-19 浅沟槽隔离结构及其制造方法

Publications (2)

Publication Number Publication Date
CN109524346A true CN109524346A (zh) 2019-03-26
CN109524346B CN109524346B (zh) 2021-02-23

Family

ID=65772761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811224342.6A Active CN109524346B (zh) 2018-10-19 2018-10-19 浅沟槽隔离结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109524346B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491877A (zh) * 2019-08-23 2019-11-22 上海华虹宏力半导体制造有限公司 闪存制造方法
CN113471143A (zh) * 2020-03-31 2021-10-01 群创光电股份有限公司 电子装置的制造方法
CN118366927A (zh) * 2024-06-19 2024-07-19 杭州积海半导体有限公司 Mos晶体管的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122630A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制作方法
US20120295444A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Techniques for forming 3d structures
CN102931126A (zh) * 2011-08-12 2013-02-13 中芯国际集成电路制造(上海)有限公司 提高mos器件窄宽度效应的方法
CN103839867A (zh) * 2012-11-21 2014-06-04 上海华虹宏力半导体制造有限公司 改善浅沟槽隔离介电材料刻蚀形貌的方法
CN106486377A (zh) * 2015-09-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 鳍片式半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122630A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制作方法
US20120295444A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Techniques for forming 3d structures
CN102931126A (zh) * 2011-08-12 2013-02-13 中芯国际集成电路制造(上海)有限公司 提高mos器件窄宽度效应的方法
CN103839867A (zh) * 2012-11-21 2014-06-04 上海华虹宏力半导体制造有限公司 改善浅沟槽隔离介电材料刻蚀形貌的方法
CN106486377A (zh) * 2015-09-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 鳍片式半导体器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110491877A (zh) * 2019-08-23 2019-11-22 上海华虹宏力半导体制造有限公司 闪存制造方法
CN110491877B (zh) * 2019-08-23 2022-10-25 上海华虹宏力半导体制造有限公司 闪存制造方法
CN113471143A (zh) * 2020-03-31 2021-10-01 群创光电股份有限公司 电子装置的制造方法
CN118366927A (zh) * 2024-06-19 2024-07-19 杭州积海半导体有限公司 Mos晶体管的制备方法

Also Published As

Publication number Publication date
CN109524346B (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
JP5291929B2 (ja) チャンネル膜を有する半導体装置の製造方法
US9437418B2 (en) Method for forming spacers for a transistor gate
US9570340B2 (en) Method of etching a crystalline semiconductor material by ion implantation and then chemical etching based on hydrogen chloride
KR20170067255A (ko) 반도체 소자의 제조방법
CN103477419B (zh) 用于通过固相扩散形成超浅掺杂区域的方法
CN109524346A (zh) 浅沟槽隔离结构及其制造方法
WO2005067021A1 (en) An amorphous etch stop for the anisotropic etching of substrates
TW200522171A (en) Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
US20070128776A1 (en) Isolated fully depleted silicon-on-insulator regions by selective etch
US9263517B2 (en) Extremely thin semiconductor-on-insulator (ETSOI) layer
CN103872048B (zh) 集成电路及其形成方法
JPH0279445A (ja) 素子分離領域の形成方法
US9947541B2 (en) Method of forming spacers for a gate of a transistor
CN114899149B (zh) 一种半导体器件的制造方法及半导体结构
CN109449083A (zh) 缓变结、高压器件和半导体器件及其制造方法
TWI248171B (en) Low power flash memory cell and method
US6737315B2 (en) Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate
CN109698119A (zh) 一种半导体器件的制造方法和半导体器件
US9076668B2 (en) Method of manufacturing the trench of U-shape
TWI378508B (en) Oxide pattern forming method and patterning method of semiconductor device
CN104064469A (zh) 半导体器件制造方法
TWI814794B (zh) 形成半導體裝置的方法
CN104752307B (zh) 一种浅沟槽隔离结构及其制造方法
CN108630535B (zh) 半导体结构及其形成方法
CN107492496B (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China