JP2004531070A - 深い絶縁トレンチ及びその形成方法 - Google Patents

深い絶縁トレンチ及びその形成方法 Download PDF

Info

Publication number
JP2004531070A
JP2004531070A JP2003505989A JP2003505989A JP2004531070A JP 2004531070 A JP2004531070 A JP 2004531070A JP 2003505989 A JP2003505989 A JP 2003505989A JP 2003505989 A JP2003505989 A JP 2003505989A JP 2004531070 A JP2004531070 A JP 2004531070A
Authority
JP
Japan
Prior art keywords
trench
deep
forming
neck
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003505989A
Other languages
English (en)
Other versions
JP4763234B2 (ja
JP2004531070A5 (ja
Inventor
ミシェル・マーティ
アルノー・フォルトゥイン
ヴァンサン・アーナル
Original Assignee
ストミクロエレクトロニクス・ソシエテ・アノニム
コニンクレイケ フィリップス エレクトロニクス ナームロゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ストミクロエレクトロニクス・ソシエテ・アノニム, コニンクレイケ フィリップス エレクトロニクス ナームロゼ フェンノートシャップ filed Critical ストミクロエレクトロニクス・ソシエテ・アノニム
Publication of JP2004531070A publication Critical patent/JP2004531070A/ja
Publication of JP2004531070A5 publication Critical patent/JP2004531070A5/ja
Application granted granted Critical
Publication of JP4763234B2 publication Critical patent/JP4763234B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Abstract

半導体基板（１）に形成された側部（１１）と底部（１０）を備えた深い絶縁トレンチに関するものである。側部（１１）と底部（１０）とを、空のキャビティ（１３）の範囲を画定すると共にキャビティ（１３）を閉じるためのプラグ（１４）を成す電気的絶縁材料（１２）で被覆されている。トレンチの側部（１１）は、プラグ（１４）の深さを決定するネック（１５）と、底部（１０）からの距離が増大するにつれてネック（１５）から外側へテーパが形成された第１の部分（１６）と共に構成されている。特に、バイポーラ及びＢｉＣＭＯＳ回路に応用される。

Description

【技術分野】
【０００１】
本発明は、集積回路、及び特にバイポーラ若しくはＢｉＣＭＯＳ技術を用いた回路の製造に関するものである。基板に掘られた深い絶縁トレンチは、互いに回路の異なる要素を絶縁し、構造間に存在する寄生コンポーネントを最小にすることが意図されている。これらはＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）として知られている。“深い”は、トレンチの深さがその幅より大きく、基板に埋め込まれた層の深さよりはるかに大きいことを意味する。このような深い絶縁トレンチを用いてＮ＋及びＰ＋埋込層を分離し、コレクタ／基板キャパシタンスの周囲コンポーネントを減少する。このキャパシタンスは、回路ノイズ及びバイポーラトランジスタの振動周波数の計算に寄与する。
【背景技術】
【０００２】
深い絶縁トレンチはバイポーラトランジスタを囲繞し、電気的絶縁材料から成る。シリコンは、マイクロエレクトロニクス産業において最もよく使用される材料であり、シリコン回路で通常用いられる材料は酸化シリコンである。
【０００３】
現在、このような深い絶縁トレンチを形成する種々の方法がある。これらは、トランジスタが作成後の工程の最後に、又は、トランジスタが作製される前の工程の始めに形成されてもよい。
【０００４】
トレンチが工程の終わりに形成されるときは、トレンチはトランジスタの要素を切断する必要がないために大きな周囲を有する。コレクタ／基板キャパシタンスについての総ゲインはこの種のトレンチによって制限される。
【０００５】
トレンチが工程の始めに形成されるときは、ベースの接触点はトレンチの上方に積層できるので、その周囲は制限され得る。コレクタ／基板キャパシタンスは従来の構成におけるより低い。しかし、一旦トレンチが電気的絶縁材料で充填されると、トランジスタ又は他のコンポーネントを製造するために多くの熱サイクルを基板に付与するが、このサイクルは、基板と充填材料との間に大きな力学的応力を生成する。シリコンとこのようなトレンチを充填するために用いられる二酸化シリコンとの間の熱膨張係数の差は、約10倍のオーダーである。
【０００６】
しきい応力を越えると、基板材料に転位が形成され得る。転位が接合を横切るときは、接合漏れ電流は非常に大きく、回路は使用できない。トレンチが工程の終わりに形成される場合は、トレンチが充填された後は回路がもはや高温度サイクルにさらされないので、この欠点は非常に限定される。
【０００７】
トレンチが工程の始めに形成される場合は、このような転位の成長を制限するために２つの異なる材料を有するコンポジットフィリング（充填剤）を用いることが提案されてきた；例えば、側部と底部とを酸化物層で被覆し、内部全体を多結晶シリコンで充填できる。しかし、コンポジットフィリングの長さあたりキャパシタンスの値は酸化物のフィリングの値より大きい。というのは、多結晶シリコンの相対誘電率は、二酸化シリコンの相対誘電率より3〜4倍大きいからである。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、深い絶縁トレンチの絶縁容量を最小化し、基板の転位のリスクを持ち込まない全く異なるシステムを提案するものである。
【課題を解決するための手段】
【０００９】
これを実現するために、深い絶縁トレンチは半導体基板に側部と底部とを備え、ここで、この側部と底部とは電気的絶縁材料で被覆されている。電気的絶縁材料は、空のキャビティの範囲を決め、キャビティを閉じるためにプラグ（栓）を形成する。トレンチの側部は、プラグの深さを決定するネックと、底部からの距離が増大するほどネックから外側方向へテーパが形成されている第１の部分とによって形成されている。
【００１０】
キャビティに空のスペース、言い替えると、固体材料なしで空気及び／又は残留気体を有するスペースを形成することによって、トレンチの寄生キャパシタンスは低下する。というのは、空気及び／又は残留気体の相対誘電率は1であり、電気的絶縁材料、通常酸化シリコンの相対誘電率は4以上だからである。
【００１１】
空のスペースの存在、及び、深いトレンチの側部及び底部を被覆するだけの電気的絶縁材料の小さなボリューム（少量）のために、基板内の転位発生のリスクは低い。空のキャビティの範囲を画定する絶縁材料層は相対的弾力性を有し、固体ブロックを有さない。
【００１２】
半導体基板における第１の部分の深さは、約0.2〜1μｍの間である。
【００１３】
外方へテーパを形成する第１の部分は、約50°〜85°の傾斜を有してもよい。
【００１４】
第１の部分の最大幅は、ネックの幅の約2倍に等しくてもよい。
【００１５】
ネックと底部との間の側部は、それらがほぼ平行の第２の部分を備えてもよい。
【００１６】
しかし、空のキャビティのボリューム（容積）を最大にすることが必要とされている場合は、側部はネックと底部との間に第２の部分を含むべきであるのが好ましく、この第２の部分は、底部からの距離が小さくなるに従ってネックから外方へテーパが形成されている。従って、側部はボトル（瓶）状のプロファイルを有する。
【００１７】
他の実施形態では、側部は、ネックと底部との間に凸状の第２の部分を備えてもよい。従って、この側部はカーボイ状のプロファイルを有する。
【００１８】
底部は凸状又はほぼ平坦であってもよい。
【００１９】
深い絶縁トレンチは通常、半導体材料に掘られた狭い絶縁トレンチと協同（関連、接続）して、かつ全体が電気的絶縁材料から成る。これは底部と側部とを備える。従って、第１の部分の最大幅の部分は、狭い絶縁トレンチの底部において開口している。
【００２０】
本発明はまた、上述のような少なくとも一の深い絶縁トレンチを備えた集積回路と、少なくとも一のこのような集積回路を備えた電子装置に関するものである。
【００２１】
本発明はまた、半導体基板に深い絶縁トレンチを形成する方法に関するものであり、ここで、このトレンチは底部と、側部と、開口とを有する。この方法は以下の段階を備える：
・ハードマスクを形成するために基板上に電気的絶縁材料層を堆積する段階と；
・このハードマスクにおいて、トレンチにおける開口に対応する開口をエッチングする段階と；
・半導体材料のハードマスクを介してトレンチの側部と底部とをエッチングして、底部と開口との間にネックを形成し、開口からネックへと小さくなる側部の第１の部分と、ネックと底部との間に側部の第２の部分を形成する段階と、
・ハードマスクを除去する段階と；
・側部と底部とを被覆する電気的絶縁材料層の非コンフォーマルな堆積であって、空のキャビティを画定し、キャビティを閉じるためのプラグを形成する堆積をする段階と；を備えている。
【００２２】
トレンチは、側部の第１の部分を形成するための第１の割合と側部の第２の部分を形成するための第２の割合との気体の混合とを用いたプラズマによってエッチングしてもよい。
【００２３】
気体の混合は、臭化水素酸ＨＢｒ、酸素Ｏ２、及び、六フッ化硫黄ＳＦ６を含んでもよい。
【００２４】
気体の混合における六フッ化硫黄ＳＦ６の割合は、側部の第１の部分を形成するためより、側部の第２の部分を形成するために大きめである。
【００２５】
方法は、側部及び底部の表面状態を回復するためにエッチング段階の後に熱アニーリング段階を備えている。
【００２６】
エッチング段階の後に、方法は、トレンチにイオン注入を行う段階をそなえ、このイオン注入の種類は半導体基板の種類とは正反対のものである。
【００２７】
側部及び底部を被覆するために堆積される電気的絶縁材料はドーピングされてもよく、堆積段階は、電気的絶縁材料のクリープを生じる高速熱アニーリング段階が続く。
【００２８】
本発明による方法は、底部及び側部を被覆するために堆積される電気的絶縁材料の表面除去の段階を備え、必要なら表面レベリング段階を備えてもよい。
【００２９】
深い絶縁トレンチが側部と底部とを有する狭い絶縁トレンチとが協同し、深い絶縁トレンチにおける開口が狭い絶縁トレンチの底部にあるとき、方法は、電気的絶縁材料を堆積してハードマスクを作製する段階の前に狭い絶縁トレンチをエッチングする段階を備えてもよい。
【００３０】
この実施形態では、電気的絶縁材料のコンフォーマルでない堆積が狭い絶縁トレンチを充填するのに寄与する。
【発明を実施するための最良の形態】
【００３１】
本発明の他の特徴及び利点は、添付図面を参照して以下の詳細な説明を読むことによって明らかになるだろう。
【００３２】
図１Ａから図１Ｃに、本発明による深いトレンチを例示する。深い絶縁トレンチが掘られた半導体材料から成る基板１を有する集積回路を図示するものである。
【００３３】
深い絶縁トレンチは、底部１０と側部１１と開口９とを備える。本発明によれば、半導体材料に掘られた底部１０と側部１１は、プラグ１４によって底部で閉じられた空のキャビティ１３を画定する電気的絶縁材料１２によって被覆されている。側部１１は、プラグ１４を画定するネック１５と、底部１０からの距離が増大するに従ってネック１５から開口９へとテーパが形成されている第１の部分１６とを備える。この第１の部分１６の傾斜は“正”と称する。
【００３４】
第１の部分１６の最大幅はネック１５の幅の約2倍である。
【００３５】
空のキャビティ１３は、いかなる固体材料をも含まないキャビティを意味する。空の部分には、トレンチが電気的絶縁材料１２で充填されたときに形成される空気及び／又は残留気体が含まれる。
【００３６】
側部は、図１Ａで示したように、第２の部分１７全体にわたってネック１６と底部１０との間でほぼ平行であってもよい。
【００３７】
しかし、一般的に、空のキャビティ１３の範囲を決める電気的絶縁材料１２の厚さを最小にすることによって、所定のトレンチ幅に対しては、空のキャビティ１３の容積を増大して絶縁容量（キャパシティ）を減少するのが好ましい。キャビティ１３内の空気若しくは残留気体の相対誘電率は、電気的絶縁材料１２の相対誘電率よりはるかに小さい。この場合、側部１１はネック１５から底部１０へ外方にテーパ形成された第２の部分１８を備えることは好ましい。側部１１はボトル状のプロファイルを有する。底部１０は丸くてもよい。この変形態様は図１Ｂに示した。
【００３８】
空のキャビティ１３の容量は、凸状でかつネック１５と底部１０との間で外方へテーパ形成された第２の部分１９を備えるために、側部１１を構成することによってさらに増大することができる。側部は、カーボイの凹状プロファイルを有する。この変形態様は図１Ｃに図示した。底部１０は丸いが、ほぼ平坦でもよい。丸い底部は、平坦な底部の場合に生じ得る形状誤差のための応力を回避するのに好ましい。
【００３９】
第２の部分１８及び１９の傾斜は、“負”と称される。“負”の傾斜を有する側部は、電気的絶縁材料１２の厚さが最小にするという利点がある。
【００４０】
半導体基板１に本発明に合致する深い絶縁トレンチを形成する方法を説明する。図２Ａから図２Ｈを参照されたい。
【００４１】
このトレンチは、トランジスタを形成する前の製造工程の始めに形成される。しかしながら、深い絶縁トレンチは基板のトランジスタ（図示せず）を絶縁することが必要とされ、互いに反対の型であるＮ＋型及びＰ＋型の埋込ドープ活性領域２，３は、シリコンから成ることが仮定されている半導体基板１にすでに予約（確保）されている。埋込領域の確保の後に、基板１は表面にエピタキシャル成長されることが仮定されている。半導体基板１は、特にトランジスタを作製するときに、後に利用される絶縁体で被覆するのが好ましく、第１の層は半導体基板１を被覆する酸化物薄層４（実施例では酸化シリコン）であり、それに続いて、酸化物を被覆する犠牲窒化物層（実施例では窒化シリコン）が形成される。例えば、窒化物層の厚さは5〜20 nmであってもよい（図２Ａ）。
【００４２】
第１の段階は、深い絶縁トレンチをエッチングするためにハードマスクとして作用する電気的絶縁材料６を堆積することである。実施例では、電気的絶縁材料は例えば、化学的気相反応によって、及びさらに精密には、ＴＥＯＳとして公知のテトラエチル・オルトシリケートの分解によって堆積された酸化シリコンであってもよい。例えば、酸化物層は約200〜400 nmであってもよい。感光樹脂層単体は、エッチングされる深さのために適していない。
【００４３】
次の段階は、前の酸化物層６上に感光性樹脂７を堆積することである（図２Ｂ）。
【００４４】
次の段階は、樹脂７上にトレンチの開口９に対応する適当なパターンを転写して、樹脂を現像することによって、深いトレンチのパターンを決定することである。
【００４５】
開口をハードマスク６に形成する第１のエッチング段階を行う。この開口はトレンチの開口９に対応する。ハードマスク６を開口するとき、基板１のシリコンが露光され、それによって、窒化物５と薄い酸化物４をエッチングすることができる。このエッチングは、窒化物と酸化物とに当たり、シリコンへ向かうように選択された気体を用いたプラズマエッチングであってもよい。
【００４６】
次の段階は樹脂７を除去する段階である（図２Ｄ）。
【００４７】
その後、次の段階は、深いトレンチの側部１１と底部１０とをエッチングすることである。エッチングは乾式プラズマ支援エッチング、例えば、ＲＩＥ反応性エッチングである。このエッチングは２段階で行われ、ネック１５と、ネック１５の片側に２つの部分１６及び１７若しくは１８若しくは１９と共に必要なプロファイルを得る。第１の段階は、底部１０からの距離が増大するにつれてネック１５から外方へテーパが形成され、又反対に、開口９からネック１５に向かって狭くなる第１の部分をエッチングすることである。というのは、これがエッチングが行われる方向だからである。
【００４８】
この第１の部分１６の深さは例えば、半導体基板の表面から測って約0.2〜1μｍであってもよい。外方へテーパが形成された第１の部分１６の側部の傾斜は、マスク６で被覆された基板１の表面から約50°〜85°の間であってもよい。明らかに傾斜は非常に重要であり、それによって、トレンチが充填されたときに空のキャビティが残る。従来技術においては、目的は全く異なっており、空のスペースを形成することなく絶縁トレンチを完全に充填してトレンチの全深さにわたって側部を平行にしている。
【００４９】
外方へテーパを形成した第１の部分１６は、臭化水素酸ＨＢｒ、酸素Ｏ２及び六フッ化硫黄ＳＦ６を母体にした混合気体でエッチングする。この混合気体は基板の材料に異方的にアタックして、必要な傾斜を形成することができる。酸素の存在のために、酸化シリコンを形成し、側部１１及び底部１０上に堆積する。しかし、臭化水素酸ＨＢｒは酸化物をエッチングすることはせず、この酸化物だけを六フッ化硫黄ＳＦ６によってエッチングすることができる。３つの気体の割合は、外方へテーパが形成されている第１の部分１６について必要なプロファイルを得るために調整される。底部に堆積された酸化物は、側部上に堆積された酸化物よりはるかに速くエッチングされる。
【００５０】
混合における気体の割合は、底部１０とネック１５との間の側部の第２の部分１７，１８又は１９をエッチングするためにネック１５で変化しており、傾斜は第１の部分１６の傾斜と同じでない。混合気体は六フッ化硫黄ＳＦ６をより多く含むので、深さ方向においてエッチングは必要な傾斜と共に続く。側部の第２の部分は約3μｍの深さより大きいことが好ましい。この段階を図２Ｅに示す。
【００５１】
混合気体における気体の割合、使用されるチャンバにおける圧力、及びプラズマを形成するための高周波パワーを調整して異方性レシオ（異方率）及びエッチング速度を決定し、これら２つの因子は異なる部分の傾斜と深さを決定する。これによって、エッチング中の傾斜と深さ全体にわたって完全に制御する。
【００５２】
従来通り、電流の漏れを防止するために基板１で生じる電流のラインを逸れるように、基板１に注入される種類と反対の種類のイオン注入を深さトレンチに行う。
【００５３】
次の段階は、ハードマスク６とエッチング残留物を除去することである；このような残留物には、トレンチのエッチング中に形成される酸化物を含まれる（図２Ｆ）。エッチング中の深いトレンチに形成される酸化物は非常に薄いので図示していない。例えば、この除去は、希薄フッ化水素酸ＨＦの容器において化学的に行ってもよい。
【００５４】
次の段階は、深さトレンチに対して迅速熱酸化（Rapid Thermal Oxidation（ＲＴＯ））型のアニーリングを行うこと、エッチングによって損傷される側部と底部の表面状態を回復し、そにれよって、これらの損傷された面に生ずる漏れ電流の循環を低減することである。
【００５５】
次の段階は、空のキャビティ１３と閉鎖用プラグ１４とを形成することによって電気的絶縁材料でトレンチを充填することである（図２Ｇ）。実施例では酸化シリコンであるところの電気的絶縁材料１２のこの堆積は、化学的気相堆積法ＣＶＤ、非コンフォーマルな堆積を形成する少なくとも一の前駆体を用いたプラズマ支援化学的気相堆積法ＰＥＣＶＤ、又は、高密度プラズマによって行ってもよい。
【００５６】
非コンフォーマル堆積は垂直面より水平面にはるかに迅速に行われる。従って、この堆積は、第２の部分１７，１８，１９及び底部１０の上よりも、外方へテーパが形成された第１の部分１６上及び基板１の面上でより迅速に行われる。プラグ１４は、ネック１５に近接して外方へテーパが形成された第１の部分１６の最も狭い部分に形成される。従って、これによって、底部１０とネック１５との間に位置する空のキャビティ１３についての深い閉鎖が形成される。
【００５７】
前駆体として、ＴＥＯＳ又はシランＳＨ４を用いてもよい。
【００５８】
電気的絶縁材料１２はドーピングされてもよく、例えば、酸化シリコンはホウ素又はリンでドーピングされてもよい。従って、熱アニーリング段階は、閉鎖プラグ１４の位置を調整するために電気的絶縁材料にクリープを形成するために行う。
【００５９】
このタイプの深い絶縁トレンチは特に強固であり、側部１１に接触して止まる埋込層２，４は、引き続く熱処理中にブロック（遮断）される。従来技術ではトレンチが埋込領域を通過していたので、深いトレンチの底部にＰ＋注入を行うことはもはや必要ない。
【００６０】
例えば、化学機械的研磨を、このように堆積され表面に位置する酸化物１２を除去するために、必要なら表面レベリング（平坦化）段階を実施するために用いてもよい（図２Ｈ）。
【００６１】
バイポーラ及びＢｉＣＭＯＳ回路では、深い絶縁トレンチは狭い絶縁トレンチ（shallow Trench Isolation：ＳＴＩ）と協同する。狭い絶縁トレンチは、トランジスタが配置する区画の深さより浅い深さを有するトレンチである。
【００６２】
狭い絶縁トレンチ３０は側部３１と底部３２を備え、電気的絶縁材料３３から成る。その底部３２は、深い絶縁トレンチ基準２０において外方へテーパ形成された第１の部分１６に開放している。この協同を図３に示す。狭い絶縁トレンチ３０の底部３２は深い絶縁トレンチの開口９より広く、すなわち、外方へテーパ形成する第１の部分１６の最大幅より広い。
【００６３】
狭い絶縁トレンチは、深い絶縁トレンチが形成された後に形成することができる。
【００６４】
しかし、深い絶縁トレンチを形成する前に狭い絶縁トレンチを形成し始めることも可能であり、この場合は、２つの絶縁トレンチを形成するのに共通ないくつかの段階がある。
【００６５】
狭い絶縁トレンチを形成する段階を含む深い絶縁トレンチを形成する段階を示す。
【００６６】
酸化物層４と犠牲窒化物層５とを有する図２Ａで示した基板と同じ性質の基板１から始める。第１の段階は狭い絶縁トレンチ３０をエッチングすることである。リソグラフィ段階は、窒化物層５上に樹脂堆積物４０を用いて行い、その後、樹脂上にトレンチの開口９に対応する適当なパターンを転写し、樹脂４０を現像する。狭いトレンチはプラズマによってエッチングする。このとき、エッチングは異方的である（図４Ａ）。
【００６７】
次の段階は樹脂４０の除去である。
【００６８】
次いで、狭い絶縁トレンチ３０をエッチングするためのハードマスクとして機能する電気的絶縁材料６を堆積する。この材料は、狭い絶縁トレンチ３０の側部３１と底部３２とを被覆する。この段階は図２Ｂを参照して上述した。次いで、図２Ｂ及びその後の図に示した段階を実施する、すなわち、ハードマスク６ののエッチング（図４Ｂ）及び樹脂４１の除去につながる樹脂４１を用いたリソグラフィ段階を行う。このとき、上述のような深い絶縁トレンチのエッチングを開始することが可能である。この段階は図４Ｃで示しており、狭い絶縁トレンチ３０の底部３２から始めて行う。
【００６９】
次いで、深い絶縁トレンチへのイオン注入を実施する。
【００７０】
次の段階は、ハードマスク６及び深いトレンチで形成された酸化物を除去する段階である。
【００７１】
ＲＴＯ型アニーリングを２つの絶縁トレンチの側部及び底部に対して行うことができる。それらの表面状態を回復するためである。
【００７２】
次の段階は、深い絶縁トレンチ２０に空のスペースを形成し、狭い絶縁トレンチ３０全体を充填することによって、トレンチにおける充填を行う段階である。
【００７３】
前述のように、この段階は、基板１上にプラグ１４を形成し、狭い絶縁トレンチを形成するのに使用される電気的絶縁材料１２の非コンフォーマルな堆積を用いることによって行うことができる（図４Ｄ）。
【００７４】
狭い絶縁トレンチ３０はこの段階の終わりに完全に充填されることが必要なわけではない。従って、最後の段階は、例えば、ＣＶＤによってコンフォーマルな電気的絶縁材料の堆積を行うことによってそれを充填することである。実施例では、最後の段階は、平坦な面にするために窒化物５で機械的化学的研磨を停止することであってもよい（図４Ｅ）。
【００７５】
本発明は、実施例で述べたような材料、堆積技術（方法）、エッチング技術に限定されない。
【００７６】
本発明はまた、基板５３上に少なくとも一の集積回路５２を含む半導体装置５１を備えた図５に模式的に示したような電子装置若しくは電気装置に関するものでもある。ここで、集積回路５２は、本明細書で記載した少なくとも一の深い絶縁トレンチ５５によって囲繞されたコンポーネント５４若しくはコンポーネント群を備えるものである。例えば、電子装置若しくは電気装置は携帯電話又はコードレス電話通信のための基本部分に使用されるライン増幅器であってもよい。
【図面の簡単な説明】
【００７７】
【図１】（Ａ）本発明による深い絶縁トレンチの実施例の断面図である。（Ｂ）本発明による深い絶縁トレンチの実施例の断面図である。（Ｃ）本発明による深い絶縁トレンチの実施例の断面図である。
【図２】本発明による深い絶縁トレンチを形成する方法の各段階を示す断面図である。
【図３】狭い絶縁トレンチと協同する本発明による深い絶縁トレンチの断面図である。
【図４】本発明による深い絶縁トレンチを形成する方法の各段階を示す図であって、この深い絶縁トレンチは同時に形成される狭い絶縁トレンチと協同するものである。
【図５】本発明による電子装置もしくは電気装置の模式図である。
【符号の説明】
【００７８】
１ 半導体基板
６ ハードマスク
９ 開口
１０ 底部
１１ 側部
１２ 電気的絶縁材料
１３ 空のキャビティ
１４ プラグ
１５ ネック
１６ 第１の部分
１７，１８，１９ 第２の部分
３０ 狭い絶縁トレンチ
３１ 側部
３２ 底部

Claims (22)

  1. 半導体基板（１）において側部（１１）と底部（１０）とを備えた深い絶縁トレンチにおいて、
    側部（１１）及び底部（１０）が、空のキャビティ（１３）の範囲を画定すると共にキャビティ（１３）の閉鎖プラグ（１４）を成す電気的絶縁材料（１２）で被覆され、トレンチの側部（１１）は、プラグ（１４）の深さを決定するネック（１５）と、底部（１０）からの距離が増大するにつれてネック（１５）から外方へテーパが形成された第１の部分（１６）とを用いて構成されていることを特徴とする深い絶縁トレンチ。
  2. 第１の部分（１６）は半導体基板（１）の約0.2から1μｍの間の深さにあることを特徴とする請求項１に記載の深い絶縁トレンチ。
  3. 第１の部分（１６）の傾斜の角度は約50°から85°の間であることを特徴とする請求項１又は２のいずれかに記載の深い絶縁トレンチ。
  4. 第１の部分（１６）の最大幅はネック（１５）の幅の約2倍であることを特徴とする請求項１から３のいずれか一項に記載の深い絶縁トレンチ。
  5. 側部（１１）はネック（１５）と底部（１０）との間においてほぼ平行な第２の部分（１７）を備えたことを特徴とする請求項１から４のいずれか一項に記載の深い絶縁トレンチ。
  6. 側部（１１）はネック（１５）と底部（１０）との間に第２の部分（１８）を備え、この第２の部分（１８）は底部（１０）からの距離が減少するにつれてネック（１５）から外方へテーパが形成されていることを特徴とする請求項１から４のいずれか一項に記載の深い絶縁トレンチ。
  7. 側部（１１）はネック（１５）と底部（１０）との間に第２の部分（１８）を備え、この第２の部分（１８）は外方へテーパが形成されかつ凸状であることを特徴とする請求項１から４のいずれか一項に記載の深い絶縁トレンチ。
  8. 底部（１０）はほぼ平坦であることを特徴とする請求項１から７のいずれか一項に記載の深い絶縁トレンチ。
  9. 底部（１０）は丸みを有することを特徴とする請求項１から７のいずれか一項に記載の深い絶縁トレンチ。
  10. 半導体基板（１）に掘られた狭い絶縁トレンチ（３０）と協同するように構成されると共に、電気的絶縁体（１２，３３）から成る底部（３２）と側部（３１）とを備えた請求項１から９のいずれか一項に記載の深い絶縁トレンチにおいて、
    第１の部分（１６）の最大幅の部分は、狭い絶縁トレンチ（３０）の底部（３２）へ開通していることを特徴とする深い絶縁トレンチ。
  11. 請求項１から１０のいずれか一項に記載の少なくとも一の深い絶縁トレンチを備えたことを特徴とする集積回路。
  12. 請求項１１に記載の少なくとも一の集積回路を備えたことを特徴とする電子若しくは電気装置。
  13. 半導体基板（１）に、底部（１０）と側部（１１）と開口（９）とを備えた深い絶縁トレンチを形成する方法において、
    ・基板（１）上に電気的絶縁材料を堆積してハードマスク（６）を形成する段階と；
    ・ハードマスク（６）において、トレンチにおける開口（９）に対応する開口をエッチングする段階と；
    ・半導体材料におけるハードマスク（６）を介してトレンチの側部（１１）と底部（１０）とをエッチングし、底部（１０）と開口（９）との間にネック（１５）を形成し、開口（９）からネック（１５）へと小さくなっていく側部（１１）の第１の部分（１６）と、ネック（１５）と底部（１０）との間に側部（１１）の第２の部分（１７，１８，１９）を形成する段階と、
    ・ハードマスク（６）を除去する段階と；
    ・側部（１１）と底部（１０）とを被覆する電気的絶縁材料（１２）の非コンフォーマルな堆積であって、空のキャビティ（１３）を画定すると共に、プラグ（１４）を形成してキャビティ（１３）を閉じるための堆積をする段階と；を備えたことを特徴とする深い絶縁トレンチを形成する方法。
  14. エッチング段階を、側部（１１）の第１の部分（１６）を形成するための第１の気体と側部（１１）の第２の部分（１７，１８，１９）を形成するための第２の気体との混合気体を用いたプラズマによって行うことを特徴とする請求項１３に記載の深い絶縁トレンチを形成する方法。
  15. 混合気体が、臭化水素酸ＨＢｒと酸素Ｏ２と六フッ化硫黄ＳＦ６を含むことを特徴とする請求項１４に記載の深い絶縁トレンチを形成する方法。
  16. 混合気体が、側部（１１）の第１の部分（１６）を形成するためでなく、側部（１１）の第２の部分（１７，１８，１９）を形成するために、六フッ化硫黄ＳＦ６の割合が大きいことを特徴とする請求項１４又は１５のいずれかに記載の深い絶縁トレンチを形成する方法。
  17. 側部（１１）と底部（１０）とを被覆するために堆積された電気的絶縁材料（１２）にドーピングし、堆積段階の後に、電気的絶縁材料（１２）をクリープさせる熱アニーリング段階を備えたことを特徴とする請求項１３から１６のいずれか一項に記載の深い絶縁トレンチを形成する方法。
  18. 側部（１１）と底部（１０）とを被覆するために堆積された電気的絶縁材料（１２）を表面除去する段階を備え、必要ならその後に表面レベリング段階を備えたことを特徴とする請求項１３から１７のいずれか一項に記載の深い絶縁トレンチを形成する方法。
  19. 側部（１１）及び底部（１０）の表面状態を回復するために、エッチング段階の後に、熱アニーリング段階を備えたことを特徴とする請求項１３から１８のいずれか一項に記載の深い絶縁トレンチを形成する方法。
  20. エッチング段階の後に、トレンチにイオン注入を行う段階を備え、このイオン注入の種類は半導体基板（１）の注入の種類のものと反対のものであることを特徴とする請求項１３から１９のいずれか一項に記載の深い絶縁トレンチを形成する方法。
  21. 深い絶縁トレンチは側部（３１）と底部（３２）とを備えた狭い絶縁トレンチ（３０）と協同するように構成されており、深い絶縁トレンチの開口（９）は狭い絶縁トレンチ（３０）の底部（３２）に開通しているところの請求項１３から２０のいずれか一項に記載の深い絶縁トレンチを形成する方法において、
    ハードマスク（６）を形成する電気的絶縁材料を堆積する段階の前に、狭い絶縁トレンチ（３０）をエッチングする段階を備えたことを特徴とする深い絶縁トレンチを形成する方法。
  22. 電気的絶縁材料（１２）を非コンフォーマルに堆積する段階が、狭い絶縁トレンチ（３０）の充填に寄与することを特徴とする請求項２１に記載の深い絶縁トレンチを形成する方法。
JP2003505989A 2001-06-14 2002-06-13 深い絶縁トレンチ及びその形成方法 Expired - Lifetime JP4763234B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0107774A FR2826179A1 (fr) 2001-06-14 2001-06-14 Tranchee d'isolement profonde et procede de realisation
FR01/07774 2001-06-14
PCT/FR2002/002029 WO2002103772A2 (fr) 2001-06-14 2002-06-13 Tranchee d'isolement profonde et procede de realisation

Publications (3)

Publication Number Publication Date
JP2004531070A true JP2004531070A (ja) 2004-10-07
JP2004531070A5 JP2004531070A5 (ja) 2011-05-19
JP4763234B2 JP4763234B2 (ja) 2011-08-31

Family

ID=8864293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003505989A Expired - Lifetime JP4763234B2 (ja) 2001-06-14 2002-06-13 深い絶縁トレンチ及びその形成方法

Country Status (6)

Country Link
US (1) US7038289B2 (ja)
EP (1) EP1396016B1 (ja)
JP (1) JP4763234B2 (ja)
DE (1) DE60239200D1 (ja)
FR (1) FR2826179A1 (ja)
WO (1) WO2002103772A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173551A (ja) * 2004-12-17 2006-06-29 Interuniv Micro Electronica Centrum Vzw 深溝エアギャップの形成とその関連応用
JP2007273794A (ja) * 2006-03-31 2007-10-18 Toyota Motor Corp 半導体装置の製造方法
JP2009503814A (ja) * 2005-07-19 2009-01-29 マイクロン テクノロジー， インク． 半導体構造、メモリアレイ、電子システム、及び半導体構造の形成方法
WO2009157333A1 (ja) * 2008-06-23 2009-12-30 Ａｚエレクトロニックマテリアルズ株式会社 シャロー・トレンチ・アイソレーション構造とその形成方法
JP2010016296A (ja) * 2008-07-07 2010-01-21 Seiko Instruments Inc 半導体装置
US8598043B2 (en) 2006-04-11 2013-12-03 Micron Technology Inc. Methods of forming semiconductor constructions
US8829643B2 (en) 2005-09-01 2014-09-09 Micron Technology, Inc. Memory arrays

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005804B4 (de) 2004-02-06 2007-04-05 X-Fab Semiconductor Foundries Ag Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben
KR100621884B1 (ko) * 2004-02-09 2006-09-14 삼성전자주식회사 보이드를 갖는 트렌치 구조 및 이를 포함하는 인덕터
DE102004022781A1 (de) * 2004-05-08 2005-12-01 X-Fab Semiconductor Foundries Ag SOI-Scheiben mit MEMS-Strukturen und verfüllten Isolationsgräben definierten Querschnitts
US7339253B2 (en) * 2004-08-16 2008-03-04 Taiwan Semiconductor Manufacturing Company Retrograde trench isolation structures
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
KR100761466B1 (ko) * 2006-06-12 2007-09-27 삼성전자주식회사 반도체장치의 소자분리구조 형성방법
US7709320B2 (en) * 2006-06-28 2010-05-04 International Business Machines Corporation Method of fabricating trench capacitors and memory cells using trench capacitors
US7560344B2 (en) * 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same
DE102007001523A1 (de) * 2007-01-10 2008-07-17 Infineon Technologies Ag Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
US8120094B2 (en) * 2007-08-14 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation with improved structure and method of forming
KR20090068539A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US7985654B2 (en) * 2009-09-14 2011-07-26 International Business Machines Corporation Planarization stop layer in phase change memory integration
KR20130025204A (ko) 2011-09-01 2013-03-11 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US8395217B1 (en) * 2011-10-27 2013-03-12 International Business Machines Corporation Isolation in CMOSFET devices utilizing buried air bags
CN103247517B (zh) * 2012-02-08 2016-06-01 郭磊 一种半导体结构及其形成方法
US9269609B2 (en) 2012-06-01 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor isolation structure with air gaps in deep trenches
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8772126B2 (en) * 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
US20140159132A1 (en) * 2012-12-06 2014-06-12 Micron Technology, Inc. Memory arrays with air gaps between conductors and the formation thereof
US9245797B2 (en) * 2013-08-19 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Opening fill process and structure formed thereby
US9559134B2 (en) * 2014-12-09 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench spacing isolation for complementary metal-oxide-semiconductor (CMOS) image sensors
KR102426666B1 (ko) * 2015-03-25 2022-07-28 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
US9984918B2 (en) * 2015-12-31 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
JP6523997B2 (ja) * 2016-03-14 2019-06-05 株式会社東芝 半導体装置の製造方法
US9812446B2 (en) 2016-03-30 2017-11-07 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic apparatus with pocket of low permittivity material to reduce electromagnetic interference
US10847596B2 (en) * 2017-11-10 2020-11-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Bendable display panel and fabricating method thereof
US10224396B1 (en) * 2017-11-20 2019-03-05 Globalfoundries Inc. Deep trench isolation structures
US10546937B2 (en) * 2017-11-21 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for noise isolation in semiconductor devices
US11226506B2 (en) * 2020-03-17 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Heater structure with a gas-filled isolation structure to improve thermal efficiency in a modulator device
DE102020205170A1 (de) 2020-04-23 2021-10-28 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Struktur
CN117393536A (zh) * 2020-04-27 2024-01-12 联华电子股份有限公司 半导体元件及其制造方法
FR3112894B1 (fr) * 2020-07-27 2023-04-21 St Microelectronics Crolles 2 Sas Procédé de formation d’une tranchée capacitive d’isolation et substrat comprenant une telle tranchée
US11488980B2 (en) 2020-08-26 2022-11-01 Globalfoundries U.S. Inc. Wafer with localized semiconductor on insulator regions with cavity structures
DE102021200073A1 (de) 2021-01-07 2022-07-07 Robert Bosch Gesellschaft mit beschränkter Haftung Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement
US11948832B2 (en) * 2021-09-21 2024-04-02 Applied Materials, Inc. Bottom implant and airgap isolation for nanosheet semiconductor devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172246A (ja) * 1983-03-18 1984-09-28 Seiko Instr & Electronics Ltd 凹部分離半導体装置とその製造方法
JPH1174340A (ja) * 1997-06-30 1999-03-16 Fujitsu Ltd 半導体装置の製造方法
JPH11195702A (ja) * 1997-12-29 1999-07-21 Toshiba Corp 半導体装置及びその製造方法
JPH11284146A (ja) * 1998-03-30 1999-10-15 Nippon Steel Corp 半導体記憶装置及びその製造方法
JPH11340312A (ja) * 1998-05-27 1999-12-10 Nec Corp 半導体装置の製造方法
JP2000183149A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd 半導体装置
JP2002319638A (ja) * 2001-04-23 2002-10-31 Toshiba Corp 半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4533430A (en) * 1984-01-04 1985-08-06 Advanced Micro Devices, Inc. Process for forming slots having near vertical sidewalls at their upper extremities
JPH0779133B2 (ja) * 1986-06-12 1995-08-23 松下電器産業株式会社 半導体装置の製造方法
JPH01315161A (ja) * 1988-06-15 1989-12-20 Fujitsu Ltd 半導体装置の製造方法
US5891807A (en) * 1997-09-25 1999-04-06 Siemens Aktiengesellschaft Formation of a bottle shaped trench
US5943581A (en) * 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
US6307247B1 (en) * 1999-07-12 2001-10-23 Robert Bruce Davies Monolithic low dielectric constant platform for passive components and method
FR2830984B1 (fr) * 2001-10-17 2005-02-25 St Microelectronics Sa Tranchee d'isolement et procede de realisation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172246A (ja) * 1983-03-18 1984-09-28 Seiko Instr & Electronics Ltd 凹部分離半導体装置とその製造方法
JPH1174340A (ja) * 1997-06-30 1999-03-16 Fujitsu Ltd 半導体装置の製造方法
JPH11195702A (ja) * 1997-12-29 1999-07-21 Toshiba Corp 半導体装置及びその製造方法
JPH11284146A (ja) * 1998-03-30 1999-10-15 Nippon Steel Corp 半導体記憶装置及びその製造方法
JPH11340312A (ja) * 1998-05-27 1999-12-10 Nec Corp 半導体装置の製造方法
JP2000183149A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd 半導体装置
JP2002319638A (ja) * 2001-04-23 2002-10-31 Toshiba Corp 半導体記憶装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173637A (ja) * 2004-12-17 2006-06-29 Interuniv Micro Electronica Centrum Vzw ウェハ相互接続用三次元ウェハのための深いビアエアギャップの形成
JP2006173551A (ja) * 2004-12-17 2006-06-29 Interuniv Micro Electronica Centrum Vzw 深溝エアギャップの形成とその関連応用
JP2009503814A (ja) * 2005-07-19 2009-01-29 マイクロン テクノロジー， インク． 半導体構造、メモリアレイ、電子システム、及び半導体構造の形成方法
US9929233B2 (en) 2005-09-01 2018-03-27 Micron Technology, Inc. Memory arrays
US8829643B2 (en) 2005-09-01 2014-09-09 Micron Technology, Inc. Memory arrays
US9559163B2 (en) 2005-09-01 2017-01-31 Micron Technology, Inc. Memory arrays
US10170545B2 (en) 2005-09-01 2019-01-01 Micron Technology, Inc. Memory arrays
US10622442B2 (en) 2005-09-01 2020-04-14 Micron Technology, Inc. Electronic systems and methods of forming semiconductor constructions
US11171205B2 (en) 2005-09-01 2021-11-09 Micron Technology, Inc. Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions
US11626481B2 (en) 2005-09-01 2023-04-11 Micron Technology, Inc. Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions
JP2007273794A (ja) * 2006-03-31 2007-10-18 Toyota Motor Corp 半導体装置の製造方法
US8598043B2 (en) 2006-04-11 2013-12-03 Micron Technology Inc. Methods of forming semiconductor constructions
WO2009157333A1 (ja) * 2008-06-23 2009-12-30 Ａｚエレクトロニックマテリアルズ株式会社 シャロー・トレンチ・アイソレーション構造とその形成方法
JP2010016296A (ja) * 2008-07-07 2010-01-21 Seiko Instruments Inc 半導体装置

Also Published As

Publication number Publication date
WO2002103772A2 (fr) 2002-12-27
JP4763234B2 (ja) 2011-08-31
US20040147093A1 (en) 2004-07-29
WO2002103772A3 (fr) 2003-05-01
US7038289B2 (en) 2006-05-02
DE60239200D1 (de) 2011-03-31
EP1396016B1 (fr) 2011-02-16
EP1396016A2 (fr) 2004-03-10
FR2826179A1 (fr) 2002-12-20

Similar Documents

Publication Publication Date Title
JP4763234B2 (ja) 深い絶縁トレンチ及びその形成方法
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
CN100334708C (zh) 半导体器件的制造方法
US7327009B2 (en) Selective nitride liner formation for shallow trench isolation
US7858492B2 (en) Method of filling a trench and method of forming an isolating layer structure using the same
US6069058A (en) Shallow trench isolation for semiconductor devices
JP2004531070A5 (ja)
US6518147B1 (en) Process for manufacturing an SOI wafer by oxidation of buried channels
US6110793A (en) Method for making a trench isolation having a conformal liner oxide and top and bottom rounded corners for integrated circuits
CN105047660B (zh) 浅沟槽隔离结构
US6495430B1 (en) Process for fabricating sharp corner-free shallow trench isolation structure
JPH0799240A (ja) スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法
US20060134882A1 (en) Method to improve device isolation via fabrication of deeper shallow trench isolation regions
US6432797B1 (en) Simplified method to reduce or eliminate STI oxide divots
KR20060046020A (ko) 반도체 장치 및 그 제조 방법
US5686346A (en) Method for enhancing field oxide thickness at field oxide perimeters
JP2000058802A (ja) Ｓｏｉウェハの製造方法
US6653182B2 (en) Process for forming deep and shallow insulative regions of an integrated circuit
CN114420632A (zh) 半导体器件的制作方法
KR20040054146A (ko) 터널 산화막 형성방법 및 이를 이용한 플래시 메모리소자의 플로팅 게이트 형성방법
US20030008474A1 (en) Method of forming shallow trench isolation
KR100595858B1 (ko) 반도체 소자 제조방법
KR100567385B1 (ko) 반도체 소자의 제조 방법
KR100494144B1 (ko) 반도체소자의 필드산화막 형성방법
JPH11274284A (ja) 素子分離体の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110215

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4763234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term