JPH0799240A - スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法 - Google Patents

スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法

Info

Publication number
JPH0799240A
JPH0799240A JP6160624A JP16062494A JPH0799240A JP H0799240 A JPH0799240 A JP H0799240A JP 6160624 A JP6160624 A JP 6160624A JP 16062494 A JP16062494 A JP 16062494A JP H0799240 A JPH0799240 A JP H0799240A
Authority
JP
Japan
Prior art keywords
layer
trench
silicon
insulating
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6160624A
Other languages
English (en)
Inventor
Udo Dr Schwalke
シユワルケ ウド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH0799240A publication Critical patent/JPH0799240A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 論理回路及び高圧パワーデバイスを集積して
いるＳＯＩ基板に絶縁トレンチを形成し、トレンチの側
壁内に拡散領域を所定の大きさに形成することができ、
またトレンチをＳＯＩ基板の絶縁層をエッチングした場
合にも空洞を生じることなく満たすことのできる方法を
提供する。 【構成】 論理回路及び高圧パワーデバイスが集積され
ているＳＯＩ基板内に絶縁トレンチを形成するために、
ＳＯＩ基板の絶縁層２まで達するトレンチ６をエッチン
グする。トレンチ６の側壁６１がドーパントを含有する
被覆層７を備えることによりまたこの被覆層７からの拡
散によりトレンチ６に隣接して拡散領域８を形成する。
被覆層７を完全に除去した後シリコン層１０を形成し、
熱酸化によりトレンチ内に絶縁構造物１１を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はスマート・パワー・チッ
プ用の基板内に絶縁トレンチを形成する方法に関する。
【０００２】
【従来の技術】スマート・パワー・チップとは基板内に
論理回路と高圧パワーデバイスをモノリシックに集積し
た複合デバイスである。論理回路は約５Ｖの電圧レベル
で作動されるが、しかし高圧パワーデバイスでは５００
Ｖまでの電圧が生じるため、論理回路と高圧パワーデバ
イスを電気的に絶縁する必要がある。
【０００３】高圧及び低圧デバイスを絶縁層分離により
電気的に相互に完全に絶縁することは公知である（例え
ばオハタ（Ｙｕ Ｏｈａｔａ）その他による「ＩＥＥＥ
１９８７ＣＩＣＣ」第４４３〜４４６頁参照）。その際
デバイスはＳＯＩ基板内に形成される。ＳＯＩ基板は単
結晶シリコン基板上にＳｉＯ2からなる絶縁層及びこの
絶縁層上にありＳＯＩ基板の表面を囲む単結晶シリコン
層を含んでいる。ＳＯＩ基板の絶縁層は垂直方向の絶縁
を保証し、一方デバイスの横方向の絶縁は絶縁材で満た
されたトレンチにより実現される。多くの用途において
デバイスの電圧挙動は、トレンチを酸化物で満たす前に
トレンチの側壁をその深さ全体を通してＳＯＩ基板の絶
縁層までｎ+又はｐ+ドープすることにより改善される
（ヤスハラ（Ｎ．Ｙａｓｕｈａｒａ）その他による「Ｉ
ＥＤＭ１９９１」第１４１〜１４４頁参照）。
【０００４】横方向を絶縁するのにトレンチをエッチン
グした後まず側壁をドーピングすることが公知である。
このドーピングは例えばＢＳＧ又はＰＳＧのようなドー
プされたガラス層からの拡散、気相からの被覆又はイオ
ン注入により行われる。引続きトレンチはＳｉＯ2で満
たされる。これは例えばＳｉＯ2の熱酸化又はＣＶＤ析
出により行われる。
【０００５】スマート・パワー・チップで５〜１０のア
スペクト比（トレンチの幅と深さの割合）を有する約２
０μｍの深さのトレンチが生じるので、イオン注入によ
り側壁をドーピングする際に一様な所定の大きさの拡散
領域を形成するには問題がある。イオン注入は角度をつ
けて行わなければならないが、その際ある程度均一なド
ーパント濃度を全ての壁面に保証するには基板を４回転
しなければならない。また少なくとも５×１０15原子／
ｃｍ2の線量を必要とするため、この方法は極めて時間
を要する。
【０００６】ガラス層からの拡散又は気相からの被覆に
よるドーピングの場合、拡散領域を形成後ドープされた
ガラスからなる層又は被覆層は、以後の工程中にこれら
の層からの制御不能の拡散又は設備の汚染を回避するた
め再び除去する必要がある。従ってドーパント源として
使用される層は完全に除去されなければならない。これ
らの層はＳｉＯ2に類するものであり、トレンチの底面
がＳＯＩ基板の絶縁層上に直接配設されているため、ト
レンチの底面にはエッチングストップが生じない。従っ
てこれらの層を完全に除去する際にＳＯＩ基板の絶縁層
に腐食が起こる。引続きトレンチを熱酸化によりＳｉＯ
2で満たすと、絶縁層の表面的又は内部までのエッチン
グによりもはや充填することのできない空洞が形成され
ることになる。ＣＶＤによるＳｉＯ2の使用下にトレン
チを満たすときには、常圧で一様性の十分でない析出を
生じるか又は低圧析出では析出率が極めて低くなること
を甘受しなければならない。
【０００７】
【発明が解決しようとする課題】本発明は、論理回路及
び高圧パワーデバイスを集積しているＳＯＩ基板に絶縁
トレンチを形成し、トレンチの側壁内に拡散領域を所定
の大きさに形成することができ、またトレンチをＳＯＩ
基板の絶縁層をエッチングした場合にも空洞を生じるこ
となく満たすことのできる方法を提供することを課題と
する。
【０００８】
【課題を解決するための手段】この課題は本発明によ
り、ＳＯＩ基板が単結晶シリコン基板、その上に配設さ
れたＳｉＯ2からなる絶縁層及び更にその上に配設され
た単結晶シリコン層を含んでおり、単結晶シリコン層内
に絶縁層上にまで達するトレンチをエッチングし、トレ
ンチの側壁がドーパントを含んでいる被覆層を備えてお
り、被覆層からの拡散により単結晶シリコン層内にトレ
ンチに隣接して拡散領域を形成し、被覆層を完全に除去
し、ほぼ一様なエッジ被覆を有するシリコン層を形成
し、熱酸化により絶縁構造物をトレンチ内に形成するこ
とにより解決される。本発明方法ではシリコンを酸化す
る際約２倍の容量増大が生じるので、シリコン層の厚さ
は最大でトレンチの幅に対して１／４あればよい。シリ
コン層は特に非晶質にＬＰＣＶＤ法で析出される。シリ
コン層は多結晶に形成してもよい。しかし非晶質シリコ
ンは多結晶シリコンよりも微細な構造を示し、従ってそ
のエッジ被覆に一層良好な一様性もたらす。
【０００９】本発明による製造方法では、ドープされた
ガラス層を完全に除去するためＳＯＩ基板の絶縁層を完
全にエッチングすること自体は何ら問題とはならない。
それというのもエッチング除去された絶縁酸化物はシリ
コン層の表面酸化により大部分補われるからである。従
って本発明方法では常圧で析出された例えばＢＰＳＧの
ようなドープされたガラスを被覆層として使用すること
ができる。これらのドープされたガラス層はＣＭＯＳの
製造において平坦化のために標準的に使用されている。
これらのガラス層はＢＳＧ又はＰＳＧの形で拡散源とし
て適している。スマート・パワー・チップにおける絶縁
トレンチに生じるようなアスペクト比ではこれらの常圧
ＣＶＤ法によるガラスは好ましくない一様性を示す。従
ってこれらのガラスを被覆層として使用する場合被覆層
を完全に除去する際にＳＯＩ基板の絶縁層がエッチング
されることになる。
【００１０】被覆層の除去後ほぼ一様なエッジ被覆を有
するＳｉＯ2 層及び／又はＳｉ3Ｎ4層を形成し、それら
の表面にシリコン層を施すことは本発明の枠内にある。
引続きシリコン層を異方性エッチング処理でＳｉＯ2 又
はＳｉ3Ｎ4 に対して選択的にエッチングするが、その
際ＳｉＯ2 又はＳｉ3Ｎ4 層の水平面が露出される。そ
の際ＳＯＩ基板の単結晶シリコン層の垂直側面にシリコ
ンスペーサが生じる。熱酸化の際にこれらのシリコンス
ペーサは酸化され、容量増大により膨らむ。同時にトレ
ンチの底面に配置されているＳｉＯ2 層の部分が厚くな
る。
【００１１】シリコンスペーサの酸化の際に絶縁構造物
が形成されるが、その対向側面間には自由空間が残る。
【００１２】この自由空間をもう１つのシリコン層の析
出及び逆エッチングによりシリコン充填材で満たすこと
は本発明の枠内にある。
【００１３】またＣＶＤ法で少なくともＯ3及びＳｉ
（ＯＣ2Ｈ5）4 を含有する処理ガスの使用下に析出され
るＳｉＯ2で自由空間を満たしてもよい。ＣＶＤ法でＯ3
及びＳｉ（ＯＣ2Ｈ5）4 を含有する処理ガスを使用した
場合アスペクト比の高い狭いトレンチを空洞を生じるこ
となく満たすことができる。
【００１４】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
【００１５】ＳＯＩ基板は単結晶シリコン基板１、絶縁
層２及び単結晶シリコン層３を含んでいる（図１参
照）。単結晶シリコン基板１は例えば５×１０19ホウ素
／ｃｍ3のドーパント濃度で例えばｐ+ドープされてい
る。絶縁層２はＳｉＯ2からなり、例えば２μｍの厚さ
を有する。単結晶シリコン層３は例えば４×１０14燐／
ｃｍ3のドーパント濃度で弱くｎドープされており、例
えば２０μｍの厚さを有する。このＳＯＩ基板は有利に
は直接ウェハボンディング（ＤＷＢ）法又はシリコン直
接ボンディング（ＳＤＢ）法により形成される（例えば
オハタ（Ｙｕ Ｏｈａｔａ）その他による「ＩＥＥＥ１
９８７ＣＩＣＣ」第４４３〜４４６頁参照）。
【００１６】単結晶シリコン層３の表面にトレンチ用マ
スク４を形成する。それには単結晶シリコン層３の表面
をまず熱酸化するが、その際例えば５０ｎｍの厚さの熱
酸化によるＳｉＯ2からなる下部層４１が生じる。その
上に例えば１５０ｎｍの厚さのＣＶＤによるＳｉ3Ｎ4か
らなる中間層４２を形成する。この中間層４２上に例え
ば１０００〜１６００ｎｍの厚さのＣＶＤによるＳｉＯ
2からなる上部層４３を析出する。この下部層４１、中
間層４２及び上部層４３からなる成層をフォトレジスト
マスク５の使用下に例えばＣＨＦ3／Ｏ2によるドライエ
ッチングプロセスで構造化する。
【００１７】フォトレジストマスク５を除去した後トレ
ンチ６を単結晶シリコン層３内にエッチングする（図２
参照）。トレンチ６のエッチングは例えばＣｌ2／Ｏ2で
の異方性ドライエッチングプロセスで行われる。ＨＦに
浸漬してエッチング生成物を除去した後にはＳＯＩ基板
上にきれいな側壁６１が形成される。
【００１８】トレンチ６を有する単結晶シリコン層３の
表面上に常圧ＣＶＤ（ＡＰＣＶＤ）法でドープされたガ
ラスからなる被覆層７を施す。この被覆層７は例えばホ
ウ素４重量％を含有するホウ珪酸ガラス（ＢＳＧ）から
なる。この被覆層７をトレンチ用マスク４の上方に例え
ば８００〜１６００ｎｍ、有利には１６００ｎｍの厚さ
に析出する。析出が一様でないため被覆層７の厚さはト
レンチ６の側壁６１と底面では１００〜２００ｎｍとな
る（図３参照）。トレンチ６の側壁６１上に配置されて
いる被覆層７の部分は拡散源に用いられる。
【００１９】例えば１０００℃での熱処理工程で３０分
間被覆層７からドーパントをトレンチ６の側壁６１を介
して単結晶シリコン層３内に打ち込むが、その際トレン
チ６に隣接して拡散領域８が生じる。この熱処理工程時
に被覆層は融解し、その結果析出後トレンチ用マスク４
の範囲内に生じたオーバーハングは消滅し、トレンチ６
の範囲内に被覆層７の垂直な側面が形成される。
【００２０】例えばフッ化水素酸浸漬による等方性湿式
化学エッチングでトレンチ６の側壁６１及び底面に施さ
れた被覆層７の部分を除去する（図４参照）。このエッ
チング工程でＳＯＩ基板の絶縁層２の表面は腐食され
る。単結晶シリコン層３の下にある絶縁層２に数ナノメ
ータの横方向のアンダーエッチングが起こる。この等方
性湿式化学エッチングはトレンチ６の側壁６１及び底面
に施された被覆層７の部分が除去されるまで続けられ
る。
【００２１】トレンチ用マスク４の表面に施された被覆
層７の部分を異方性ドライエッチングにより除去する。
この異方性ドライエッチングは例えばＣＨＦ3／Ｏ2で行
われる。異方性ドライエッチングの際に同時にＳＯＩ基
板の絶縁層２及びトレンチ用マスク４の上部層４３がエ
ッチング除去される（図５参照）。異方性ドライエッチ
ングはシリコンに対して選択的に行われる。それにより
ＳＯＩ基板の単結晶シリコン基板１の表面がエッチング
されることがほぼ回避される。
【００２２】次に例えばＳｉＯ2層９を例えば厚さ２０
０ｎｍに施す。このＳｉＯ2層９は一様なエッジ被覆と
なるように、例えば低圧ＣＶＤ（ＬＰＣＶＤ）法でＳｉ
（ＯＣ2Ｈ5）4（ＴＥＯＳ）の分解により形成する。Ｓ
ｉＯ2層９上にシリコン層１０が析出される。このシリ
コン層はＬＰＣＶＤ法で例えば４００ｎｍの厚さを有す
るほぼ一様なエッジ被覆となるように形成される（図６
参照）。シリコン層１０はドープせずに非晶質に析出さ
れる。ＳｉＯ2層９及びシリコン層１０の層厚はトレン
チの直径に適合させられ、所定のトレンチの形状が得ら
れるように最適化されなければならない。トレンチの幅
はこの実施例では例えば２μｍである。
【００２３】引続きＳｉＯ2に対しての選択的異方性エ
ッチングでシリコン層１０をＳｉＯ2層９の水平方向の
表面が露出するまでエッチングする。その際トレンチ６
の側壁にシリコンスペーサ１０１が形成される（図７参
照）。異方性エッチングは例えばＨＢｒ／Ｃｌ2で行わ
れる。
【００２４】引続き熱酸化を行う。これは湿気雰囲気下
に例えば１０００℃で行われる。その際シリコンスペー
サ１０１はＳｉＯ2に酸化され、絶縁構造物１１を形成
する。酸化の際に容量の増大が起こる（図８参照）。同
時にトレンチ６の底面範囲のＳｉＯ2層９が厚くされ
る。トレンチ用マスク４の下部層４１のエッジ範囲に表
面酸化によりバーズ・ビーク（鳥のくちばし状部分）１
２が形成される。
【００２５】トレンチの底面範囲のＳｉＯ2層９が厚く
なることとトレンチの上側エッジにバーズ・ビーク１２
が形成されることを回避しなければならない場合には、
ＳｉＯ2層９の代わりにＳｉ3Ｎ4層又はＳｉＯ2及びＳｉ
3Ｎ4からなる二重層をその表面に形成してもよい。
【００２６】絶縁構造物１１の対向側面間に残留する自
由空間をもう１つのシリコン層を析出及び逆エッチング
することによりシリコン充填材１３で満たす（図９参
照）。このもう１つのシリコン層の逆エッチングはシリ
コン充填材１３がほぼトレンチ用マスク４の下部層４１
の高さまで達するように行われる。引続きＳｉ3Ｎ4に対
する選択的エッチングでＳｉＯ2層９の露出部分を除去
する。エッチングはトレンチ用マスク４の中間層４２の
表面が露出するまで進められる（図９参照）。
【００２７】湿気雰囲気下で例えば１０００℃の熱酸化
でシリコン充填材１３の表面が酸化される。その際シリ
コン充填材１３を完全に覆う絶縁カバー１４が形成され
る（図１０参照）。同時にバーズ・ビーク１２が拡大さ
れる。このバーズ・ビーク１２はエッジを丸めることに
より破壊電圧を高めるのに寄与する。
【００２８】引続き平坦化処理の枠内でデバイスを単結
晶シリコン層３内に形成する。
【００２９】図８に示されている絶縁構造物１１の対向
側面間の自由空間は場合によってはＳｉＯ2の一様な析
出により、有利にはＯ3及びＳｉ（ＯＣ2Ｈ5）4を出発プ
ロセスガスとして使用してＣＶＤ法により満たしてもよ
い。
【００３０】本発明方法ではＣＭＯＳの製造に際してト
レンチをドーピング及び充填する従来の方法のみが使用
される。その際ＣＭＯＳの製造は論理回路の形成にいず
れにせよ必要であるため相乗的効果が期待される。
【００３１】本発明方法はＳＯＩ基板の絶縁層のエッチ
ングに対して抵抗性を有することから、比較的大きなプ
ロセスウインドウが可能となる。
【００３２】丸味のあるエッジとバーズ・ビークを同時
に有するトレンチ表面の自己整合された絶縁カバーによ
り改善された電気的特性が得られる。
【図面の簡単な説明】
【図１】トレンチ用マスクを有するＳＯＩ基板の断面
図。
【図２】トレンチをエッチングした後のＳＯＩ基板の断
面図。
【図３】被覆層の析出及びトレンチに隣接して拡散領域
を形成した後のＳＯＩ基板の断面図。
【図４】トレンチの側壁及び底面被覆層を除去した後の
ＳＯＩ基板の断面図。
【図５】被覆層を完全に除去した後のＳＯＩ基板の断面
図。
【図６】ＳｉＯ2及びシリコン層を析出した後のＳＯＩ
基板の断面図。
【図７】シリコンスペーサを形成した後のＳＯＩ基板の
断面図。
【図８】シリコンスペーサを熱酸化した後のＳＯＩ基板
の断面図。
【図９】絶縁構造物間の自由空間をシリコン充填材で満
たした後のＳＯＩ基板の断面図。
【図１０】シリコン充填材を表面酸化した後のＳＯＩ基
板の断面図。
【符号の説明】
１ 単結晶シリコン基板 ２ ＳｉＯ2絶縁層 ３ 単結晶シリコン層 ４ トレンチ用マスク ４１ 下部層 ４２ 中間層 ４３ 上部層 ５ フォトレジストマスク ６ トレンチ ６１ トレンチの側壁 ７ 被覆層 ８ 拡散領域 ９ ＳｉＯ2 層（絶縁層） １０ シリコン層 １０１ シリコンスペーサ １１ 絶縁構造物 １２ バーズ・ビーク １３ 充填材 １４ 絶縁カバー

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 論理回路及び高圧パワーデバイスが集積
    されているＳＯＩ基板内に絶縁トレンチを形成する方法
    において、 ａ）ＳＯＩ基板が単結晶シリコン基板（１）、その上に
    配設されたＳｉＯ2からなる絶縁層（２）及び更にその
    上に配設された単結晶シリコン層（３）を含んでおり、 ｂ）単結晶シリコン層（３）内に絶縁層（２）まで達す
    るトレンチ（６）をエッチングし、 ｃ）トレンチ（６）の側壁がドーパントを含む被覆層
    （７）を備えており、 ｄ）被覆層（７）からの拡散により単結晶シリコン層
    （３）内にトレンチ（６）に隣接して拡散領域（８）を
    形成し、 ｅ）被覆層（７）を完全に除去し、 ｆ）ほぼ同形のエッジ被覆を有するシリコン層（１０）
    を形成し、 ｇ）熱酸化により絶縁構造物（１１）をトレンチ（６）
    内に形成することを特徴とするスマート・パワー・チッ
    プ用基板内に絶縁トレンチを形成する方法。
  2. 【請求項２】 熱酸化を湿気雰囲気下に９００〜１２０
    ０℃の温度範囲で行うことを特徴とする請求項１記載の
    方法。
  3. 【請求項３】 ドープされたガラスからなる被覆層
    （７）を常圧ＣＶＤ法で形成することを特徴とする請求
    項１又は２記載の方法。
  4. 【請求項４】 シリコン層（１０）を非晶質に析出する
    ことを特徴とする請求項１ないし３の１つに記載の方
    法。
  5. 【請求項５】 被覆層（７）の除去後少なくともＳｉＯ
    2 又はＳｉ3Ｎ4 化合物の１つを含有するほぼ一様なエ
    ッジ被覆を有する絶縁層（９）を形成し、その表面上に
    シリコン層（１０）を施し、このシリコン層（１０）の
    異方性エッチング処理で絶縁層（９）の水平面を露出
    し、単結晶シリコン層（３）の垂直側面にはシリコンス
    ペーサ（１０１）が残留するように絶縁層（９）に対し
    て選択的にエッチングすることを特徴とする請求項１な
    いし４の１つに記載の方法。
  6. 【請求項６】 もう１つのシリコン層を析出及び逆エッ
    チングすることによりトレンチ（６）内の絶縁構造物
    （１１）内に残留する自由空間にシリコン充填材（１
    ３）を満たすことを特徴とする請求項５記載の方法。
  7. 【請求項７】 熱酸化によるＳｉＯ2 からなる下部層
    （４１）、ＣＶＤによるＳｉ3Ｎ4 からなる中間層（４
    ２）及びＣＶＤによるＳｉＯ2 からなる上部層（４３）
    からなる成層として形成されたトレンチ用マスク（４）
    の使用下にトレンチ（６）をエッチングし、被覆層を除
    去する際にトレンチ用マスク（４）の上部層（４３）を
    同時に除去し、シリコン充填材（１３）がトレンチ用マ
    スク（４）の下部層（４１）に達するようにもう１つの
    シリコン層を逆エッチングし、シリコン充填材（１３）
    を完全に覆う絶縁カバー（１４）が生じるようにシリコ
    ン充填材（１３）の表面を酸化することを特徴とする請
    求項６記載の方法。
  8. 【請求項８】 シリコン充填材（１３）の表面酸化を湿
    気雰囲気下に９００〜１２００℃の温度範囲で行うこと
    を特徴とする請求項７記載の方法。
  9. 【請求項９】 少なくともＯ3及びＳｉ（ＯＣ2Ｈ5）4を
    含む処理ガスの使用下にＣＶＤ法によりトレンチ（６）
    内の絶縁構造物（１１）の内側に残留する自由空間をＳ
    ｉＯ2充填材で満たすことを特徴とする請求項５記載の
    方法。
JP6160624A 1993-06-23 1994-06-20 スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法 Pending JPH0799240A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4320884.3 1993-06-23
DE4320884 1993-06-23

Publications (1)

Publication Number Publication Date
JPH0799240A true JPH0799240A (ja) 1995-04-11

Family

ID=6491040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6160624A Pending JPH0799240A (ja) 1993-06-23 1994-06-20 スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法

Country Status (4)

Country Link
US (1) US5496765A (ja)
EP (1) EP0631305B1 (ja)
JP (1) JPH0799240A (ja)
DE (1) DE59405680D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343856A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479048A (en) * 1994-02-04 1995-12-26 Analog Devices, Inc. Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
JP3781452B2 (ja) * 1995-03-30 2006-05-31 株式会社東芝 誘電体分離半導体装置およびその製造方法
DE19528746C1 (de) * 1995-08-04 1996-10-31 Siemens Ag Verfahren zum Erzeugen einer Siliziumdioxidschicht auf Oberflächenabschnitten einer Struktur
JPH09172061A (ja) * 1995-12-18 1997-06-30 Fuji Electric Co Ltd 半導体装置の製造方法
US5933748A (en) * 1996-01-22 1999-08-03 United Microelectronics Corp. Shallow trench isolation process
JP2891205B2 (ja) * 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
SG70035A1 (en) * 1996-11-13 2000-01-25 Applied Materials Inc Systems and methods for high temperature processing of semiconductor wafers
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US6136664A (en) * 1997-08-07 2000-10-24 International Business Machines Corporation Filling of high aspect ratio trench isolation
US6020230A (en) * 1998-04-22 2000-02-01 Texas Instruments-Acer Incorporated Process to fabricate planarized deep-shallow trench isolation having upper and lower portions with oxidized semiconductor trench fill in the upper portion and semiconductor trench fill in the lower portion
TW410423B (en) * 1998-10-21 2000-11-01 United Microelectronics Corp Manufacture method of shallow trench isolation
DE19908400A1 (de) * 1999-02-26 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
US6485990B1 (en) * 2000-01-04 2002-11-26 Advanced Micro Devices, Inc. Feed-forward control of an etch processing tool
US6306723B1 (en) 2000-03-13 2001-10-23 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolations without a chemical mechanical polish
US6486038B1 (en) * 2001-03-12 2002-11-26 Advanced Micro Devices Method for and device having STI using partial etch trench bottom liner
US6583488B1 (en) 2001-03-26 2003-06-24 Advanced Micro Devices, Inc. Low density, tensile stress reducing material for STI trench fill
TWI230432B (en) * 2003-05-05 2005-04-01 Nanya Technology Corp Method for improving sneakage at shallow trench isolation and STI structure thereof
US6803307B1 (en) * 2003-06-27 2004-10-12 Macronix International Co., Ltd. Method of avoiding enlargement of top critical dimension in contact holes using spacers
US7718457B2 (en) * 2005-04-05 2010-05-18 Analog Devices, Inc. Method for producing a MEMS device
KR100818711B1 (ko) * 2006-12-07 2008-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7816759B2 (en) * 2008-01-09 2010-10-19 Infineon Technologies Ag Integrated circuit including isolation regions substantially through substrate
US7772651B2 (en) * 2008-01-11 2010-08-10 International Business Machines Corporation Semiconductor-on-insulator high-voltage device structures, methods of fabricating such device structures, and design structures for high-voltage circuits
US7790524B2 (en) * 2008-01-11 2010-09-07 International Business Machines Corporation Device and design structures for memory cells in a non-volatile random access memory and methods of fabricating such device structures
US7786535B2 (en) * 2008-01-11 2010-08-31 International Business Machines Corporation Design structures for high-voltage integrated circuits
US7790543B2 (en) * 2008-01-11 2010-09-07 International Business Machines Corporation Device structures for a metal-oxide-semiconductor field effect transistor and methods of fabricating such device structures
US7700428B2 (en) * 2008-05-09 2010-04-20 International Business Machines Corporation Methods of fabricating a device structure for use as a memory cell in a non-volatile random access memory
US7804124B2 (en) * 2008-05-09 2010-09-28 International Business Machines Corporation Device structures for a memory cell of a non-volatile random access memory and design structures for a non-volatile random access memory
US10707330B2 (en) * 2018-02-15 2020-07-07 Globalfoundries Inc. Semiconductor device with interconnect to source/drain

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0047112B1 (en) * 1980-08-29 1985-11-27 Fujitsu Limited Method of forming phosphosilicate glass films
DE3265339D1 (en) * 1981-03-20 1985-09-19 Toshiba Kk Method for manufacturing semiconductor device
US4493740A (en) * 1981-06-01 1985-01-15 Matsushita Electric Industrial Company, Limited Method for formation of isolation oxide regions in semiconductor substrates
US4569701A (en) * 1984-04-05 1986-02-11 At&T Bell Laboratories Technique for doping from a polysilicon transfer layer
US4666557A (en) * 1984-12-10 1987-05-19 Ncr Corporation Method for forming channel stops in vertical semiconductor surfaces
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
US4845054A (en) * 1985-06-14 1989-07-04 Focus Semiconductor Systems, Inc. Low temperature chemical vapor deposition of silicon dioxide films
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4782036A (en) * 1986-08-29 1988-11-01 Siemens Aktiengesellschaft Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
JP2878689B2 (ja) * 1988-07-04 1999-04-05 株式会社東芝 高耐圧半導体素子
JPS63314844A (ja) * 1987-06-18 1988-12-22 Toshiba Corp 半導体装置の製造方法
JP2788269B2 (ja) * 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
US5008210A (en) * 1989-02-07 1991-04-16 Hewlett-Packard Company Process of making a bipolar transistor with a trench-isolated emitter
US5314845A (en) * 1989-09-28 1994-05-24 Applied Materials, Inc. Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
JPH03129854A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体装置の製造方法
JP2597022B2 (ja) * 1990-02-23 1997-04-02 シャープ株式会社 素子分離領域の形成方法
US5202279A (en) * 1990-12-05 1993-04-13 Texas Instruments Incorporated Poly sidewall process to reduce gated diode leakage
KR920020676A (ko) * 1991-04-09 1992-11-21 김광호 반도체 장치의 소자분리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343856A (ja) * 2001-05-11 2002-11-29 Denso Corp 絶縁分離型半導体装置の製造方法
JP4660964B2 (ja) * 2001-05-11 2011-03-30 株式会社デンソー 絶縁分離型半導体装置の製造方法

Also Published As

Publication number Publication date
DE59405680D1 (de) 1998-05-20
EP0631305A1 (de) 1994-12-28
US5496765A (en) 1996-03-05
EP0631305B1 (de) 1998-04-15

Similar Documents

Publication Publication Date Title
JPH0799240A (ja) スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法
US5700712A (en) Method for manufacturing an insulating trench in an SOI substrate for smartpower technologies
US5989978A (en) Shallow trench isolation of MOSFETS with reduced corner parasitic currents
US5416041A (en) Method for producing an insulating trench in an SOI substrate
US5098856A (en) Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US5945724A (en) Trench isolation region for semiconductor device
US6069058A (en) Shallow trench isolation for semiconductor devices
US7038289B2 (en) Deep insulating trench
US5445989A (en) Method of forming device isolation regions
JPH0758196A (ja) スマート・パワー・チップ用基板にトレンチを形成する方法
CN105047660B (zh) 浅沟槽隔离结构
JP2000058779A (ja) トレンチ・キャパシタおよびその形成方法
KR19980064673A (ko) 반응성 이온 에칭을 사용하여 ｔｅｏｓ 마스크를 제거하기 위해폴리실리콘 에치 정지물을 가진 패드 스택
CN1783452A (zh) 形成构图的绝缘体上硅衬底的方法
WO1994014192A1 (en) Thin soi layer for fully depleted field effect transistors
JPH09508754A (ja) 基板内に溝に隣接した拡散領域を製造する方法
JP3363420B2 (ja) 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法
JPH02102556A (ja) 集積回路構造のサブストレートの中に分離領域を形成するための方法
KR20020043279A (ko) 반도체 소자의 분리영역 제조방법
KR0171072B1 (ko) 반도체 메모리 셀 제조방법 및 구조
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
US6291353B1 (en) Lateral patterning
JP2000164823A (ja) 埋込みプレ―ト形成方法
KR101025739B1 (ko) 넥프리 수직게이트를 구비한 반도체장치 제조 방법
JPH03147327A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050106