KR100494144B1 - 반도체소자의 필드산화막 형성방법 - Google Patents

Abstract

본 발명은 필드산화막에 관한 것으로서, 특히, 반도체기판에 산화막을 적층한 후 소자분리막이 형성될 영역에 마스킹식각으로 반도체기판까지 식각되는 트렌치를 형성하는 단계와; 상기 결과물의 전면에 열공정으로 장벽산화층을 적층한 후 선택식각으로 트렌치의 벽면을 제외한 부분의 장벽산화층을 제거하여 산화막스페이서를 형성하는 단계와; 상기 트렌치에서 반도체기판을 노출시킨 후 반도체기판의 표면에 존재하는 자연산화막을 클리닝공정으로 제거하는 단계와; 상기 단계 후에 진공상태에서 실리콘소오스가스를 사용하여 트렌치내의 반도체기판상에 실리콘을 성장시켜 선택폴리실리콘층을 형성하는 단계와; 상기 단계 후에 상기 산화막스페이서를 식각으로 제거하는 단계와; 상기 선택폴리실리콘층을 산화시켜 트렌치내에 몰입되는 필드산화막을 형성하는 단계로 이루어진 반도체소자의 필드산화막 형성방법인 바, 필드에이지(Field Edage)의 스트레스를 저하시켜 소자의 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

Description

반도체소자의 필드산화막 형성방법

본 발명은 필드산화막 형성방법에 관한 것으로서, 특히, 반도체기판에 일정깊이로 식각된 트렌치를 형성하고, 이 트렌치내에 장벽산화층을 적층한 후에 선택식각으로 트렌치의 벽면으로 적층된 산화막스페이서를 형성하면서 반도체기판을 노출시킨 후에 선택폴리실리콘층을 성장시키고서 산화막스페이서를 제거한 후 선택폴리실리콘층을 성장시켜 트렌치내에 몰입되는 필드산화막을 형성하므로 필드에이지의 스트레스를 저하시켜 소자의 특성을 향상시키도록 하는 반도체장치의 필드산화막 형성방법에 관한 것이다.

일반적으로, 반도체기판 상에 트랜지스터와 커패시터등을 형성하기 위하여 반도체기판에는 전기적으로 통전이 가능한 활성영역(Active Region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역(Isolation region)을 형성하게 되는 것으로서, 상기 소자분리영역은 산화막을 성장시켜 비행접시형상의 필드산화막(Field Oxide)을 형성하므로 활성영역간에 전기적으로 분리된 영역을 형성하게 되는 것이다.

이와 같이, 소자를 분리시키기 위하여 산화막을 성장시켜 형성되는 필드산화막을 형성시키기 위한 공정에는 반도체기판에 산화막과 나이트라이드막을 마스킹공정으로 나이트라이드막을 식각하고 그 식각된 콘택부위에 산화막을 성장하여 필드산화막을 형성시키는 LOCOS공정(Local Oxidation Of Silicon)이 있으며, 그 외에 상기 LOCOS공정의 산화막과 나이트라이드막 사이에 버퍼역할을 하는 폴리실리콘막을 개재하여 완충역할을 하여 필드산화막을 성장시키는 PBL(Poly Buffered LOCOS)공정등이 사용되고 있다.

그런데, 상기한 공정을 이용하는 경우에 반도체소자가 고집적화됨에 따라 반도체기판의 활성영역(Active Region)의 전체면적이 축소되어 필드산화막이 반도체기판의 측벽으로 성장되면서 필드산화막과 반도체기판 측벽부분의 접촉부에 스트레스가 집중되어 후속공정 중에서 전하저장전극이 형성될 부분에 콘택에치(Contact Etch)를 할 때, 에데미지(Etch Damage)드에 의하여 취약한 부분이 형성된다. 이로인하여 전하저장전극에 충전된 전하는 상기 취약한 부분을 통하여 누설되므로 이 취약부분이 전하의 리키지 소오스(Leakage Source)가 되어 소자의 리프레시(Refresh)특성의 저하를 초래하여 소자의 전기적인 특성을 나쁘게하는 문제점이 있었다.

본 발명의 목적은 반도체기판에 일정깊이로 식각된 트렌치를 형성하고, 이 트렌치내에 장벽산화층을 적층한 후에 선택식각으로 트렌치의 벽면으로 적층된 산화막스페이서를 형성하면서 반도체기판을 노출시킨 후에 선택폴리실리콘층을 성장시키고서 산화막스페이서를 제거한후 선택폴리실리콘층을 성장시켜 트렌치내에 몰입되는 필드산화막을 형성하므로 필드에이지의 스트레스를 저하시켜 소자의 특성을 향상시키도록 하는 것이 목적이다.

이러한 목적은 반도체기판에 산화막을 적층한 후 소자분리막이 형성될 영역에 마스킹식각으로 반도체기판까지 식각되는 트렌치를 형성하는 단계와; 상기 결과물의 전면에 열공정으로 장벽산화층을 적층한 후 선택식각으로 트렌치의 벽면을 제외한 부분의 장벽산화층을 제거하여 산화막스페이서를 형성하는 단계와; 상기 트렌치에서 반도체기판을 노출시킨 후 반도체기판의 표면에 존재하는 자연산화막을 클리닝공정으로 제거하는 단계와; 상기 단계 후에 진공상태에서 실리콘소오스가스를 사용하여 트렌치내의 반도체기판상에 실리콘을 성장시켜 선택폴리실리콘층을 형성하는 단계와; 상기 단계 후에 상기 산화막스페이서를 식각으로 제거하는 단계와; 상기 선택폴리실리콘층을 산화시켜 트렌치내에 몰입되는 필드산화막을 형성하는 단계로 이루어진 반도체소자의 필드산화막 형성방법을 제공함으로써 달성된다.

그리고, 상기 산화막은 50∼1000Å의 두께로 형성되고, 상기 트렌치의 깊이는 반도체기판의 표면으로 부터 500Å∼3000Å의 깊이로 형성되며, 상기 장벽산화층의 두께는 50Å∼2000Å이며, 상기 산화막스페이서를 형성하면서 노출된 반도체기판에 잔류된 자연산화막은 HF를 30초 이상 공급하여 제거하도록 한다.

또한, 상기 선택폴리실리콘층을 형성할 때 1.0E-4Torr이하의 초진공상태에서 진행하도록 하고, 상기 선택폴리실리콘층을 형성할 때 Si₂H₆ 가스 혹은 SiH₄ 가스를 실리콘소오스가스로 하여 500sccm 이하로 450∼800℃의 온도범위로 공급하도록 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.

도 1 내지 도 6은 본 발명에 따른 반도체장치의 필드산화막 형성방법을 순차적으로 보인 도면이다.

도 1은 반도체기판(10)에 50∼1000Å의 두께로 산화막(20)을 적층한 후 소자분리막이 형성될 영역에 마스킹식각으로 반도체기판(10)의 표면으로 부터 500Å∼3000Å의 깊이까지 식각되는 트렌치(30)를 형성하는 상태를 도시하고 있다.

도 2는 상기 결과물의 전면에 열공정으로 50Å∼2000Å의 두께로 장벽산화층(40)을 적층하는 상태를 도시하고 있다.

그리고, 도 3은 상기 장벽산화층(40)을 선택식각으로 트렌치(30)의 벽면을 제외한 부분의 장벽산화층(40)을 제거하여 산화막스페이서(40')를 형성하는 상태를 도시하고 있다.

이때, 상기 산화막스페이서(40')를 형성하면서 노출된 반도체기판(10)에 잔류된 자연산화막은 HF를 30초 이상 공급하여 제거하도록 한다.

도 4는 상기 트렌치(30)에서 반도체기판(10)을 노출시킨 후 반도체기판(10)의 표면에 존재하는 자연산화막을 HF가스를 30초 이상 공급하는 클리닝공정으로 제거한 후 진공상태에서 실리콘소오스가스를 사용하여 트렌치(30)내의 반도체기판(10)상에 실리콘을 성장시켜 선택폴리실리콘층(50)을 형성하는 상태를 도시하고 있다.

그리고, 상기 선택폴리실리콘층(50)을 형성할 때 1.0E-4Torr이하의 초진공상태에서 진행하도록 하고, 상기 선택폴리실리콘층(50)을 형성할 때 Si₂H₆ 가스 혹은 SiH₄ 가스를 실리콘소오스가스로 하여 500sccm 이하로 450∼800℃의 온도범위로 공급하도록 한다.

도 5는 상기 단계 후에 상기 산화막스페이서(40')를 식각으로 제거하여 선택폴리실리콘층(50)이 트렌치(30)내의 반도체기판(10)의 바닥면에서 상부로 돌출된 상태를 도시하고 있다.

도 6은 상기 산화막스페이서를 제거한 후 노출된 선택폴리실리콘층(40')을 산화시켜 트렌치내에 몰입되는 필드산화막(60)을 형성하는 상태를 도시하고 있다.

상기한 바와 같이 본 발명에 따른 필드산화막 형성방법을 이용하게 되면, 반도체기판에 일정깊이로 식각된 트렌치를 형성하고, 이 트렌치내에 장벽산화층을 적층한 후에 선택식각으로 트렌치의 벽면으로 적층된 산화막스페이서를 형성하면서 반도체기판을 노출시킨 후에 선택폴리실리콘층을 성장시키고서 산화막스페이서를 제거한후 선택폴리실리콘층을 성장시켜 트렌치내에 몰입되는 필드산화막을 형성하므로 필드에이지(Field Edage)의 스트레스를 저하시켜 소자의 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

도 1 내지 도 6은 본 발명에 따른 반도체장치의 필드산화막 형성방법을 순차적으로 보인 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

10 : 반도체기판 20 : 산화막

30 : 트렌치 40 : 장벽산화층

40' : 산화막스페이서 50 : 선택폴리실리콘층

60 : 필드산화막

Claims (7)

1. 반도체기판에 산화막을 적층한 후 소자분리막이 형성될 영역에 마스킹식각으로 반도체기판까지 식각되는 트렌치를 형성하는 단계와;

   상기 결과물의 전면에 열공정으로 장벽산화층을 적층한 후 선택식각으로 트렌치의 벽면을 제외한 부분의 장벽산화층을 제거하여 산화막스페이서를 형성하는 단계와;

   상기 트렌치에서 반도체기판을 노출시킨 후 반도체기판의 표면에 존재하는 자연산화막을 클리닝공정으로 제거하는 단계와;

   상기 단계 후에 진공상태에서 실리콘소오스가스를 사용하여 트렌치내의 반도체기판상에 실리콘을 성장시켜 선택폴리실리콘층을 형성하는 단계와;

   상기 단계 후에 상기 산화막스페이서를 식각으로 제거하는 단계와;

   상기 산화막스페이서를 제거한 후 노출된 선택폴리실리콘층을 산화시켜 트렌치내에 몰입되는 필드산화막을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체소자의 필드산화막 형성방법.
2. 제 1 항에 있어서, 상기 산화막은 50∼1000Å의 두께로 형성되는 것을 특징으로 하는 반도체소자의 필드산화막 형성방법.
3. 제 1 항에 있어서, 상기 트렌치의 깊이는 반도체기판의 표면으로 부터 500Å∼3000Å의 깊이로 형성되는 것을 특징으로 하는 반도체소자의 필드산화막 형성방법.
4. 제 1 항에 있어서, 상기 장벽산화층의 두께는 50Å∼2000Å인 것을 특징으로 하는 반도체소자의 필드산화막 형성방법.
5. 제 1 항에 있어서, 상기 산화막스페이서를 형성하면서 노출된 반도체기판에 잔류된 자연산화막은 HF를 30초 이상 공급하여 제거하는 것을 특징으로 하는 반도체소자의 필드산화막 형성방법.
6. 제 1 항에 있어서, 상기 선택폴리실리콘층을 형성할 때 1.0E-4Torr이하의 초진공상태에서 진행하는 것을 특징으로 하는 반도체소자의 필드산화막 형성방법.
7. 제 1 항에 있어서, 상기 선택폴리실리콘층을 형성할 때 Si₂H₆ 가스 혹은 SiH₄ 가스를 실리콘소오스가스로 하여 500sccm 이하로 450∼800℃의 온도범위로 공급하는 것을 특징으로 하는 반도체소자의 필드산화막 형성방법.