DE102004005804B4 - Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben - Google Patents
Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben Download PDFInfo
- Publication number
- DE102004005804B4 DE102004005804B4 DE102004005804A DE102004005804A DE102004005804B4 DE 102004005804 B4 DE102004005804 B4 DE 102004005804B4 DE 102004005804 A DE102004005804 A DE 102004005804A DE 102004005804 A DE102004005804 A DE 102004005804A DE 102004005804 B4 DE102004005804 B4 DE 102004005804B4
- Authority
- DE
- Germany
- Prior art keywords
- trench
- filling
- cavity
- layer
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000002955 isolation Methods 0.000 title abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000012212 insulator Substances 0.000 claims abstract description 4
- 238000000926 separation method Methods 0.000 claims abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000001846 repelling effect Effects 0.000 claims 1
- 230000000284 resting effect Effects 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 abstract 2
- 230000008719 thickening Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 239000000945 filler Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Verfahren
zur Füllung
von Trenngräben
(2) mit großem
Aspektverhältnis
zur dielektrischen Trennung von Gebieten unterschiedlicher Potentiale
von Bauelementstrukturen auf SOI-Scheiben unter Ausbildung eines
durch die Isolatorfüllung
des Trenngrabens innerhalb desselben gebildeten Hohlraumes (11)
mit hermetisch dichtem Verschluß des
Hohlraumes unterhalb des Niveaus der Halbleiterscheibenoberfläche (3,
3a, 3b) und an die Füllung
des Grabens mit Hohlraum (11) anschließender Planarisierung des Grabens,
gekennzeichnet durch die nach der Herstellung des Grabens nachfolgende
Reihe von CMOS-Verfahrensschritten:
– Herstellung einer in Richtung zur oberen Grabenkante hin sich verdickenden SiO2- Schicht (7, 7a) mit einem Normaldruck-CVD-Verfahren,
– vollständige Entfernung der SiO2-Schicht im oberen Grabenbereich bis in eine definierte Tiefe, die den späteren Verschlußpunkt (12) des Hohlraumes (11) bestimmt, durch anisotrope RIE-Ätzung, wobei eine Stufe an der dann schmalsten Stelle des Grabens (8a) entsteht,
– Schließen des Hohlraumes (11) und Auffüllen des Grabens durch Abscheidung einer zweiten SiO2-Schicht (10) mit einem Normaldruck-CVD-Verfahren so weit,...
– Herstellung einer in Richtung zur oberen Grabenkante hin sich verdickenden SiO2- Schicht (7, 7a) mit einem Normaldruck-CVD-Verfahren,
– vollständige Entfernung der SiO2-Schicht im oberen Grabenbereich bis in eine definierte Tiefe, die den späteren Verschlußpunkt (12) des Hohlraumes (11) bestimmt, durch anisotrope RIE-Ätzung, wobei eine Stufe an der dann schmalsten Stelle des Grabens (8a) entsteht,
– Schließen des Hohlraumes (11) und Auffüllen des Grabens durch Abscheidung einer zweiten SiO2-Schicht (10) mit einem Normaldruck-CVD-Verfahren so weit,...
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung von verfüllten Isolationsgräben in Silizium unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete (Isoliergräben; Trenngräben) auf einer SOI-Scheibe. Dabei wird zum Verfüllen ausschließlich Siliziumdioxid verwendet. Das Verfahren führt zu hermetisch verschlossenen Hohlräumen im Graben. Diese verbleibenden Hohlräume sind bezüglich der Reduzierung von elastischen Spannungen vorteilhaft. Das Verfahren gewährleistet die Verfüllung für Gräben mit kleinem bis zu sehr großem Aspektverhältnis und mit verschiedenen Winkeln der Seitenwände.
- Die gewöhnlichen Trenngräben zur dielektrischen Isolation von verschiedenen Schaltungsteilen erfüllen im allgemeinen nicht die Anforderungen von mikroelektromechanischen Systemen (MEMS) in Bezug auf Stressminimierung und Einsatz eines gleichartigen Verfüllmaterials, das bei Bedarf nachträglich auch wieder hoch selektiv gegenüber Silizium an definierten Stellen entfernt werden kann.
- Die meisten herkömmlichen Verfahren gehen davon aus, verbleibende Hohlräume zu vermeiden. Das geschieht dadurch, dass Engstellen bei der Grabenverfüllung entweder vermieden werden (V-förmige Grabenprofile, spezielle Abscheideverfahren) oder aufgetretene Engstellen wieder durch gezieltes Rückätzen entfernt werden.
- Die Verhinderung von Hohlräumen wird herkömmlich durch eine V-förmige Grabengeometrie mit spezieller Kantengestaltung ermöglicht, siehe Patent
US 6,180,490 B1 . Auch in diesem Fall ist das Aspektverhältnis des zu verfüllenden Grabens begrenzt. - Bekannte Methoden zur Grabenisolation von Halbleiterbauelementen nutzen flache Gräben, die in den meisten Fällen frei von Hohlräumen sein sollen. Im Patent
US 6,261,921 B1 wird ein solches Verfahren beschrieben, das für flache Gräben anwendbar ist, einen V-förmigen Graben verwendet, und zur zusätzlichen Kantenrücksetzung eine Siliziumnitridschicht verwendet. - Im Patent US 2002/0076915 A1 wird eine Verfüllung mit Polysilizium, das auf einer Isolierschicht abgeschieden wird, beschrieben. Dieses Verfahren wird für SOI-Scheiben zur Herstellung von integrierten Schaltungen angewendet, erlaubt aber ebenfalls keine hohen Aspektverhältnisse des zu verfüllenden Grabens. Als Besonderheit wird hier ein Aufweiten der Grabenöffnung durch Rückätzen von überstehendem Material an der Grabenöffnung, das sich bei der Verfüllung ungewollt bildet, zur Vermeidung von Hohlräumen beschrieben.
- Ein ähnliches Verfahren, jedoch für Gräben im Halbleiter (keine SOI-Scheibe), wird für sehr flache Gräben mit einer Tiefe von weniger als 1 μm im Patent
US 6,140,207 beschrieben. Hier wird ebenfalls eine Aufweitung der Grabenöffnung durch eine Schräge im Silizium realisiert. - Im Patent
US 5,872,058 wird ein spezielles Abscheideverfahren für eine dielektrische Isolierschicht (SiO2 oder ein anderes Material) angegeben. Dieses Verfahren nutzt spezielle Abscheidebedingungen wobei die Abscheiderate und die Ätzrate mit unterschiedlichen Gaskonzentrationen so eingestellt werden, dass Engstellen im Graben beim Verfüllen vermieden werden, und so eine weitgehend hohlraumfreie Verfüllung von Gräben ermöglicht wird. Das Aspektverhältnis wird mit 3 : 1 oder größer angegeben. Ein Verfüllen von A-förmigen Grabenstrukturen erscheint auch hier nicht ohne bleibende Hohlräume möglich. - Der Stand der Technik, wie er zum Ausgangspunkt der im Folgenden dargestellten Verfahrensweise gemäß dem Oberbegriff des Anspruchs 1 gewählt wurde, ist in der Patentschrift US 2003/0098493 A1 beschrieben. Es wird ein Isolationsgraben mit einem durch die Isolatorfüllung hermetisch dicht verschlossenen Hohlraum unterhalb des Niveaus der Halbleiteroberfläche und Planarisierung der Grabenfüllung beschrieben und es werden Angaben zum entsprechenden Herstellungsverfahren gemacht.
- Die Verfahrensweise ist jedoch nicht CMOS-Technologie- kompatibel und für ein möglichst großes Spektrum von Grabenformen (verschiedener Aspektverhältnisse und unterschiedlicher Winkel der Grabenwände (V- und A- Form) nicht geeignet.
- Zweck der Erfindung ist die kostensparende Realisierung von dielektrisch isolierten Trenngräben (Isolationsgräben) im Rahmen der CMOS-Technologie für ein möglichst großes Spektrum von Grabenformen (verschiedene Aspektverhältnisse und unterschiedliche Winkel der Grabenwände (V- und A- Form), die zur Scheibenoberfläche hin hermetisch dicht verschlossen sind.
- Der Erfindung liegt die Aufgabe zu Grunde, ein Verfahren anzugeben, das zur Auskleidung (Füllung) von Isolationsgräben in einer Siliziumscheibe nur Verfahrensschritte der CMOS-Standardtechnologie benutzt. Die dabei zwangsläufig entstehenden Hohlräume im Isoliergraben sind vorteilhaft, da durch sie Stress vermieden werden kann. Das Verfahren muß so gestaltet werden, dass der Verschlußpunkt der Hohlräume zur Scheibenöberläche hin so tief unter die Scheibenoberfläche gelegt wird, dass bei nachfolgenden Prozessschritten ein Öffnen der Hohlräume sicher verhindert wird.
- Gelöst wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen.
- Der Gegenstand des Anspruchs 1 weist die Vorteile auf, dass der Punkt, an welchem ein Resthohlraum im Isoliergraben hermetisch dicht verschlossen wird (Verschlußpunkt) vorbestimmt werden kann, wobei die bei anderen verfahren störende Tatsache ausgenutzt wird, dass sich das SiO2 in der Nähe von Kanten (Übergänge von zur Oberfläche parallelen Flächen zu Flächen mit vertkalem Anteil:Grabenflanken) stärker abscheidet, d. h. die Dicke der ageschiedenen SiO2-Schicht mit der Isoliergrabentiefe abnimmt, wodurch sich die größte Verengung des Grabens stets in der Nähe der Kante ausbildet.
- Da sich die Verengung nahezu unabhängig von der Grabentiefe (Aspektverhältnis) und nahezu unabhängig vom Winkel der Grabenwände in der Nähe der Siliziumoberfläche ausbildet, wird damit erfindungsgemäß auch die Lage (Tiefe) des Verschlusspunktes unabhängig von der Grabengeometrie definiert realisierbar.
- Daher ist dieses Verfüllverfahren sehr allgemein einsetzbar.
- Die Abscheide- und Ätzbedingungen müssen selbstverständlich an die jeweilige Grabengeometrie angepaßt werden. Das Verfahren arbeitet nur mit SiO2-Abscheidungen und es sichert, dass oberhalb des Verschlußpunktes keine neuen Hohlräume mehr entstehen können.
- Verteilhafte Ausgestaltungen des Gegenstandes des Anspruchs 1 sind in den Unteransprüchen gegeben.
- Nachfolgend soll die Erfindung anhand eines Ausführungsbeispiels in schematischer Darstellung näher erläutert werden.
- Es bedeuten:
-
1a ,1b eine Darstellung des zu verfüllenden Grabens nach der Grabenätzung im Silizium und nach Entfernung der Lack- oder oxidischen Ätzmaske für die Grabenätzung bei unterschiedlichen Oberflächen der Halbleiterscheibe, -
2a ,2b eine Darstellung des teilweise verfüllten Grabens nach der ersten Verfüllung mit Siliziumdioxid, -
3a ,3b eine Darstellung des teilweise verfüllten Grabens nach dem anisotropen Ätzen von Siliziumdioxid, -
4a ,4b das Ergebnis nach der zweiten Grabenverfüllung mit hermetisch dichtem Verschluss. -
1a und1b zeigen den im Silizium (1 ) geätzen Graben (2 ) nach Entfernen einer Lack- oder oxidischen Ätzmaske. Das heißt, dass die Siliziumoberfläche (3 ) bzw. die Polysiliziumoberfläche (4 ) oxidfrei sind. - In
1b liegt unter Polysilizium (6 ) ein Oxid (5 ), was erst bei späteren Prozess-Schritten nach der Grabenverfüllung von Bedeutung ist. - In
2a und2b ist schematisch die Siliziumdioxidschicht (7 ) dargestellt, die sowohl auf der Oberfläche als auch an den Seitenwänden abgeschieden wurde. Dabei zeigt sich eine Einengung (8 ), die für weitere Verfüllungen ungeeignet oberhalb der Siliziumoberfläche liegt. Der teilweise verfüllte Graben (9 ) ist noch nicht verschlossen und verbreitert sich nach unten hin. -
3a und3b zeigen eine schematische Darstellung vom Ergebnis der anisotropen Ätzung des Siliziumdioxids, die mit hoher Selektivität gegenüber Silizium erfolgt. Die anisotrope Ätzung trägt das Siliziumdioxid bevorzugt in senkrechter Richtung zur Oberfläche ab. Unterschnittene Bereiche werden am wenigsten geätzt. Daher bleiben die Reste der Verfüllung an den Seitenwänden (7a ) in skizzierter Weise stehen und bilden nunmehr eine Engstelle (8a ), die unterhalb der Siliziumoberfläche (3 ) bzw. Polysiliziumoberfläche (4 ) liegt. -
4a ,4b zeigen schematisch das Ergebnis nach abgeschlossener Grabenverfüllung mit Siliziumdioxid (10 ). Der Verschlusspunkt (12 ) liegt deutlich tiefer als die Siliziumoberfläche (3 ) bzw. Polysiliziumoberfläche (4 ). Dagegen befindet sich die Kerbenspitze (13 ) im verfüllten Bereich deutlich höher als die Siliziumoberfläche (3 ) bzw. Polysiliziumoberfläche (4 ), was für eine nachfolgende Planarisierung von Bedeutung ist. Der verbleibende Hohlraum (11 ) ist hermetisch von der Oberfläche abgedichtet und enthält kein Gas, da ein Niederdruckverfahren zur Siliziumdioxid-Abscheidung verwendet wurde. Die Dichtungsstelle (14 ) weist keine weiteren Hohlräume auf, wenn die Geometrie (Grabenbreite, Absenkungstiefe des Verschlußpunktes) definiert gewählt werden. -
- 1:
- Silizium
- 2:
- geätzter Graben im Silizium,
- 3:
- Siliziumoberfläche nach Entfernen der Ätzmaske
- 3a:
- Siliziumoberfläche nach Entfernen des ersten Verfülloxides
- 3b:
- Siliziumoberfläche, abgedeckt durch das zweite Verfülloxid
- 4:
- Poly-siliziumoberfläche nach Entfernen der Ätzmaske
- 4a:
- Poly-siliziumoberfläche nach Entfernen des ersten Verfülloxides
- 4b:
- Poly-siliziumoberfläche, abgedeckt durch das zweite Verfülloxid
- 5
- Oxidschicht
- 6
- Polysiliziumschicht
- 7
- Oxidschicht nach erstem Verfüllen des Grabens
- 7a:
- Oxidschicht nach Rückätzen des ersten Füll-Oxides
- 8
- Schmalste Stelle, liegt höher als das Niveau der Siliziumoberfläche
- 8a:
- Schmalste Stelle nach Rückätzen des ersten Füll-Oxides
- 9
- Teilweise verfüllter Graben während des technologischen Ablaufs
- 10:
- Oxidschicht nach zweitem Verfüllen des Grabens
- 11:
- Verbleibender Hohlraum
- 12:
- Verschlußpunkt tiefer als das Niveau der Siliziumoberfläche
- 13:
- Spitze der Einkerbung der zweiten Oxidverfüllung
- 14:
- Stelle der hermetischen Abdichtung
Claims (5)
- Verfahren zur Füllung von Trenngräben (
2 ) mit großem Aspektverhältnis zur dielektrischen Trennung von Gebieten unterschiedlicher Potentiale von Bauelementstrukturen auf SOI-Scheiben unter Ausbildung eines durch die Isolatorfüllung des Trenngrabens innerhalb desselben gebildeten Hohlraumes (11 ) mit hermetisch dichtem Verschluß des Hohlraumes unterhalb des Niveaus der Halbleiterscheibenoberfläche (3 ,3a ,3b ) und an die Füllung des Grabens mit Hohlraum (11 ) anschließender Planarisierung des Grabens, gekennzeichnet durch die nach der Herstellung des Grabens nachfolgende Reihe von CMOS-Verfahrensschritten: – Herstellung einer in Richtung zur oberen Grabenkante hin sich verdickenden SiO2- Schicht (7 ,7a ) mit einem Normaldruck-CVD-Verfahren, – vollständige Entfernung der SiO2-Schicht im oberen Grabenbereich bis in eine definierte Tiefe, die den späteren Verschlußpunkt (12 ) des Hohlraumes (11 ) bestimmt, durch anisotrope RIE-Ätzung, wobei eine Stufe an der dann schmalsten Stelle des Grabens (8a ) entsteht, – Schließen des Hohlraumes (11 ) und Auffüllen des Grabens durch Abscheidung einer zweiten SiO2-Schicht (10 ) mit einem Normaldruck-CVD-Verfahren so weit, dass die Spitze der Einkerbung (13 ) der zweiten Oxidfüllung über dem Niveau der Halbleiterscheibenoberfläche (3 ,3a ,3b ) zu liegen kommt, - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Rückätzen der ersten Grabenverfüllung im Gebiet außerhalb des Grabens auf einer Polysiliziumschicht endet, die auf einer Siliziumdioxidschicht oder Mehrfachisolatorschicht aufgebracht wurde.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei der ersten und der zweiten SiO2-Abscheidung das gleiche Verfahren eingesetzt wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei der ersten und der zweiten SiO2-Abscheidung verschiedene Verfahren eingesetzt werden.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass dieses auch für SOI-Scheiben Anwendung findet, in deren oberhalb der Oxidschicht befindlichen Halbleiterschicht auch mikroelektromechanische Systeme (MEMS) vorhanden sind.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004005804A DE102004005804B4 (de) | 2004-02-06 | 2004-02-06 | Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben |
PCT/DE2005/000197 WO2005076344A1 (de) | 2004-02-06 | 2005-02-05 | Verfüllung von isolationsgräben unter nutzung von cmos-standardprozessen zur realisierung dielektrisch isolierter gebiete auf einer soi scheibe |
US10/588,415 US7989310B2 (en) | 2004-02-06 | 2005-02-05 | Filling of insulation trenches using CMOS standard processes for creating dielectrically insulated areas on a SOI disk |
EP05714947A EP1716593A1 (de) | 2004-02-06 | 2005-02-05 | Verf llung von isolationsgr ben unter nutzung von cmos- standardprozessen zur realisierung dielektrisch isolierter gebiete auf einer soi scheibe |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004005804A DE102004005804B4 (de) | 2004-02-06 | 2004-02-06 | Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102004005804A1 DE102004005804A1 (de) | 2005-09-08 |
DE102004005804B4 true DE102004005804B4 (de) | 2007-04-05 |
Family
ID=34832533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004005804A Expired - Lifetime DE102004005804B4 (de) | 2004-02-06 | 2004-02-06 | Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben |
Country Status (4)
Country | Link |
---|---|
US (1) | US7989310B2 (de) |
EP (1) | EP1716593A1 (de) |
DE (1) | DE102004005804B4 (de) |
WO (1) | WO2005076344A1 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112007003051B4 (de) * | 2007-01-23 | 2012-12-20 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Mikromechanisches Bauelement mit erhöhter Steifigkeit und Verfahren zum Herstellen desselben |
US9013012B2 (en) * | 2013-03-05 | 2015-04-21 | Stmicroelectronics Pte. Ltd. | Self-sealing membrane for MEMS devices |
US9663354B2 (en) | 2014-05-14 | 2017-05-30 | Infineon Technologies Ag | Mechanical stress-decoupling in semiconductor device |
CN110880475B (zh) * | 2018-09-06 | 2023-06-16 | 长鑫存储技术有限公司 | 空气隙形成方法 |
DE102020205170A1 (de) | 2020-04-23 | 2021-10-28 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Struktur |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5872058A (en) * | 1997-06-17 | 1999-02-16 | Novellus Systems, Inc. | High aspect ratio gapfill process by using HDP |
US6140207A (en) * | 1998-03-06 | 2000-10-31 | Lg Semicon Co., Ltd. | Method of isolating semiconductor devices |
US6180490B1 (en) * | 1999-05-25 | 2001-01-30 | Chartered Semiconductor Manufacturing Ltd. | Method of filling shallow trenches |
US6261921B1 (en) * | 1999-07-31 | 2001-07-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming shallow trench isolation structure |
US20020076915A1 (en) * | 1996-04-23 | 2002-06-20 | Harris Corporation | Wafer trench article and process |
US20030022522A1 (en) * | 2001-07-13 | 2003-01-30 | Yukio Nishiyama | Method for manufacturing semiconductor device |
US20030098493A1 (en) * | 2001-10-17 | 2003-05-29 | Stmicroelectronics S.A. | Isolating trench and manufacturing process |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01222457A (ja) | 1988-03-01 | 1989-09-05 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0821619B2 (ja) * | 1989-10-13 | 1996-03-04 | 株式会社東芝 | 半導体装置 |
US5759913A (en) * | 1996-06-05 | 1998-06-02 | Advanced Micro Devices, Inc. | Method of formation of an air gap within a semiconductor dielectric by solvent desorption |
US6303464B1 (en) * | 1996-12-30 | 2001-10-16 | Intel Corporation | Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer |
KR100286126B1 (ko) * | 1999-02-13 | 2001-03-15 | 윤종용 | 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법 |
FR2826179A1 (fr) | 2001-06-14 | 2002-12-20 | St Microelectronics Sa | Tranchee d'isolement profonde et procede de realisation |
US6812525B2 (en) | 2002-06-25 | 2004-11-02 | International Rectifier Corporation | Trench fill process |
US6791155B1 (en) * | 2002-09-20 | 2004-09-14 | Integrated Device Technology, Inc. | Stress-relieved shallow trench isolation (STI) structure and method for forming the same |
-
2004
- 2004-02-06 DE DE102004005804A patent/DE102004005804B4/de not_active Expired - Lifetime
-
2005
- 2005-02-05 US US10/588,415 patent/US7989310B2/en active Active
- 2005-02-05 WO PCT/DE2005/000197 patent/WO2005076344A1/de active Application Filing
- 2005-02-05 EP EP05714947A patent/EP1716593A1/de not_active Withdrawn
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020076915A1 (en) * | 1996-04-23 | 2002-06-20 | Harris Corporation | Wafer trench article and process |
US5872058A (en) * | 1997-06-17 | 1999-02-16 | Novellus Systems, Inc. | High aspect ratio gapfill process by using HDP |
US6140207A (en) * | 1998-03-06 | 2000-10-31 | Lg Semicon Co., Ltd. | Method of isolating semiconductor devices |
US6180490B1 (en) * | 1999-05-25 | 2001-01-30 | Chartered Semiconductor Manufacturing Ltd. | Method of filling shallow trenches |
US6261921B1 (en) * | 1999-07-31 | 2001-07-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming shallow trench isolation structure |
US20030022522A1 (en) * | 2001-07-13 | 2003-01-30 | Yukio Nishiyama | Method for manufacturing semiconductor device |
US20030098493A1 (en) * | 2001-10-17 | 2003-05-29 | Stmicroelectronics S.A. | Isolating trench and manufacturing process |
Also Published As
Publication number | Publication date |
---|---|
US20080277755A1 (en) | 2008-11-13 |
US7989310B2 (en) | 2011-08-02 |
DE102004005804A1 (de) | 2005-09-08 |
EP1716593A1 (de) | 2006-11-02 |
WO2005076344A1 (de) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10006035A1 (de) | Verfahren zur Herstellung eines mikromechanischen Bauelements sowie ein nach dem Verfahren hergestelltes Bauelement | |
DE102014103341A1 (de) | Halbleiterbauelemente und Verfahren zu ihrer Bildung | |
DE102009045385A1 (de) | Verfahren zum Verschließen eines Grabens eines mikromechanischen Bauelements | |
DE102005010944A1 (de) | Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen | |
DE102005002739A1 (de) | Verfahren zum Herstellen eines Feldeffekttransistors, Feldeffekttransistor und integrierte Schaltungsanordnung | |
DE102012219605A1 (de) | Mikromechanisches Bauelement | |
EP1182699A2 (de) | Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat | |
DE102006054334B3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben | |
DE102004005804B4 (de) | Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben | |
DE102004042459B3 (de) | Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis | |
DE102009027898B4 (de) | Herstellungsverfahren für ein mikromechanisches Bauelement | |
DE102017207111A1 (de) | Verfahren zum Herstellen eines mikromechanischen Inertialsensors | |
DE10138510B4 (de) | Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation | |
DE102010029760B4 (de) | Bauelement mit einer Durchkontaktierung und Verfahren zu seiner Herstellung | |
DE10257098B4 (de) | Verfahren zum Erzeugen hermetisch dicht geschlossener dielektrisch isolierender Trenngräben | |
DE10157785A1 (de) | Isolationsgraben für eine intergrierte Schaltung und Verfahren zu dessen Herstellung | |
DE102020215619A1 (de) | Verfahren zur Herstellung vertikal getrennter elektrisch isolierter mikromechanischer Strukturen und mikromechanische Vorrichtung | |
DE10032795C2 (de) | Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben | |
DE102007025880A1 (de) | Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements mit einer Dünnschichtkappe | |
EP1333472A2 (de) | Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht | |
DE112013004855T5 (de) | Kapazitiver Drucksensor und Verfahren | |
DE10321494B4 (de) | Herstellungsverfahren für eine Halbleiterstruktur | |
EP1756863B1 (de) | Soi-scheiben mit mems-strukturen und verfuellten isolationsgraeben mit definiertem querschnitt | |
DE102012219616B4 (de) | Mikromechanisches Bauelement mit Bondverbindung | |
EP1581967A1 (de) | Erzeugen hermetisch dicht geschlossener, dielektrisch isolierender trenngraeben (trenches) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE |
|
R071 | Expiry of right |