DE102004042459B3 - Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis - Google Patents
Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis Download PDFInfo
- Publication number
- DE102004042459B3 DE102004042459B3 DE102004042459A DE102004042459A DE102004042459B3 DE 102004042459 B3 DE102004042459 B3 DE 102004042459B3 DE 102004042459 A DE102004042459 A DE 102004042459A DE 102004042459 A DE102004042459 A DE 102004042459A DE 102004042459 B3 DE102004042459 B3 DE 102004042459B3
- Authority
- DE
- Germany
- Prior art keywords
- trench
- silicon
- oxide
- isolation
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
Die Aufgabe der Erfindung, Schwächen und Risiken des SelOx-Prozesses bei der Nutzung zur Auffüllung von Isolationsgräben mit sehr hohen Aspektverhältnissen zu beseitigen und insbesondere ein Verfahren zum Auffüllen eines Isolationsgrabens mit einem selektiv aufwachsenden Oxid aufzuzeigen, bei dem die AA-Oxidation vor der Grabenfüllung erfolgen kann und bei dem das SelOx wie ein fließfähiges Material tatsächlich vom Boden zur Oberkante hin aufwächst, wird erfindungsgemäß dadurch gelöst, dass die Ausbildung einer Oxidschicht in dem Graben nach dem Ätzen desselben erfolgt, danach das Siliziumsubstrat am Boden des Isolationsgrabens durch einen Ätzschritt freigelegt wird und anschließend das selektive Aufwachsen von Siliziumoxid auf dem am Grabenboden freiliegenden Silizium vom Boden zur Oberkante des Graben hin erfolgt.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Ausbildung von Isolationsstrukturen bei der Herstellung von HL-Bauelementen auf Wafern und insbesondere ein Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis in einem Siliziumsubstrat, bei dem der in das Siliziumsubstrat geätzte Graben mit einem selektiv auf Silizium aufwachsenden Oxid gefüllt wird. Die Erfindung betrifft auch ein Verfahren zur Grabenisolation von DRAM-Speicherzellen auf einem Wafer.
- Im Zuge der fortschreitenden Miniaturisierung in der Halbleitertechnologie erhöht sich ständig die Packungsdichte von Bauelementen in integrierten Schaltungen. Um unerwünschte Wechselwirkungen zwischen den Bauelementen zu vermeiden, ist die Qualität der Isolation der Bauelemente untereinander ein wichtiger Aspekt der Prozessentwicklung.
- Neben der klassischen LOCOS-Technik (Local Oxidation of Silicon) wurde für hochintegrierte Halbleiterbausteine die STI-Technologie (Shallow Trench Isolation) entwickelt, bei der Gräben in das Substrat geätzt werden und diese mit dielektrischem Material aufgefüllt werden. STI-Strukturen werden typischerweise in der MOS- und CMOS-Technologie genutzt, um eine Isolation zwischen benachbarten Bauelementen bereitzustellen.
- Mit zunehmender Packungsdichte vermindert sich auch die Breite dieser Isolationsgräben und deren Aspektverhältnis (Verhältnis von Höhe zu Breite) nimmt zu. Infolgedessen wird das Füllen der Isolationsgräben schwieriger, es können sich Hohlräume in dem isolierenden Füllmaterial ergeben, wodurch sich deren Isolationseigenschaft verschlechtert und damit die Ausbeute und Qualität der Produkte beeinträchtigt.
- Als Verfahren zum Auffüllen von Isolationsgräben mit hohem Aspektverhältnis (bis etwa 3:1) ist die Abscheidung von Siliziumoxid mit Hilfe eines HDP-CVD-Prozesses (chemische Gasphasenabscheidung mit hochdichtem Plasma) bekannt. Durch die hohe Plasmadichte weist dieser Prozess neben der Abscheidung auch eine Sputterkomponente auf, wodurch bei guter Einstellung des Abscheidungs/Sputter-Verhältnisses dichte Isolationsschichten erzielt werden können. Es sind zahlreiche Modifikationen dieses Verfahrens zur Erzielung einer dichten Füllung bekannt (
US 2002 187 655 u.a.). Beim Übergang zur Sub-100 nm-Technologie bereitet dieses Verfahren dennoch zunehmend Schwierigkeiten hinsichtlich der hohlraum- und nahtfreien Auffüllung der Isolationsgräben. - Eine andere Möglichkeit der Isolation besteht in der Realisierung des Füllprozesses mit fließfähigen Materialien wie beispielsweise aufschleuderbarem Glas (SOG, Spin-On Glass). Nachteile dieses Verfahrens sind eine auftretende Schrumpfung des Füllmatrials sowie eine erforderliche aufwendige Nachbehandlung (Verdichten, Ausbacken, Ausheilen usw.).
- Als Alternative zum Auffüllen von Isolationsgräben mit sehr hohem Aspektverhältnis im Zuge der 70-nm-Entwicklung bietet sich das so genannte SelOx-Verfahren an, welches auf einem selektiven Aufwachsprozess von Siliziumoxid und -nitrid beruht. Dieses ist aus der Schrift "SelOx – A Simple Shallow Trench Isolation for 0.25μ Design Rules and below", Siemens Development Report 11/1998 bekannt, welche den nächstliegenden Stand der Technik darstellt. Eine Weiterbildung dieses Verfahrens ist auch in der
EP 1 178 528 beschrieben. - Aus der Druckschrift
US 6,677,197 B2 ist ein Verfahren zur Ausbilding eines Grabens für einen Grabenkondensator in einer DT-DRAM-Speicherzelle beschrieben, das u.a. einen gerichteten Implantationsschritt beinhaltet, um das Material im Hinblick auf einen nachfolgenden Ätzschritt gezielt unterschiedlich zu konditionieren. Die Implantation dient hier nicht der Vorbereitung einer SelOx-Abscheidung. - In dem Dokument
DE 101 43 997 A1 ist ein SelOx-Prozess zur selektiven Bedeckung von Seitenwänden in Gräben mit hohem Aspektverhältnis zum Verschluss von Hohlräumen beschrieben. - Das SelOx-Verfahren zur Auffüllung von STI-Gräben zeigt sehr gute Fülleigenschaften. Den Vorteilen stehen jedoch auch drei grundsätzliche Nachteile oder Probleme gegenüber: (a) nach dem Ausbilden der Isolationsgräben liegt in diesen sowohl am Boden als auch an den Wänden Silizium frei. Daher wächst das selektive Oxid nicht nur ausgehend vom Grabenboden sondern auch von den Seitenwänden des Grabens auf. Dadurch kann sich eine Naht bilden und an den Grenzen zwischen Padnitrid und Silizium ragt das SelOx über den späteren Isolationsgraben nach oben hinaus, woraus Probleme in der weiteren Prozessführung auf Grund eines unterschiedlichen und schwer zu kontrollierenden Ätzverhaltens resultieren. (b) Kommen die Isolationsgräben zur Isolation von beispielsweise DT-DRAM-Speicherzellen mit in „tiefen Gräben" (engl. Deep Trench – DT) ausgebildeten Grabenkondensatoren zur Anwendung, so wird an jenen Stellen, an denen der Isolationsgraben den Grabenkondensator schneidet, der Oxidkragen, das so genannte Collar-Oxid, an den oberen Wandbereichen der Grabenkondensatoren angeschnitten. Somit liegt an diesen Stellen nicht Silizium sondern Siliziumdioxid frei, auf welchem das SelOx ein gehemmtes Wachstum zeigt und im weiteren Wachstumsverlauf zur Hohlraumbildung neigt. (c) Da der Isolationsgraben direkt nach der standardmäßigen RIE-Ätzung (reaktive Ionenätzung) an der Oberfläche stark geschädigt ist, wird herkömmlicherweise vor der Auffüllung des Grabens mit Oxid ein thermischer Oxidationsschritt zum Ausheilen bzw. der Beseitigung dieser Schäden, insbesondere im Hinblick auf ein gutes Leck- und Speicherverhalten der Bauelemente vorgesehen. Da für das Se-lOx-verfahren aber freiliegendes Silizium benötigt wird, erfolgt diese so genannte AA-Oxidation (Oxidation der Seitenwände des STI-Grabens) bisher nach dem Auffüllen des Grabens, was aber Risiken bezüglich Schichtverspannungen und der Qualität des Oxids mit sich bringt.
- Aufgabe der Erfindung ist es daher, Schwächen und Risiken des SelOx-Prozesses bei der Nutzung zur Auffüllung von Isolationsgräben mit sehr hohen Aspektverhältnissen zu beseitigen. Insbesondere soll ein Verfahren zum Auffüllen eines Isolati onsgrabens mit einem selektiv aufwachsenden Oxid aufgezeigt werden, bei dem die AA-Oxidation wie bei den früheren HDP-Prozessen vor der Grabenfüllung und damit an der für die Leistungsfähigkeit der Bauelemente optimalen Stelle des Prozessablaufs erfolgen kann. Ferner wird ein Verfahren gesucht, bei dem das SelOx wie ein fließfähiges Material tatsächlich vom Boden zur Oberkante hin aufwächst. Darüber hinaus soll eine Hohlraumbildung am Anschnitt des Collar-Oxids im Grabenkondensator sowie am Anschnitt des so genannten Straps (Verbindung zwischen Drain/Source-Übergang und Speicherknotenelektrode) verhindert werden.
- Diese Aufgaben werden erfindungsgemäß dadurch gelöst, dass die Ausbildung einer Oxidschicht in dem Graben nach dem Ätzen desselben erfolgt, danach das Siliziumsubstrat am Boden des Isolationsgrabens durch einen Ätzschritt freigelegt wird und anschließend das selektive Aufwachsen von Siliziumoxid auf dem am Grabenboden freiliegenden Silizium vom Boden zur Oberkante des Grabens hin erfolgt.
- Die Oxidschicht wird vorzugsweise durch thermische Oxidation ausgebildet.
- Entsprechend einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens kann nach Ausbilden der Oxidschicht auf dieser eine die Selektivität des Aufwachsprozesses erhöhende Zwischenschicht, beispielsweise aus Siliziumnitrid oder Aluminiumoxid, welches durch einen ALD-Prozess aufgebracht werden kann, in dem Graben abgeschieden werden, wobei diese Zwischenschicht in dem nachfolgenden Ätzschritt zur Öffnung des Grabenbodens an diesem zusammen mit der Oxidschicht entfernt wird.
- Das Freilegen des Siliziumsubstrats am Boden des Isolationsgrabens erfolgt dabei vorzugsweise durch einen anisotropen RIE(reaktives Ionenätzen)-Ätzschritt.
- Entsprechend einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens erfolgt vor oder nach dem Öffnen des Grabenbodens und vor dem Auffüllen des Grabens mit selektiv aufwachsendem Siliziumoxid eine Implantation einer für eine Oberflächenkonditionierung geeigneten Spezies (z. B. Silizium) in den Boden des Grabens.
- Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens besteht darin, dass nach dem Freilegen des Siliziums am Grabenboden und gegebenenfalls dem Implantationsschritt und vor dem Auffüllen des Grabens ein Ausheilungs- und Reinigungsschritt bzw. ein leichtes Überätzen erfolgt.
- Entsprechend einer besonders bevorzugten Ausführungsform eignet sich das Verfahren für die Grabenisolation von DRAM-Speicherzellen auf einem Wafer, wobei es folgende Schritte umfasst: Ätzen von Isolationsgräben mit hohem Aspektverhältnis durch einen RIE-Schritt; thermische Oxidation; optional Abscheiden einer die Selektivität des Aufwachsprozesses erhöhenden Zwischenschicht auf dem Oxid; Öffnen des Grabenbodens durch einen anisotropen RIE-Ätzschritt; Implantation von Silizium oder einer anderen zur Oberflächenkonditionierung geeigneten Spezies in den Grabenboden; selektives Aufwachsen von Siliziumoxid auf dem am Grabenboden freiliegenden Silizium vom Boden zur Oberkante des Grabens hin.
- Weitere Aspekte und Vorteile der Erfindung sind der folgenden detaillierten Beschreibung sowie den anliegenden Zeichnungen zu entnehmen, in welchen gleiche Bezugszeichen gleiche Bestandteile bezeichnen.
- Es zeigen:
-
1 eine Schnittansicht eines in ein Siliziumsubstrat geätzten Isolationsgrabens, in welchem Zwischenschichten abgeschieden sind; -
2 eine Schnittansicht des Isolationsgrabens aus1 , bei dem erfindungsgemäß die Zwischenschichten am Boden entfernt wurden, so dass am Grabenboden Silizium freiliegt; -
3 eine Schnittansicht des Isolationsgrabens aus1 entlang einer den Grabenkondensator einer DT-DRAM-Zelle schneidenden Schnittlinie, mit erfindungsgemäßer Implantation in den Boden des Grabens; -
4 das erfindungsgemäße Aufwachsen von Siliziumoxid vom Boden des Grabens zur Oberkante desselben hin. - Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens soll nun anhand der
1 bis4 erläutert werden. - In
1 ist ein Schnitt durch einen in das Siliziumsubstrat1 geätzten Isolationsgraben2 mit hohem Aspektverhältnis (Verhältnis von Tiefe zu Breite) gezeigt. Das Ätzen des Grabens erfolgt üblicherweise durch einen RIE-Schritt (reaktives Ionenätzen), wobei das auf dem Substrat vorgesehene Padnitrid5 als Ätzmaske dient. Danach erfolgt ein thermischer Oxidationsschritt, durch welchen die an der Siliziumoberfläche durch das RIE-Ätzen verursachten Schäden beseitigt werden (so genannte AA-Oxidation). Nach diesem Oxidationsschritt sind sowohl die Seitenwände als auch der Boden2a des Grabens mit Oxid3 bedeckt, so dass die Vorraussetzungen für einen SelOx-Prozess zur Grabenauffüllung, der auf unterschiedlichen Aufwachsraten des Siliziumoxids auf Silizium gegenüber Oxid oder Nitrid beruht, nicht gegeben sind. Daher wird erfindungsgemäß vorgeschlagen, das AA-Oxid am Boden2a des Isolationsgrabens mit einem anisotropen RIE-Ätzschritt zu entfernen (2 ). Das Oxid3 an den Seitenwänden bleibt dabei stehen. Bei dem nachfolgenden SelOx-Schritt wächst daher das Siliziumdioxid selektiv vom Boden des Grabens her auf. Ein Seitenwandwachstum und das damit verbundene Überwachsen der Padnitrid-Seitenwände wird unterdrückt. - Um die Selektivität des SelOx-Schrittes zu erhöhen, kann es vorteilhaft sein, über dem Oxid eine die Selektivität gegenüber Silizium erhöhende Zwischenschicht
4 , beispielsweise Si3N4, abzuscheiden (1 ). Alternativ könnte eine AlOx-Schicht, vorzugsweise mit einem ALD-Prozess (Abscheidung in einzelnen Atomlagen), aufgebracht werden. Diese Zwischenschicht4 wird dann während des RIE-Ätzschrittes (2 ) am Grabenboden zusammen mit dem Oxid entfernt. - Soll das erfindungsgemäße Verfahren zur Isolation von DT-DRAM-Zellen auf einem Wafer zur Anwendung kommen, die einen Grabenkondensator enthalten, so werden die Kondensatorgräben durch die quer zu diesen verlaufenden Isolationsgräben angeschnitten.
3 zeigt eine Schnittansicht des Isolationsgrabens an einer durch die Grabenkondensatoren verlaufenden Schnittlinie. Es ist zu sehen, dass durch den Isolationsgraben2 zwei Grabenkondensatoren9 angeschnitten werden. Dabei wird gleichzeitig das im oberen Bereich des Kondensatorgrabens an dessen Wänden vorgesehene Collar-Oxid8 angeschnitten und liegt somit am Grabenboden2a frei, wodurch an diesen Stellen ein gehemmtes SelOx-Wachstum und somit das Risiko einer nachfolgenden Hohlraumbildung in dem Füllmaterial des Grabens gegeben wäre. Als Gegenmaßnahme wird erfindungsgemäß eine Implantation7 in den Grabenboden zur Konditionierung der Oberfläche desselben, beispielsweise mit Silizium, vorgeschlagen (3 ). - Hinsichtlich der Leistungsfähigkeit der Bauelemente kann es nach der Implantation vorteilhaft sein, vor dem SelOx-Prozess einen weiteren Ausheilschritt (Beseitigung von Oberflächenschäden aus dem Ätzschritt aus
2 ) sowie einen Reini gungsschritt bzw. ein leichtes Überätzen vorzusehen. Danach erfolgt die SelOx-Prozessführung wie gewöhnlich bzw. mit kleineren Anpassungen. - Das erfindungsgemäße Verfahrens macht es somit möglich, die Silizium/Oxid/Nitrid-Selektivität des SelOx-Prozesses in Kombination mit einer Spacertechnik zur Realisierung eines echten Auffüllprozesses vom Boden zur Oberkante des Isolationsgrabens zu nutzen und damit einen Füllprozess wie mit fließfähigen Materialien ohne deren Nachteile und ohne Hohlraum- oder Nahtbildungen in dem Isolationsmaterial zu realisieren.
-
- 1
- Silizium-Substrat
- 2
- Isolationsgraben
- 3
- Oxidschicht
- 4
- Nitridschicht
- 5
- Padnitrid
- 6
- aufwachsendes Siliziumoxid
- 7
- Implantation von Silizium
- 8
- Collar-Oxid des Grabenkondensators
- 9
- Grabenkondensator
Claims (17)
- Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis in einem Siliziumsubstrat (
1 ), bei dem der in das Siliziumsubstrat geätzte Graben (2 ) mit einem selektiv auf Silizium aufwachsenden Oxid gefüllt wird; gekennzeichnet durch folgende Schritte: (a) Ausbilden einer Oxidschicht (3 ) in dem Graben (2 ) nach dem Ätzen desselben; (b) Freilegen des Siliziumsubstrats (1 ) am Boden (2a ) des Isolationsgrabens (2 ) durch einen Ätzschritt; (c) selektives Aufwachsen von Siliziumoxid (6 ) auf dem am Grabenboden freiliegenden Silizium vom Boden (2a ) zur Oberkante des Grabens hin. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass dieses ferner zwischen den Schritten (a) und (b) einen Schritt beinhaltet, bei dem auf dem Oxid (
3 ) eine die Selektivität des Aufwachsprozesses erhöhende Zwischenschicht (4 ) in dem Graben abgeschieden wird, wobei diese Zwischenschicht während Schritt (b) am Boden des Grabens zusammen mit der Oxidschicht entfernt wird. - Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Zwischenschicht (
4 ) aus Siliziumnitrid besteht. - verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Zwischenschicht (
4 ) aus Aluminiumoxid besteht. - Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Aluminiumoxid in einem ALD-Prozess abgeschieden wird.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ausbildung der Oxidschicht (
3 ) in Schritt (a) durch thermische Oxidation erfolgt. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Freilegen des Siliziumsubstrats am Boden (
2a ) des Isolationsgrabens in Schritt (b) durch einen anisotropen RIE-Ätzschritt (reaktives Ionenätzen) erfolgt. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ferner vor dem Auffüllen des Grabens mit selektiv aufwachsendem Siliziumoxid (
6 ) eine zur Oberflächenkonditionierung geeignete Spezies, beispielsweise Silizium, in den Boden des Grabens implantiert (7 ) wird. - Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Implantation (
7 ) in den Boden des Isolationsgrabens vor Schritt (b) erfolgt. - Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Implantation (
7 ) in den Boden des Isolationsgrabens nach Schritt (b) erfolgt. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Freilegen des Siliziums (
1 ) am Grabenboden (2a ) und gegebenenfalls dem Implantationsschritt (7 ) und vor dem Auffüllen (6 ) des Grabens ein Ausheilungs- und Reinigungsschritt erfolgt. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Siliziumsubstrat aktive Gebiete sowie Grabenkondensatoren für DRAM-Speicherzellen enthält und dass die aktiven Gebiete durch die Isolationsgräben voneinander isoliert werden.
- Verfahren zur Grabenisolation von DT-DRAM-Speicherzellen auf einem Wafer, mit folgenden Schritten: Ätzen von Isolationsgräben (
2 ) mit hohem Aspektverhältnis durch einen RIE-Schritt; thermische Oxidation; Entfernen des Oxids am Grabenboden (2a ) durch einen anisotropen RIE-Ätzschritt; Implantation (7 ) von Silizium oder einer anderen zur Oberflächenkonditionierung geeigneten Spezies in den Grabenboden; selektives Aufwachsen (6 ) von Siliziumoxid auf dem am Grabenboden freiliegenden Silizium vom Boden zur Oberkante des Grabens hin. - Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass nach der thermischen Oxidation eine die Selektivität des Aufwachsprozesses erhöhende Zwischenschicht (
4 ) in dem Graben abgeschieden wird, wobei diese Zwischenschicht während des nachfolgenden RIE-Ätzschrittes am Boden des Grabens zusammen mit dem Oxid entfernt wird. - Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Zwischenschicht (
4 ) aus Siliziumnitrid oder Aluminiumoxid besteht. - Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass nach dem Freiätzen des Grabenbodens und dem Implantationsschritt und vor dem Auffüllen des Grabens ein Ausheilungs- und Reinigungsschritt erfolgt.
- Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass der Reinigungsschritt durch leichtes Überätzen erfolgt.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004042459A DE102004042459B3 (de) | 2004-08-31 | 2004-08-31 | Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis |
US11/216,527 US7393756B2 (en) | 2004-08-31 | 2005-08-31 | Method for fabricating a trench isolation structure having a high aspect ratio |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004042459A DE102004042459B3 (de) | 2004-08-31 | 2004-08-31 | Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004042459B3 true DE102004042459B3 (de) | 2006-02-09 |
Family
ID=35613045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004042459A Expired - Fee Related DE102004042459B3 (de) | 2004-08-31 | 2004-08-31 | Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis |
Country Status (2)
Country | Link |
---|---|
US (1) | US7393756B2 (de) |
DE (1) | DE102004042459B3 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007004884A1 (de) * | 2007-01-31 | 2008-08-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht |
US20090184402A1 (en) * | 2008-01-22 | 2009-07-23 | United Microelectronics Corp. | Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner. |
KR20110003191A (ko) * | 2009-07-03 | 2011-01-11 | 삼성전자주식회사 | 소자 분리막 및 반도체 소자의 형성 방법 |
JP5977002B2 (ja) * | 2011-08-25 | 2016-08-24 | 東京エレクトロン株式会社 | トレンチの埋め込み方法および半導体集積回路装置の製造方法 |
US9543208B2 (en) * | 2014-02-24 | 2017-01-10 | Infineon Technologies Ag | Method of singulating semiconductor devices using isolation trenches |
KR102318197B1 (ko) * | 2014-09-22 | 2021-10-26 | 삼성전자주식회사 | 씨모스 이미지 센서의 픽셀 및 이를 포함하는 이미지 센서 |
US9466494B2 (en) * | 2014-11-18 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective growth for high-aspect ration metal fill |
US9460962B1 (en) * | 2015-08-06 | 2016-10-04 | Texas Instruments Incorporated | Substrate contact etch process |
US10074559B1 (en) | 2017-03-07 | 2018-09-11 | Applied Materials, Inc. | Selective poreseal deposition prevention and residue removal using SAM |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1178528A2 (de) * | 2000-07-31 | 2002-02-06 | Applied Materials, Inc. | Vorbehandlung eines Wafers zur Verminderung der Abscheiderate von Siliziumdioxid auf Siliziumnitrid im Vergleich zu deren Abscheiderate auf einem Siliziumsubstrat |
US20020187655A1 (en) * | 2001-05-11 | 2002-12-12 | Applied Materials, Inc. | HDP-CVD deposition process for filling high aspect ratio gaps |
DE10143997A1 (de) * | 2001-09-07 | 2003-03-27 | Infineon Technologies Ag | Verfahren zur Herstellung einer integrierten Halbleiterschaltung |
US6677197B2 (en) * | 2001-12-31 | 2004-01-13 | Infineon Technologies Ag | High aspect ratio PBL SiN barrier formation |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5149669A (en) * | 1987-03-06 | 1992-09-22 | Seiko Instruments Inc. | Method of forming an isolation region in a semiconductor device |
US5248350A (en) * | 1990-11-30 | 1993-09-28 | Ncr Corporation | Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process |
US5686346A (en) * | 1996-03-26 | 1997-11-11 | Advanced Micro Devices, Inc. | Method for enhancing field oxide thickness at field oxide perimeters |
KR100209367B1 (ko) * | 1996-04-22 | 1999-07-15 | 김영환 | 반도체 소자의 소자분리 절연막 형성방법 |
US20030170964A1 (en) * | 1996-10-02 | 2003-09-11 | Micron Technology, Inc. | Oxidation of ion implanted semiconductors |
US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
US6821865B2 (en) * | 2002-12-30 | 2004-11-23 | Infineon Technologies Ag | Deep isolation trenches |
-
2004
- 2004-08-31 DE DE102004042459A patent/DE102004042459B3/de not_active Expired - Fee Related
-
2005
- 2005-08-31 US US11/216,527 patent/US7393756B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1178528A2 (de) * | 2000-07-31 | 2002-02-06 | Applied Materials, Inc. | Vorbehandlung eines Wafers zur Verminderung der Abscheiderate von Siliziumdioxid auf Siliziumnitrid im Vergleich zu deren Abscheiderate auf einem Siliziumsubstrat |
US20020187655A1 (en) * | 2001-05-11 | 2002-12-12 | Applied Materials, Inc. | HDP-CVD deposition process for filling high aspect ratio gaps |
DE10143997A1 (de) * | 2001-09-07 | 2003-03-27 | Infineon Technologies Ag | Verfahren zur Herstellung einer integrierten Halbleiterschaltung |
US6677197B2 (en) * | 2001-12-31 | 2004-01-13 | Infineon Technologies Ag | High aspect ratio PBL SiN barrier formation |
Also Published As
Publication number | Publication date |
---|---|
US20060051931A1 (en) | 2006-03-09 |
US7393756B2 (en) | 2008-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10230088B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
EP0645808B1 (de) | Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat | |
DE69534870T2 (de) | Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses | |
DE102004012241A1 (de) | Verfahren zum Füllen von tiefen Grabenstrukturen mit Füllungen ohne Hohlräume | |
DE10127622A1 (de) | Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens | |
DE19833955A1 (de) | Integrierte Halbleiterschaltung und Halbleitervorrichtung | |
DE102005026565A1 (de) | Mulden-Gate und Verfahren zur Herstellung eines Halbleiterbauelements mit demselben | |
DE10045019A1 (de) | Halbleitergerät mit bestimmtem gewünschtem Gateprofil und Verfahren zu seiner Herstellung | |
DE10051600A1 (de) | Halbleitervorrichtung und Verfahren zu dessen Herstellung | |
DE10358767A1 (de) | Verfahren zum Bilden einer Bit-Leitung eines Flashbauelements | |
DE19935946A1 (de) | Verfahren zum Ausbilden einer dielektrischen Schicht | |
DE10258787A1 (de) | Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle | |
DE10235793B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor) | |
DE102004042459B3 (de) | Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis | |
DE19929859B4 (de) | Herstellungsverfahren für Trenchkondensator | |
DE102006023607B4 (de) | Verfahren zur Ausbildung von Seitenwand-Distanzstrukturen und Feldeffekttransistoren sowie Strukturierungsverfahren | |
DE19907062B4 (de) | Verfahren zur Herstellung eines DRAM-Zellenkondensators | |
EP1709677B1 (de) | Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten | |
DE10310080B4 (de) | Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen | |
DE19805692C2 (de) | Halbleitereinrichtung mit Feldabschirm-Isolationsstruktur und Verfahren zur Herstellung derselben | |
DE10138510B4 (de) | Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation | |
EP1716593A1 (de) | Verf llung von isolationsgr ben unter nutzung von cmos- standardprozessen zur realisierung dielektrisch isolierter gebiete auf einer soi scheibe | |
DE10359580B3 (de) | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle | |
DE102004060821B4 (de) | Verfahren zur Herstellung einer Deep-Trench-Struktur in einer STI-Struktur eines Halbleiterkörpers | |
DE10032795C2 (de) | Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |