DE10045019A1 - Halbleitergerät mit bestimmtem gewünschtem Gateprofil und Verfahren zu seiner Herstellung - Google Patents
Halbleitergerät mit bestimmtem gewünschtem Gateprofil und Verfahren zu seiner HerstellungInfo
- Publication number
- DE10045019A1 DE10045019A1 DE10045019A DE10045019A DE10045019A1 DE 10045019 A1 DE10045019 A1 DE 10045019A1 DE 10045019 A DE10045019 A DE 10045019A DE 10045019 A DE10045019 A DE 10045019A DE 10045019 A1 DE10045019 A1 DE 10045019A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- floating gate
- oxide
- trench
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 26
- 239000003989 dielectric material Substances 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 claims description 392
- 238000000034 method Methods 0.000 claims description 98
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 51
- 229910052710 silicon Inorganic materials 0.000 claims description 50
- 239000010703 silicon Substances 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 48
- 238000007254 oxidation reaction Methods 0.000 claims description 31
- 230000003647 oxidation Effects 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 230000001590 oxidative effect Effects 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 20
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 8
- 230000003667 anti-reflective effect Effects 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims 8
- 239000000126 substance Substances 0.000 claims 2
- 238000007517 polishing process Methods 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 17
- 238000005755 formation reaction Methods 0.000 description 14
- 238000002955 isolation Methods 0.000 description 12
- 230000015654 memory Effects 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 239000007800 oxidant agent Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 208000032368 Device malfunction Diseases 0.000 description 1
- -1 SiN Chemical class 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
In einem Verfahren zur Herstellung eines nichtflüchtigen Speichers oder eines anderen Halbleitergerätes wird ein Steuergate aus leitfähigem Material in gleichförmiger Gestalt ausgebildet. Das Verfahren umfaßt die Erzeugung einer Siliziumschicht auf einer Puffer-Oxidschicht an einem Halbleitersubstrat. Nach der Bildung der Puffer-Oxidschicht wird eine Stoppschicht gebildet. Das Steuergate aus leitfähigem Material, beispielsweise ein schwimmendes Gate in einem EEPROM-Speichergerät, wird erzeugt, indem die Siliziumschicht, die Gate-Oxidschicht und das Substrat mit Muster versehen werden und dann in dem oberen Teil des Substrates ein Graben gebildet wird. Die Gleichförmigkeit erhält man durch Oxidieren der Seitenwände des Grabens zur Erzeugung vogelschnabelartiger Bereiche am oberen und unteren Teil des Steuergatematerials. Dann wird eine Feld-Oxidschicht gebildet, welche den Graben auffüllt. Da sich die vogelschnabelartigen Bereiche gleichmäßig sowohl am oberen als auch am unteren Teil des Steuergatematerials während der Oxidation der Seitenwände des Grabens ausbilden, erhält man eine gleichförmige Gestalt, wobei die Gleichförmigkeit daraus resultiert, das die Seitenwände des schwimmenden Gates daran gehindert werden, beispielsweise positive Neigungen anzunehmen.
Description
Die vorliegende Erfindung betrifft eine Steuergateelektrode, beispielsweise ein
schwimmendes Gate in einem Speichergerät, sowie ein Verfahren zu seiner Herstellung.
Insbesondere aber betrifft die Erfindung eine Technik zur selbstausrichtenden, seichten
Grabenisolation, wobei gleichzeitig eine Gateelektrode und ein aktiver Bereich davon
gebildet werden.
Bei der Herstellung von Speichergeräten ist die Packungsdichte der Zellen in er
ster Linie durch die Anordnung der Zellen innerhalb einer Gruppe und die körperlichen
Abmessungen der Zellen selbst bestimmt. Unterhalb der Halb-Mikron-
Konstruktionsregel sind die Möglichkeiten der Bemessung durch die photolithographi
sche Auflösung, die während der Herstellung erreichbar ist, und durch Ausrichtungsto
leranzen von Masken begrenzt, die während der Herstellung eingesetzt werden. Aus
richtungstoleranzen sind ihrerseits durch mechanische Techniken, die zur Bildung der
Masken eingesetzt werden, und durch die Techniken begrenzt, die zur Ausrichtung die
ser Masken zwischen den Schichten verwendet werden. Da sich Ausrichtungsfehler
während einer Fabrikation in mehreren Stufen aufaddieren, werden vorzugsweise so
wenig Masken wie möglich verwendet. Weniger Masken minimieren die Wahrschein
lichkeit einer Fehlausrichtung. Demzufolge wurden sogenannte selbstausrichtende Ver
fahrensschritte zur Herstellung von Halbleitergeräten entwickelt.
Isolationsstrukturen, beispielsweise Feldoxide, zwischen einzelnen Zellen inner
halb der Speicherzellenanordnung nehmen Bereiche auf dem Chip ein, die anderenfalls
nutzbar für aktive Schaltungsbereiche verwendet werden könnten. Um daher die Pac
kungsdichte der Speicherzellen und der aktiven Schaltungsbereiche innerhalb des Sub
strats zu erhöhen, ist es wünschenswert, die Größe dieser Isolationsstrukturen minimal
zu machen. Die Größe der Isolationsstruktur wird jedoch im allgemeinen durch das Ver
fahren ihrer Herstellung und durch die Ausrichtung dieser Struktur diktiert.
Typischerweise wird eine Isolationsstruktur durch Aufwachsenlassen in ver
schiedenen Bereichen des Chips in einem thermischen Feld-Oxidationsprozeß erzeugt,
beispielsweise als örtliche Oxidation von Silizium (nachfolgend als "LOCOS" bezeich
net). Gemäß dem LOCOS-Verfahren wird, nachdem nacheinander eine Fleck-
Oxidationsschicht und eine Nitritdschicht gebildet worden sind, die Nitridschicht einer
Mustererzeugung unterworfen. Dann wird die mit Muster versehene Nitridschicht als
eine Maske verwendet, um selektiv das Siliziumsubstrat zu oxidieren, so daß die Feld-
Oxidationsbereiche gebildet werden. Betrachtet man jedoch die LOCOS-Isolation, so
kann das Wachstum des Oxids sich auf die Seitenebenen des Oxidschicht-Flecks zu
niedrigeren Bereichen der Nitridschicht, welche als Maske dient, während der selektiven
Oxidation des Siliziumsubstrats ausbreiten, wodurch das entsteht, was als Vogelschna
bel am Endbereich der Feld-Oxidschicht bezeichnet wird. Aufgrund der Bildung des
Vogelschnabels erstreckt sich die Feld-Oxidschicht in den aktiven Bereich der Spei
cherzelle hinein und verkleinert daher die Breite des aktiven Bereiches. Diese Erschei
nung ist nicht erwünscht, da sie die elektrischen Eigenschaften des Speichergerätes ver
schlechtert.
Aus diesem Grund ist eine seichte Grabenisolationsstruktur (nachfolgend als
"STI" bezeichnet) für die Herstellung von ultra hoch bemessenen Halbleitergeräten at
traktiv. In dem STI-Verfahren wird ein Siliziumsubstrat erst zur Bildung eines Grabens
geätzt, und dann wird eine Oxidschicht abgelagert, um den Graben aufzufüllen. Hiernach
wird die Oxidschicht durch ein Rückätzen oder ein chemisch-mechanisches Einebnungsverfahren
(CMP) geätzt, um eine Feld-Oxidschicht innerhalb des Grabens zu er
zeugen. Die vorerwähnten LOCOS- und STI-Verfahren umfassen im allgemeinen einen
Maskierungsschritt, der die Bereiche auf dem Substrat für die Isolationsstruktur defi
niert, sowie einen Schritt, durch den die Feld-Oxidschicht innerhalb dieser Bereiche
gebildet wird. Nach Herstellung der Isolationsstruktur werden Schritte zur Bildung der
Speicherzellen durchgeführt. Dabei akkumulieren sich Ausrichtungsfehler, die mit der
Bildung der Isolationsstruktur und der Speicherzellen in Beziehung stehen und eine
Fehlausrichtung einführen, die in einer Fehlerhaftigkeit des Gerätes resultieren kann.
Wenn ein schwimmendes Gate beispielsweise eines nicht flüchtigen Speicherge
rätes hergestellt wird, so sieht ein Verfahren zur Verminderung der Fehlausrichtung die
Erzeugung einer LOCOS-Isolationsstruktur unter Verwendung eines selbstausgerichte
ten, schwimmenden Gates vor, beispielsweise gemäß dem Verfahren, das in dem US-
Patent 6 013 551 (erteilt an Jong Chen, u. a.) offenbart ist. Gemäß der dort beschriebe
nen Verfahren werden ein schwimmendes Gate und ein aktiver Bereich davon gleich
zeitig umgrenzt und hergestellt, wobei eine einzige Maske verwendet wird, so daß sich
Ausrichtungsfehler nicht aufaddieren.
Nicht flüchtige Speichergeräte werden in Fash-Speichern verwendet und haben
eine Langzeit-Speicherkapazität, beispielsweise nahezu gegen unendlich gehend. In den
letzten Jahren hat der Bedarf an solchen, elektrisch programmierbaren Flash-
Speichergeräten, beispielsweise EEPROMS, zugenommen. Speicherzellen dieser Geräte
haben im allgemeinen vertikal gestapelte Gatestrukturen mit einem schwimmenden
Gate, das an dem oberen Teil des Siliziumsubstrats gebildet ist. Die mehrschichtige
Gatestruktur enthält typischerweise eine oder mehrere Tunnel-Oxidschichten oder die
lektrische Schichten und ein Steuergate über und/oder um das schwimmende Gate. In
einer Flash-Speicherzelle mit dieser Struktur werden Daten gespeichert, indem Elektro
nen zu und von dem schwimmenden Gate übertragen werden, was erreicht wird, indem
eine Steuerspannung an das Steuergate und das Substrat gelegt wird. Das Dielektrikum
arbeitet in der Weise, daß das Potential des schwimmenden Gate aufrecht erhalten wird.
Wenngleich selbst ausgerichtete STI-Verfahren den Vorteil einer gleichzeitigen
Bildung der schwimmenden Gates und aktiver Bereiche haben, besteht doch noch ein
Nachteil darin, daß das Sichtverhältnis von bei dem Verfahren gebildeten Zwischen
räumen vergrößert wird, was die Wahrscheinlichkeit der Bildung von Rändern oder
Leerräumen innerhalb des Grabens während der Füllung des Grabens erhöht. Wird au
ßerdem eine Oxidschicht mit Plasma hoher Dichte (nachfolgend als "HDP" bezeichnet)
zur Füllung dieser Spalte oder Zwischenräume verwendet, so wird während der Ablage
rung der HDP-Oxidschicht der Randbereich einer Polier-Endpunkt-Detektorschicht, die
unter der HDP-Oxidschicht liegt, erodiert, wodurch in unerwünschter Weise eine nega
tive Neigung an dem Feld-Oxidbereich geschaffen wird. Aus diesem Grunde werden
rund um den Boden der geneigten Teile der Feldbereiche während nachfolgender Gate-
Ätzschritte Gate-Residuen erzeugt.
Die oben beschriebenen Schwierigkeiten können beseitigt werden, indem die
Bedingungen während der Ablagerung der HDP-Oxidschicht optimiert werden, um die
Füllkapazität des Zwischenraumes zu vergrößern oder indem ein Verfahren verwendet
wird, daß die negative Neigung des Feldbereiches mittels eines nassen Ätzmittels besei
tigt.
Die Fig. 1A bis 1E sind perspektivische Ansichten eines Substrats, welche nach
einander ein Verfahren zur Herstellung eines herkömmlichen Flash-Speichergerätes
unter Einsatz einer selbst ausgerichteten STI-Technik erläutern.
Es sei zunächst Fig. 1A betrachtet. Nach Erzeugung einer Gate-Oxidschicht (d. h.
einer Tunnel-Oxidschicht) 11 auf einem Siliziumsubstrat 10 werden eine erste Polysili
ziumschicht 13 und eine Nitridschicht 15 nacheinander auf der Gate-Oxidschicht 11
gebildet.
Unter Bezugnahme auf Fig. 1B ist festzustellen, daß ein photolithographischer
Prozeß durchgeführt wird, um die Nitridschicht 15, die erste Polysiliziumschicht 13 und
die Gate-Oxidschicht 11 mit einem Muster zu versehen, um ein Nitridschichtmuster 16,
ein erstes schwimmendes Gate 14 und eine Gate-Oxidschicht 12 auszubilden. Hiernach
werden freiliegende Teile des Substrates 10 auf eine vorbestimmte Tiefe geätzt um Grä
ben 18 zu erzeugen. D. h. die aktiven Bereiche und die schwimmenden Gates werden
unter Verwendung einer einzigen Maske während des Verfahrens der Grabenbildung
gleichzeitig definiert.
Nunmehr sei auf Fig. 1C bezug genommen. Die freiliegenden Teile des Gra
bens 18 werden in einer umgebenden Sauerstoffatmosphäre einer Wärmebehandlung
ausgesetzt, um die Siliziumbeschädigungen zu heilen, die während des Grabenätzpro
zesses durch Bombardement mit Ionen hoher Energie verursacht wurden. Hierbei wird
eine Graben-Oxidschicht 20 längs der Innenfläche einschließlich des Bodens und der
Seitenwand des Grabens 18 durch Oxidationsreaktion des freiliegenden Siliziums mit
einem Oxidationsmittel gebildet.
Während des obengenannten Oxidationsprozesses breitet sich das Oxidations
mittel auf den Seiten des Gate-Oxidschichtmusters 12 am unteren Teil des ersten
schwimmenden Gates 14 aus, so daß Vogelschnäbel an beiden Enden des Gate-
Oxidschichtmusters 12 erzeugt werden. Da die Vogelschnäbel vorhanden sind, sind die
unteren Randbereiche des schwimmenden Gate 14 nach auswärts gebogen, wobei die
beiden Endbereiche des Gate-Oxidschichtmusters 12 sich ausdehnen und die unteren
Teile der Seitenwände des ersten schwimmenden Gate 14 eine positive Neigung haben.
Hier zeigt die positive Neigung an, daß die Neigung gegenüber dem Ätzmittel eine Sei
tenwanderosion zuläßt. Mit anderen Worten, das Eindringen des Oxidationsmittels in
den Bereich unter dem Nitridschichtmuster 16 wird, wie in der Zeichnung gezeigt,
durch das Vorhandensein des Nitridschichtmusters 16 blockiert, derart, daß eine negati
ve Neigung im oberen Teil der Seitenwand des ersten schwimmenden Gates 14 entsteht.
Währenddessen ist der untere Randbereich des unteren Teiles des ersten schwimmenden
Gates 14 nach auswärts gebogen, so daß er eine positive Neigung hat und durch Ätz
mittel erodiert wird, daß vom oberen Teil des Substrates in derselben Weise eingeführt
wird, wie in die Seitenwand einer Mesastruktur, oder um als Stoppschicht für die darunter
liegende Schicht zu wirken, wenn das Ätzmittel angewandt wird, was nicht er
wünscht ist.
Es sei jetzt auf Fig. 1D Bezug genommen. Nach Bildung einer Oxidschicht
(nicht gezeigt) durch eine chemische Dampfablagerung (nachfolgend als "CVD" be
zeichnet) zur Auffüllung des Grabens 18 wird die CVD-Oxidschicht durch ein CMP-
Verfahren bis zur Freilegung der Oberfläche des Nitridschichtmusters 16 entfernt. Als
Ergebnis erhält man eine Feld-Oxidschicht 22, welche die Oxidschicht innerhalb des
Grabens 18 enthält.
Nach Entfernen des Nitridschichtmusters 16 durch ein Phosphorsäure-
Stripverfahren wird ein Material, welches identisch zu demjenigen der ersten Polysilizi
umschicht 13 ist, abgelagert, um eine zweite Polysiliziumschicht (nicht dargestellt) zum
Zwecke der Herstellung eines zweiten schwimmenden Gates oberhalb des ersten
schwimmenden Gates 14 und der Feld-Oxidschicht 22 zu bilden. Die zweite Polysilizi
umschicht über der Feld-Oxidschicht 22 wird teilweise mittels eines photolithographi
schen Verfahrens geätzt, um in einer Zelle ein zweites schwimmendes Gate 24 zu bil
den, daß von denjenigen benachbarter Zellen getrennt ist. Das zweite schwimmende
Gate 24 hat elektrisch Kontakt mit dem ersten schwimmenden Gate 14 und dient zur
Vergrößerung der Fläche der elektrischen Zwischenschicht, die in einem nachfolgenden
Verfahrensschritt erzeugt wird.
Dann werden eine ONO-Dielektrikumsschicht 26 und eine Steuer-
Gateschicht 28 der Reihe nach auf der gesamten Oberfläche der resultierenden Struktur
gebildet. Die Steuer-Gateschicht 28 wird im allgemeinen durch eine polykristalline
Struktur gebildet, die dadurch erhalten wird, daß eine dotierte Polysiliziumschicht und
eine Wolfram-Silizidschicht übereinander gestapelt werden.
In Fig. 1E ist gezeigt, daß die Steuer-Gateschicht 28 durch ein photolithographi
sches Verfahren mit Muster versehen ist. Nachfolgend werden die freiliegende, dielektri
sche Zwischenschicht 26 und das zweite sowie das erste schwimmende Gate 24 und 14
durch einen Trockenätzprozess anisotrop geätzt, um das nichtflüchtige Speichergerät fer
tigzustellen.
Zu dieser Zeit hat, wie in einem durch eine gestrichelte Linie A in Fig. 1D
kenntlich gemachten Bereich gezeigt ist, der untere Teil der Seitenwand des ersten
schwimmenden Gates 14 eine positive Neigung. Durch die Eigenheiten des anisotropen
Ätzvorgangs (d. h. wobei das Ätzen nur in Vertikalrichtung stattfindet) des Trockenätz
verfahrens wird daher der untere Randbereich des ersten schwimmenden Gates 14, der
durch die Feld-Oxidschicht 22 maskiert ist, nicht geätzt und bleibt intakt. Dies hat zur
Folge, daß ein linienförmiger Polysiliziumrest 14a längs der Oberflächengrenze zwi
schen der Feld-Oxidschicht 22 und dem aktiven Bereich gebildet wird. Der Polysilizi
umrest 14a bildet eine elektrische Brücke zwischen benachbarten, schwimmenden Gates,
was zu einer elektrischen Fehlerhaftigkeit des Gerätes führt.
Es ist daher ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung
eines nicht flüchtigen Speichergerätes oder anderen Gerätes zu schaffen, das ein Gate
oder eine andere leitfähige Struktur eines bestimmten, gewünschten Profils hat, bei
spielsweise eine schwimmende Gate-Struktur in einem Flash-Speichergerät, wobei das
Verfahren eine positive Neigung an den Seitenwänden während der Herstellung vermei
det.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen von Patentan
spruch 1 oder 8 oder 21 gelöst. Eine Lösung wird auch durch ein Halbleitergerät bzw.
eine Struktur gemäß den Ansprüchen 32 und 39 erreicht.
Um das oben angesprochene Ziel der Erfindung zu erreichen, wird ein selbst
ausrichtendes Verfahren zur Herstellung geschaffen, und es wird ein entsprechendes
Halbleitergerät angegeben, das ein schwimmendes Gate und einen zugehörigen, aktiven
Bereich davon enthält. Das schwimmende Gate und der aktive Bereich werden in einem
Substrat eines Halbleiter-Speichergerätes in einem Bereich gebildet, der zumindest teil
weise durch eine Feld-Oxidregion umgrenzt ist, die in einem Graben gebildet ist. Der
Graben wird zusammen mit der Bildung mindestens eines ersten Segmentes des
schwimmenden Gates erzeugt. Das Verfahren enthält die gleichförmige Bildung eines
Oxids an Seitenwänden eines ersten Segments des schwimmenden Gates durch Bildung
einer Pufferschicht über einem ersten Segment des Gates vor der Bildung des Grabens
und einer nachfolgende Entfernung der Pufferschicht. Hierdurch erreicht man eine
gleichförmigere Oxidation der Seitenwände des ersten Segments vor Ablagerung min
destens eines weiteren Segments von leitfähigem Material über dem ersten Segment des
schwimmenden Gates.
In einer anderen Ausführungsform wird eine Gate-Oxidschicht auf einem Halb
leitersubstrat, eine erste leitfähige Schicht auf der Gate-Oxidschicht und eine Puffer
schicht (beispielsweise eine Oxidschicht) auf der ersten leitfähigen Schicht erzeugt.
Dann wird eine Stoppschicht auf der Pufferschicht gebildet, und die Stoppschicht sowie
die Pufferschicht werden in ein Muster gebracht, um ein Stoppschichtmuster und ein
Pufferschichtenmuster zu erzeugen. Hiernach werden die erste leitfähige Schicht und die
Gate-Oxidschicht in ein Muster gebracht, um eine Schicht für das schwimmende Gate
als erste leitfähige Musterschicht und ein Muster in der Gate-Oxidschicht zu erzeugen,
und der obere Teil des Substrates wird geätzt, um einen Graben zu bilden. Der Innenflä
chenteil des Grabens wird oxidiert, um eine Graben-Oxidschicht längs der Innenfläche
des Grabens zu bilden, und es werden vogelschnabelartige Ausbildungen an oberen und
unteren Teilen der Schicht des schwimmenden Gate erzeugt, um die Bildung einer posi
tiven Profilneigung an der Seitenwand der Musterschicht entsprechend dem schwim
menden Gate zu vermeiden. Schließlich wird eine Feld-Oxidschicht erzeugt, um den
Graben aufzufüllen. Weiterhin wird zum Erreichen der obigen Merkmale der Erfindung
ein Verfahren zu Herstellung eines Speichergerätes in solcher Weise ausgeführt, daß
eine Gate-Oxidschicht auf einem Halbleitersubstrat gebildet wird, daß weiter eine erste
leitfähige Schicht auf der Gate-Oxidschicht gebildet wird und daß eine Pufferschicht,
beispielsweise eine Oxidschicht, auf der ersten leitfähigen Schicht erzeugt wird. Dann
wird eine Stoppschicht auf der Pufferschicht gebildet. Die Stoppschicht, die Pufferschicht,
die erste leitfähige Schicht, die Gate-Oxidschicht und das Substrat werden in
ein Muster gebracht, in dem eine einzige Maske verwendet wird, um aus der ersten, leit
fähigen Schicht ein schwimmendes Gate zu formen. Auch wird gleichzeitig ein Graben,
der mit dem schwimmenden Gate ausgerichtet ist, innerhalb des Substrates neben dem
schwimmenden Gate gebildet, um einen aktiven Bereich des Substrates zu definieren.
Hiernach wird der Innenflächenteil des Grabens oxidiert, um eine Graben-Oxidschicht
längs der Innenfläche des Grabens auszubilden, und es werden vogelschnabelartige Be
reiche an den oberen und unteren Teilen der schwimmenden Gateschicht erzeugt, um
die Bildung einer positiven Profilneigung an der Seitenwand der in ein Muster ge
brachten schwimmenden Gateschicht zu vermeiden. Schließlich wird eine Feld-
Oxidschicht zum Auffüllen des Grabens erzeugt.
Gemäß einer anderen Ausführungsform der Erfindung wird eine Pufferschicht
zwischen der Schicht des schwimmenden Gate und der Nitridschicht gebildet, welche
als Oxidationsmaskenschicht zur Erzeugung der vogelschnabelartigen Bereiche sowohl
an den oberen als auch den unteren Teilen der Schicht des schwimmenden Gate wäh
rend des nachfolgenden Oxidierens der Seitenwände dient. Hierbei verhindern die vo
gelschnabelartigen Bereiche, daß die Seitenwände der Schicht des schwimmenden Gate
eine positive Neigung haben, wodurch eine Fehlerhaftigkeit des Gerätes verhindert
wird, die durch Gaterestbereiche während des folgenden Ätzens des Gate eingeführt
würden.
Zusätzlich zu den Verfahren umfaßt die Erfindung weiterhin ein Halbleiter-
Speichergerät mit schwimmendem Gate und Teile davon, wie sie Gegenstand der anlie
genden Ansprüche bilden.
Die obigen Merkmale und weitere Vorteile der vorliegenden Erfindung werden
noch besser verständlich durch Bezugnahme auf die erläuterten Ausführungsformen in
Verbindung mit den begleitenden Zeichnungen, in welchen:
Fig. 1A bis 1E ein Verfahren zur Herstellung eines Flash-Speichergerätes
mit selbst ausgerichteten, seichten Isolationsgrabenberei
chen gemäß dem Stande der Technik zeigen;
Fig. 2A bis 2I ein Verfahren zur Herstellung eines nicht flüchtigen Spei
chergerätes mit schwimmendem Gate gemäß einer ersten
Ausführungsform zeigen;
Fig. 3 einen vergrößerten Schnitt des Bereiches B von Fig. 2D
wiedergibt, und
Fig. 4A und 4B ein Verfahren zur Herstellung eines Speichergerätes mit
schwimmenden Gate gemäß einer zweiten Ausführungs
form der vorliegenden Erfindung zeigt.
Nachfolgend wird eine bevorzugte Ausführungsform unter Bezugnahme auf die
begleitenden Zeichnungen beschrieben. Immer dann, wenn von einer Schicht einer
Struktur, einem Muster in der Weise die Rede ist, daß sie bzw. es auf, über oder in
überdeckender Position gegenüber einer anderen Schicht, einem Muster oder einer
Struktur gelegen ist, bedeutet dies, daß eine Zwischenschicht, ein Zwischenmuster oder
eine Zwischenstruktur vorhanden oder nicht vorhanden sein kann.
Die Fig. 2A bis 2I sind perspektivische Ansichten, welche ein Verfahren zur
Herstellung eines nicht flüchtigen Speichergerätes gemäß einer ersten Ausführungsform
der Erfindung zeigen.
Es sei auf Fig. 2A bezug genommen. Eine Siliziumoxidschicht oder eine Silizi
um-Oxinitridschicht läßt man auf einem Halbleitersubstrat 100 aufwachsen, welches ein
Material, beispielsweise Silizium enthalten kann, um eine Gate-Oxidschicht (beispiels
weise eine Tunnel-Oxidschicht) 101 einer Transistorzelle zu bilden. Eine natürlich ge
wachsene Oxidschicht wird auf dem Halbleitersubstrat 100 gebildet, wenn dessen Ober
fläche einer sauerstoffhaltigen Atmosphäre ausgesetzt wird und mit ihr reagiert. Dem
gemäß kann die natürlich gewachsene Oxidschicht auf dem Halbleitersubstrat 100 durch
bekannte Verfahren erzeugt werden, die in den Zeichnungen nicht dargestellt und er
läutert sind. Bei dem gezeigten Ausführungsbeispiel läßt man die Gate-Oxidschicht 101
in einer Sauerstoffatmosphäre auf eine Dicke von etwa 10 bis 500 Å (1 bis 50 nm), vor
zugsweise auf etwa 75 Å (7,5 nm) aufwachsen, falls es sich um ein Niederspannungs-
Halbleitergerät handelt, oder bis zu einer Stärke von 300 Å (30 nm), falls es sich um ein
Hochspannungs-Halbleitergerät handelt, jeweils ausschließlich der natürlich gewachse
nem Oxidschicht.
Eine erste Siliziumschicht 103, die als schwimmendes Gate zu verwenden ist,
wird auf der Gate-Oxidschicht 101 bis zu einer Dicke von etwa 200
bis 1500 Å (20 bis 150 nm), vorzugsweise bis zu einer Dicke von 500 Å (50 nm) mittels
eines LPCVD-Verfahrens zum Aufwachsen gebracht. Dann wird mittels eines typischen
Dotierverfahrens die Schicht 103 mit einer N-Verunreinigung hoher Dichte dotiert, bei
spielsweise durch POCl3-Diffusion, Ionenimplantation oder durch in-situ-Dotierung,
und dergleichen. Vorzugsweise enthält die Siliziumschicht 103 polykristallines Silizium
oder amorphes Silizium. Als nächstes wird die Siliziumschicht 103 einer Sauerstoffat
mosphäre ausgesetzt, um eine natürlich gewachsene Oxidschicht (in den Zeichnungen
nicht dargestellt) bis zu einer Dicke von etwa 30 bis 35 Å (3 bis 3,5 nm) auszubilden.
Eine Pufferschicht 105 wird dann auf der ersten Siliziumschicht 103 bis zu einer
Dicke von etwa 10 bis 500 Å (1 bis 50 nm) gebildet, wobei es sich annähernd um diesel
be Dicke wie bei der Gate-Oxidschicht 101 (unter Ausschluß der Dicke der natürlich
gewachsenen Oxidschicht) handelt. Die Pufferschicht 105 kann eine Oxidschicht sein,
die durch thermische Oxidation oder durch plasmageförderte, chemische Dampfablagerung
(PE-CVD) gebildet wird. Außerdem kann die Pufferschicht 105 durch teilweises
Oxidieren eines Oberflächenteiles der Siliziumschicht 103 durch Plasmabehandlung
mittels eines oxidierenden Gases, beispielsweise Sauerstoff (O2) oder Stickoxid (N2O)
gebildet werden. Die Erfindung zieht auch von einem Oxid verschiedene Puffermateria
lien in Betracht, solange sie eine nicht ordnungsgemäße Bildung des Gates verhindern
oder ein Ausgleichen oder ein Glätten der Ränder und/oder Seitenwände des ersten
Segments oder anderer Segmente des Gates während der Grabenbildung erreichen. Wie
oben ausgeführt, deformiert sich das schwimmende Gate oder nimmt eine unerwünschte
positive Neigung an, wenn nicht das Puffermaterial vor der Grabenoxidation eingesetzt
wird.
Eine Ätzstoppschicht 107 wird auf der Puffer-Oxidschicht 105 bis zu einer Dic
ke von etwa 100 bis 3000 Å (10 bis 300 nm), vorzugsweise 1500 Å (150 nm) mittels eines
LPCVD-Verfahrens gebildet. Die Stoppschicht 107 dient als endpunktbestimmende
Schicht während des nachfolgenden CMP-Verfahrens oder eines Rückätzverfahrens.
Die Stoppschicht 107 überdeckt die Puffer-Oxidschicht 105 während eines nachfolgen
den, thermischen Oxidationsprozesses des Grabens und hilft eine Ausbreitung des Sau
erstoffs und Oxidationsmittels in die erste Siliziumschicht 103 über die Puffer-
Oxidschicht 105 zu verhindern. Demgemäß ist die Stoppschicht 107 vorzugsweise aus
einem Material gebildet, welches sauerstoffresistente Eigenschaften hat, beispielsweise
aus Nitriden wie SiN, SiON oder BN.
Die Stoppschicht 107 kann durch polykristallines Silizium gebildet sein. In die
sem Fall wird die Stoppschicht 107 während des nachfolgenden Oxidationsprozesses
teilweise oxidiert. Die Stoppschicht 107 kann aber auch als eine endpunktbestimmende
Schicht während eines Rückätzens oder während eines CMP-Verfahrensschrittes ver
wendet werden.
Nach Wunsch kann auf der Stoppschicht 107 mittels eines CVD-Verfahrens eine
Antireflexschicht gebildet werden, um einen nachfolgenden, photolithographischen Pro
zeß präzise ausrichten zu können. Eine solche Antireflexschicht kann aus Polysilizium,
Siliziumoxid, beispielsweise Hochtemperaturoxid, und Mitteltemperaturoxid oder aus
Siliziumoxynitrid (SiON) gebildet sein. Die Antireflexschicht kann von einer einzigen
Schicht gebildet werden oder eine Mehrzahl von Schichten enthalten.
Gemäß der vorliegenden Erfindung bildet eine Doppelschicht aus einer
Hochtemperaturoxidschicht 140 (nachfolgend als "HTO" bezeichnet) und einer SiON-
Schicht 150 die Antireflexschicht. Die HTO-Schicht 140 und die SiON-Schicht 150
lassen sich leicht mittels eines allgemein bekannten CVD-Verfahrens bilden und dienen
als Antireflexschicht zum Verhindern von Lichtreflexion von dem darunterliegenden
Substrat während des photolithographischen Verfahrens, wodurch die Bildung des
Photoresistmusters vereinfacht wird. Die HTO-Schicht 140 wird bis zu einer Dicke von
etwa 200 bis 2000 Å (20 bis 200 nm), vorzugsweise 500 Å (50 nm) gebildet, und die Si-
ON-Schicht 150 wird bis zu einer Dicke von etwa 200 bis 3000 Å (20 bis 300 nm), vor
zugsweise 800 Å (80 nm) gebildet.
Es sei jetzt Fig. 2B betrachtet. Ein Photoresistmaterial wird über der SiON-
Schicht 150 aufgebracht, um einen Photoresistfilm (nicht dargestellt) zu bilden, was
durch ein Schleuderbeschichtungsverfahren geschieht. Danach wird der Photoresistfilm
unter Verwendung einer Photomaske belichtet und dann entwickelt, um ein Photore
sistmuster 160 zu erzeugen, das die Anordnung der schwimmenden Gates definiert.
Das Photoresistmuster 160 dient als eine Ätzmaske für das nachfolgende Ätzen
der SiON-Schicht 150, der HTO-Schicht 140, der Stoppschicht 107 und der Puffer-
Oxidschicht 105. Wie also in der Zeichnung gezeigt, entsteht ein Muster, das in einem
Muster 161 der SiON-Schicht, einem Muster 151 der HTO-Schicht, einem Muster 108
der Stoppschicht und einem Muster 106 der Puffer-Oxidschicht besteht. Dann wird das
Photoresistmuster 160 durch eine Veraschung oder ein Stripverfahren entfernt.
Es sei jetzt Fig. 2C betrachtet. Die resultierende Struktur wird in eine andere
Ätzkammer verbracht, um ein Ätzverfahren an dem Polysilizium und dem Oxid durch
zuführen. Hier wird ein Ätzgas zum Ätzen des Polysiliziums eingeführt, um die erste
Siliziumschicht 103 zu ätzen, so daß ein Muster 104 der ersten Siliziumschicht entsteht.
Das Muster 104 der ersten Siliziumschicht, das zu dieser Zeit gebildet wird, dient als
das erste schwimmende Gate des nicht flüchtigen Speichergerätes.
Darauffolgend wird in derselben Ätzkammer die Gate-Oxidschicht 101 geätzt,
um ein Muster 102 der Gate-Oxidschicht zu bilden, und das Substrat 100 wird bis zu
einer Tiefe von annähernd 1000 bis 5000 Å. (100 bis 500 nm), vorzugsweise
2700 Å (270 nm) geätzt, um einen Graben 109 zu erzeugen. Dies hat zur Folge, daß die
schwimmenden Gates, die durch das Muster 104 der Siliziumschicht definiert sind, von
einander durch den Graben 109 getrennt sind.
Während des Ätzens des Musters 104 der Siliziumschicht und des oberen Teiles
des Halbleitersubstrates 100 werden das Muster 151 der SiON-Schicht und das Mu
ster 151 der SiON-Schicht und das Muster 141 der HTO-Schicht, welche auf dem Mu
ster 108 der Stoppschicht gebildet waren, entfernt.
Durch Formen des Grabens 109 werden der aktive Bereich und das schwimmen
de Gate gleichzeitig unter Verwendung einer einzigen Maske definiert. Demgemäß er
gibt sich eine Selbstausrichtung des schwimmenden Gate mit dem aktivem Bereich.
Unter Bezugnahme auf Fig. 2D ist festzustellen, daß der Innenflächenteil des
Grabens 109 in der oxidierenden Atmosphäre behandelt wird, um Beschädigungen zu
beseitigen, die durch Ionenbeschuß hoher Energie während der Grabenätzung entstanden
sind, und um Leckströme während des Betriebes des Gerätes zu verhindern. Dann wird
eine Graben-Oxidschicht 110 längs der Innenfläche des Grabens 109, d. h. am Boden
und an den Seitenwänden des Grabens bis zu einer Dicke von etwa 10 bis 500 Å (10
bis 50 nm), vorzugsweise 30 bis 40 Å (3 bis 4 nm) gebildet. Die Graben-Oxidschicht 110
kann durch einen Trocken-Oxidationsprozess in einer Atmosphäre aus Stickstoff (N2)
und Sauerstoff (O2) bei einer Temperatur von 800 bis 950°C oder durch einen Naß-
Oxidationsprozeß bei einer Temperatur von mindestens 700°C erzeugt werden.
Wie in der Technik allgemein bekannt, läßt sich die Reaktion zur Bildung der
Oxidschicht folgendermaßen anschreiben:
Si + O2, H2O → SiO2.
Wie man aus der obigen Reaktion erkennt, wird eine Oxidschicht auf der Ober
fläche des Musters 104 der Siliziumschicht und auf den Oberflächen des Grabens 109
zum Aufwachsen gebracht, da die Diffusion von Sauerstoff in die Schicht hinein, wel
che die Siliziumquelle bildet, eine Oxidation des Siliziums bewirkt.
Fig. 3 ist eine vergrößerte Schnittansicht des Bereiches B von Fig. 2D. Wenn die
Graben-Oxidschicht 110 gebildet wird, so dringt, wie in Fig. 3 dargestellt, ein Oxidati
onsmittel (oder ein oxidierendes Gas) in die Seiten des Musters 102 der Gate-
Oxidschicht am unteren Teil des Musters 104 der Siliziumschicht ein, um einen ersten
vogelschnabelartigen Bereich "a" auszubilden. Gleichzeitig dringt das Oxidationsmittel
in die Seiten des Musters 106 der Pufferoxidationsschicht am unteren Teil des Stopp
schichtmusters 108 ein, um einen zweiten vogelschnabelartigen Bereich "b" am oberen
Teil des Musters 104 der ersten Polysiliziumschicht auszubilden.
Gemäß einem herkömmlichen Verfahren, wie es in Fig. 1C dargestellt ist, wird
der vogelschnabelartige Bereich nur an dem unteren Teil des Siliziummusters ausgebil
det, das als das schwimmende Gate verwendet wird. Während das Oxid, welches am
unteren Randbereich des schwimmenden Gates während seiner Oxidation aufschwillt,
nimmt der untere Teil der Seitenwand des Gates eine positive Neigung an. Im Gegensatz
hierzu werden bei der vorliegenden Erfindung ein erster vorgelschnabelartiger Be
reich "a" und ein zweiter vogelschnabelartiger Bereich "b" gleichzeitig am unteren und
oberen Teil der Gateseitenwände erzeugt. Somit tritt keine Auswärtsbiegung am unteren
Randbereich der Gateseitenwand auf. Mit anderen Worten, die gleichzeitige Bildung des
zweiten vogelschnabelartigen Bereiches "b" am oberen Teil des Musters 104 der ersten
Siliziumschicht verhindert die positive Neigung, die anderenfalls auftreten würde. Folg
lich hat gemäß einem wichtigen Merkmal der vorliegenden Erfindung das schwimmende
Gate, das in dem Muster 104 der Siliziumschicht ausgebildet ist, das gewünschte
Profil.
Nunmehr sei Fig. 2E betrachtet. Eine Oxidschicht 112 mit guten, zwischenraum
füllenden oder spaltfüllenden Eigenschaften, beispielsweise USG (undotiertes Silikat
glas), O3-TEOS(Tetraethyl-Orthosilikat)-USG oder eine HDP-Oxidschicht, wird durch
einen CVD-Prozeß bis zu einer Dicke von etwa 5000 Å (500 nm) abgelagert, um den
Graben 109 aufzufüllen. Vorzugsweise wird eine Hochdichteplasma-(HDP)-
Oxidschicht 112 abgelagert, wobei SiH4, O2, Ar, oder He als gasförmige Plasmaquellen
dienen.
Der Graben 109 wird unter Erhöhung der Spaltfüllkapazität der HDP-
Oxidschicht 112 aufgefüllt, so daß keine Löcher oder Leerräume innerhalb des Gra
bens 109 entstehen.
Wenn die HDP-Oxidschicht 112 gebildet wird, werden die Ablagerungen der
Oxidschicht und ein Sputterätzen der Oxidschicht gleichzeitig durchgeführt. Während
daher seine Ablagerung mit konstanter Geschwindigkeit über einen weiten Bereich er
folgt, werden die Ablagerungsgeschwindgkeit und die Sputterätzgeschwindigkeit des
Oxids nach Ablagerung bis zu einer vorbestimmten Dicke in einem engen Bereich
identisch, so daß keine weitere Ablagerung des Oxids erfolgt. Wenn die Sputterätzkap
zität erhöht wird, um die Spaltfüllungseigenschaften der HDP-Oxidschicht 112 zu ver
bessern, wird der Randbereich der nitridhaltigen Stoppschicht 108 erodiert, so daß die
Feld-Oxidschicht dazu veranlaßt wird, eine negative Neigung anzunehmen. Um dieses
Problem zu vermeiden, kann man eine Maßnahme zur Beseitigung der negativen Nei
gung der Feld-Oxidschicht ergreifen, indem die Ablagerungsbedingung geändert wer
den oder indem bei der Bildung der Stoppschicht 108 ein nasses Ätzmittel eingesetzt
wird.
Nachfolgend kann eine Überdeckungs-Oxidschicht (nicht gezeigt) die aus PE-
TEOS (plasmaverstärktes TEOS) gebildet ist, auf der HDP-Oxidschicht 112 durch ein
Plasmaverfahren abgelagert werden, bei welchem Si(OC2H5)4 als Quelle verwendet
wird.
Nach Wunsch kann die HDP-Oxidschicht 112 durch Vergütung bei einer hohen
Temperatur von etwa 800 bis 1050°C in einer Inertgasatmosphäre verdichtet werden,
um die Naßätzrate mit Bezug auf einen nachfolgenden Säuberungsprozeß herabzuset
zen.
Es sei jetzt Fig. 2F betrachtet. Die HDP-Oxidschicht 112 wird eingeebnet. Die
Einebnung wird durch ein Rückätzverfahren oder ein CMP-Verfahren durchgeführt, bis
die obere Fläche des Stoppschichtmusters 108 freiliegt. Die HDP-Oxidschicht 112 auf
der Stoppschicht wird also teilweise entfernt, um hierdurch Feld-Oxidschichttrennungen
in den Gräben 109 zu erzeugen.
Betrachtet man Fig. 2G, so erkennt man, daß das Stoppschichtmuster 108, das
Siliziumnitrid enthält, durch ein Stripverfahren unter Verwendung von Phosphorsäure
entfernt ist. Zu dieser Zeit verhindert das Puffer-Oxidschichtmuster 106 eine Beschädi
gung an dem darunterliegenden Siliziumschichtmuster 104, das das auf dem Silizium
gebildete, erste, schwimmende Gate darstellt, während des Verfahrens zur Entfernung des
Siliziumnitrid durch das Stripverfahren.
Danach wird ein Vorreinigungsschritt durchgeführt, um das Substrat zu reinigen,
was während etwa 30 Sekunden unter Verwendung eines Ätzmittels geschieht, das
Flußsäure enthält. Die Feld-Oxidschicht 124 wird durch Strippen des Stoppschichtmu
sters 108 und durch den Vorreinigungs-Verfahrensschritt teilweise entfernt, und das Puf
fer-Oxidschichtmuster 106, das auf dem Siliziumschichtmuster 104 gebildet ist, wird
auch entfernt. Zu dieser Zeit ist die Dicke der Feldoxidschicht 124 von annähernd über
250 Å (25 nm) reduziert.
Jetzt sei auf Fig. 2H Bezug genommen. Eine zweite Siliziumschicht (nicht dar
gestellt), beispielsweise eine Polysiliziumschicht oder eine Schicht aus amorphem Silizium,
wird durch bekannte Verfahren, beispielsweise durch chemische Dampfablage
rung (CVD) auf dem freiliegenden Muster 104 der ersten Siliziumschicht und der frei
liegenden Feld-Oxidschicht 124 (Fig. 2G) durch ein LPCVD-Verfahren bis zu einer
Dicke von etwa 2000 Å (200 nm) abgelagert. Dotierungsmittel oder andere Ladungsträ
ger werden im allgemeinen während der Bildung des Musters 104 der leitfähigen Silizi
umschicht eingeführt. Die zweite Siliziumschicht, welche in dieser Weise abgelagert
wird, befindet sich in elektrischem Kontakt mit dem Muster 104 der ersten Silizium
schicht, welche das erste schwimmende Gate darstellt. Darauffolgend wird ein zweites
schwimmendes Gate 126 mit N-Verunreinigungen hoher Dichte durch ein typisches
Dotierungsverfahren, beispielsweise durch POCl3-Diffusion, durch Ionenimplantation
oder durch in-situ-Dotierung dotiert, wodurch eine zweite leitfähige Schicht entsteht.
Außerdem kann ohne die Durchführung eines gesonderten Dotierungsverfahrens
die zweite leitfähige Schicht in der Weise gebildet werden, daß mit Verunreinigungen
dotiertes, polykristallines Silizium abgelagert wird, indem das CVD-Verfahren durchge
führt wird, während eine Verunreinigung dem Quellengas beigegeben wird, wenn man
die zweite Siliziumschicht bildet. Das zweite schwimmende Gate, das durch die zweite
leitfähige Schicht gebildet ist, wird vorgesehen, um die Fläche einer dielektrischen Zwi
schenschicht zu vergrößern, die in einem nachfolgenden Verfahrensschritt erzeugt wird
und die vorzugsweise so dick wie möglich ausgebildet werden soll.
Danach wird die zweite leitfähige Schicht auf der Feld-Oxidschicht 124 durch
ein herkömmliches photolithographisches Verfahren teilweise entfernt, um ein Mu
ster 126 einer zweiten Siliziumschicht auszubilden, welches den zweiten Teil des
schwimmenden Gate bildet. Dann werden die in dieser Weise erzeugten zweiten,
schwimmenden Gates von denjenigen benachbarter Zellen getrennt.
Darauf wird eine dielektrische Zwischenschicht 128 aus ONO auf der gesamten
Oberfläche der resultierenden Struktur gebildet, um die zweiten Siliziummuster 126,
welche die zweiten schwimmenden Gates bilden, vollständig zu isolieren. Beispielswei
se wird nach Oxidieren der zweiten schwimmenden Gates 126 zum Aufwachsenlassen
einer ersten Oxidschicht bis zu einer Dicke von etwa 100 Å (10 nm) eine Nitridschicht
darauf bis zu einer Dicke von etwa 130 Å (13 nm) abgelagert und eine zweite Oxid
schicht wird auf der Nitridschicht bis zu einer Dicke von etwa 40 Å (4 nm) abgelagert, so
daß eine dielektrische Zwischenschicht 128 von einer Gesamtdicke von etwa 100
bis 200 Å (10 bis 20 nm) entsteht.
Dann wird auf der dielektrischen Zwischenschicht 128 eine Steuergate
schicht 130 gebildet, welche eine dritte leitfähige Schicht bildet, welche durch Überein
anderstapeln einer N+-dotierten Polysiliziumschicht und einer Metall-Silizidschicht, bei
spielsweise Wolframsilizid (WSix), Titansilizid (TiSix), Kobaltsilizid (CoSix) und Tan
talsilizid (TaSix) erzeugt wird. Vorzugsweise wird die Polysiliziumschicht, welche die
Steuergateschicht 130 bildet, bis zu einer Dicke von etwa 1000 Å (100 nm) abgelagert,
und die Metallsilizidschicht wird bis zu einer Dicke von etwa 100 bis 1500 Å (10
bis 150 nm) gebildet.
Nun sei auf Fig. 21 Bezug genommen. Nach Musterbildung an der Steuergate
schicht 130 durch ein photolithographisches Verfahren erfolgt nacheinander eine Mu
sterbildung an der freiliegenden, dielektrischen Zwischenschicht 128, dem zweiten Seg
ment 126 des schwimmenden Gate, sowie dem ersten Segment 104 des schwimmenden
Gate in jeder Zelleneinheit durch ein Trockenätzverfahren, wodurch die Speicherzelle
mit gestapeltem, schwimmendem Gate erzeugt wird. Zu dieser Zeit erfolgt das Troc
kenätzen in bestimmten Bereichen, bis die Oberfläche des Substrates 100 zwischen den
Feld-Oxidschichten 124 freiliegt.
Da die Seitenwand des Musters 104 der ersten Siliziumschicht, welche jeweils
das erste schwimmende Gate ausbildet, keine positive Neigung hat, wird der Seiten
wandbereich des Musters 104 der ersten Siliziumschicht nicht deformiert und hat keinen
nach außen gebogenen Bereich. Folglich wird dieser Bereich des Musters 104 der ersten
Siliziumschicht, der von dem Maskenmuster freigelassen ist, während des oben be
schriebenen Trockenätzverfahrens vollständig entfernt. Es verbleiben daher keine Sili
ziumreste an der Oberflächengrenze zwischen der Feld-Oxidschicht 124 und dem aktiven
Bereich. Danach werden, wenngleich dies in der Zeichnung auch nicht gezeigt ist,
die Source-/Drain-Bereiche der Speicherzelle durch Ionenimplantation gebildet, und die
Isolationszwischenschicht ILD wird darauf auf der resultierenden Struktur abgelagert.
Nach Bildung einer Kontaktöffnung zur Freilegung der Source-/Drain-Bereiche durch
Abätzen der Isolationszwischenschicht wird ein Kontaktstopfen zur Auffüllung der
Kontaktöffnung hergestellt. Dann wird eine Metallisierungsschicht in elektrischem
Kontakt mit dem Kontaktstopfen abgelagert, und ein Rück-Endprozeß wird durchge
führt, wobei die isolierende Zwischenschicht IMD verwendet wird, was über eine Me
tallmaske geschieht.
Die Verfahren, wie sie in den Fig. 2B und 2C für die erste Ausführungsform er
läutert sind, werden jeweils in gesonderten Ätzkammern durchgeführt, was jedoch auch
in einer einzigen Ätzkammer nacheinander geschehen kann, wodurch sich eine zweite
Ausführungsform ergibt. Diese zweite Ausführungsform stimmt mit der ersten Ausfüh
rungsform überein, jedoch mit der Ausnahme, daß keine Antireflexschicht gebildet wird
und das Substratätzverfahren in einer einzigen Ätzkammer durchgeführt wird, wobei
man eine Photoresistmaske als Ätzmaske einsetzt. Vorliegend werden die selben Be
zugszahlen wie bei der ersten Ausführungsform zur Bezeichnung gleicher Teile ver
wendet.
Die Fig. 4A und 4B sind Schnittansichten zur Erläuterung eines Verfahrens zur
Herstellung eines nicht flüchtigen Speichergerätes gemäß einer zweiten Ausführungs
form der Erfindung. Man betrachte zunächst Fig. 4A. In derselben Weise wie bei der
ersten Ausführungsform werden eine Gate-Oxidschicht 101, eine erste Silizium
schicht 103, eine Puffer-Oxidschicht 105 und eine Stoppschicht 107 nacheinander auf
dem Substrat 100 erzeugt.
Nun sei auf Fig. 4B Bezug genommen. Unter Verwendung einer Photore
sistmaske zur Bestimmung und Umgrenzung eines schwimmenden Gates wird ein
Photoresistmuster 160 in Entsprechung mit der ersten Ausführungsform nun auf der
Stoppschicht 107 gebildet. Dann werden die Stoppschicht 107, die Puffer-
Oxidschicht 105, die erste Siliziumschicht 103 und die Gate-Oxidschicht 101 unter
Verwendung des Photoresistmusters 160 als Ätzmaske mit einem Muster versehen, so
daß durch das Muster 108 der Stoppschicht, das Muster 106 der Puffer-Oxidschicht, das
Muster 104 der ersten Siliziumschicht und das Muster 102 der Gate-Oxidschicht eine
Musterstruktur entsteht.
Als nächstes wird das Substrat 100 geätzt, so daß ein Graben 109 gebildet wird,
und durch ein Veraschungsverfahren oder ein Stripverfahren wird das Photoresistmu
ster 160 entfernt.
Hiernach werden die Verfahrensschritte, die anhand der Fig. 2C bis 2I der ersten
Ausführungsform erläutert wurden, durchgeführt, so daß man ein nicht flüchtiges Spei
chergerät mit schwimmendem Gate gemäß der zweiten Ausführungsform erhält.
In Entsprechung mit der oben beschriebenen Erfindung wird eine Puffer-
Oxidschicht zusätzlich zwischen einem ersten Segment einer Schicht für ein schwim
mendes Gate und einer Stoppschicht gebildet, um einen vogelschnabelartigen Bereich
am oberen Teil des schwimmenden Gate zu erzeugen. Während der nachfolgenden Oxi
dation der Seitenwand des Grabens gleichen die vogelschnabelartigen Bereiche am obe
ren und unteren Teil des ersten Segmentes des schwimmenden Gates Seitenwandteile
des schwimmenden Gates aus oder bewirken eine Glättung. Somit wird eine uner
wünschte Neigung der Seitenwände der Schicht für das schwimmende Gate verhindert,
und man erhält ein nicht flüchtiges Speichergerät mit einem Gate, das ein gewünschtes
Profil aufweist.
Zusätzlich bleiben keine Siliziumreste nach dem Ätzen zur Bildung des Gates
zurück. Das Fehlen dieser Reste hilft elektrische Fehler des Gerätes zu vermeiden, die
durch Kurzschlüsse zwischen benachbarten Gates entstehen könnten.
Es ist außerdem offenbar, daß zusätzlich zur gleichförmigen Bildung einer
Schicht für ein schwimmendes Gate die Erfindung Anwendung bei der Bildung anderer
leitfähiger Schichten innerhalb eines Halbleitergerätes finden kann, wo Gleichförmig
keit erwünscht ist. Mit anderen Worten, die Erfindung kann immer dann angewendet
werden, wenn es notwendig ist, den oben beschriebenen, nachteiligen Vogelschnabelef
fekt zu vermeiden.
Während die vorliegende Erfindung vornehmlich unter Bezugnahme auf Ausfüh
rungsbeispiele im einzelnen beschrieben und gezeigt wurde, versteht es sich für den
Fachmann, daß vielerlei Abwandlungen in Form und Detail durchgeführt werden kön
nen, ohne daß der Grundgedanke der Erfindung verlassen wird, wie er in den anliegen
den Ansprüchen definiert ist.
Claims (45)
1. Verfahren zur geglätteten Erzeugung von Oxid an den Seitenwänden eines ersten
Steuergatesegmentes bei der selbstausrichtenden Herstellung einer leitfähigen
Schicht und eines aktiven Bereiches derselben im Substrat eines Halbleitergerätes
in einem Bereich, der zumindest teilweise von einem Feldoxidbereich in einem
Graben des Substrates begrenzt ist, zusammen mit der Herstellung mindestens des
ersten Steuergatesegmentes über einem ersten dielektrischen Material und dem
Substrat, mit folgenden Verfahrensschritten:
Bilden einer Pufferschicht über dem ersten Steuergatesegement vor der Bildung des Grabens und
nachfolgendes Entfernen der Pufferschicht zum Erzielen einer gleichmäßigeren Oxidation der Seitenwände des ersten Segmentes vor dem Abla gern mindestens eines weiteren Segmentes über dem ersten Steuergatesegment.
Bilden einer Pufferschicht über dem ersten Steuergatesegement vor der Bildung des Grabens und
nachfolgendes Entfernen der Pufferschicht zum Erzielen einer gleichmäßigeren Oxidation der Seitenwände des ersten Segmentes vor dem Abla gern mindestens eines weiteren Segmentes über dem ersten Steuergatesegment.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das erste Segment min
destens ein Material aus der Gruppe von Polysilizium und amorphem Silizium
enthält.
3. Verfahren nach Anspruch 1, bei welchem die Pufferschicht von einem durch
thermische Oxidation gebildeten Oxid gebildet wird.
4. Verfahren nach Anspruch 1, bei welchem die Pufferschicht durch plasmaver
stärkte, chemische Dampfablagerung gebildet wird.
5. Verfahren nach Anspruch 1, bei welchem die Pufferschicht durch Oxidation einer
Oberfläche des ersten Steuergatesegments vermittels Plasmabehandlung mit ei
nem oxidierenden Gas gebildet wird.
6. Verfahren nach Anspruch 5, bei welchem das oxidierende Gas ein Gas aus der
Gruppe von Sauerstoff und Stickoxid enthält.
7. Verfahren nach Anspruch 1, bei welchem die Pufferschicht bis zu einer Dicke von
10 bis 500 Å (1 bis 50 nm) gebildet wird.
8. Verfahren bei der selbstausrichtenden Herstellung eines schwimmenden Gates und
eines zugehörigen, aktiven Bereiches in einem Substrat eines Halbleiter-
Speichergerätes mit folgenden Verfahrensschritten:
Bilden einer Gateoxidschicht auf dem Substrat;
Bilden einer ersten leitfähigen Schicht auf der Gateoxidschicht;
Bilden einer Puffer-Oxidschicht auf der ersten leitfähigen Schicht;
Bilden einer Stoppschicht auf der Puffer-Oxidschicht;
Mustererzeugung der Stoppschicht und der Puffer-Oxidschicht zur Bildung eines Musters der Stoppschicht und eines Musters der Puffer-Oxidschicht;
Mustererzeugung an der ersten leitfähigen Schicht zur Bildung der Schicht eines schwimmenden Gates als Muster einer ersten leitfähigen Schicht, sowie
Ätzen der Gate-Oxidschicht und des oberen Teils des Substrates zur Erzeugung eines Mu sters der Gate-Oxidschicht und eines Grabens;
Oxidieren eines inneren Flächenteiles des Grabens zur Bildung einer Graben- Oxidschicht an der Innenfläche des Grabens und
Bilden eines vogelschnabelarti gen Bereiches am oberen Teil und am unteren Teil der Schicht des schwimmen den Gates zum Verhindern der Bildung einer positiven Profilneigung an den Sei tenwänden der mit Muster versehenen Schicht des schwimmenden Gates, und
Bilden einer Feld-Oxidschicht zum Auffüllen des Grabens.
Bilden einer Gateoxidschicht auf dem Substrat;
Bilden einer ersten leitfähigen Schicht auf der Gateoxidschicht;
Bilden einer Puffer-Oxidschicht auf der ersten leitfähigen Schicht;
Bilden einer Stoppschicht auf der Puffer-Oxidschicht;
Mustererzeugung der Stoppschicht und der Puffer-Oxidschicht zur Bildung eines Musters der Stoppschicht und eines Musters der Puffer-Oxidschicht;
Mustererzeugung an der ersten leitfähigen Schicht zur Bildung der Schicht eines schwimmenden Gates als Muster einer ersten leitfähigen Schicht, sowie
Ätzen der Gate-Oxidschicht und des oberen Teils des Substrates zur Erzeugung eines Mu sters der Gate-Oxidschicht und eines Grabens;
Oxidieren eines inneren Flächenteiles des Grabens zur Bildung einer Graben- Oxidschicht an der Innenfläche des Grabens und
Bilden eines vogelschnabelarti gen Bereiches am oberen Teil und am unteren Teil der Schicht des schwimmen den Gates zum Verhindern der Bildung einer positiven Profilneigung an den Sei tenwänden der mit Muster versehenen Schicht des schwimmenden Gates, und
Bilden einer Feld-Oxidschicht zum Auffüllen des Grabens.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die erste leitfähige
Schicht ein Material aus der Gruppe von Polysilizium und amorphem Silizium
enthält.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Material der Stopp
schicht eine Nitridkomponente enthält.
11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Puffer-Oxidschicht
durch thermische Oxidation gebildet wird.
12. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Puffer-Oxidschicht
durch plasmaverstärkte, chemische Dampfablagerung gebildet wird.
13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Puffer-Oxidschicht
durch Oxidieren der Oberfläche der ersten leitfähigen Schicht durch Plasmabe
handlung mit einem oxidieren Gas gebildet wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das oxidierende Gas
mindestens ein Gas aus der Gruppe von Sauerstoff (O2) und Stickoxid (N2O) ent
hält.
15. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Puffer-Oxidschicht
bis zu einer Dicke von 10 bis 500 Å (1 bis 50 nm) gebildet wird.
16. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Feld-Oxidschicht
durch Bildung einer Oxidschicht gebildet wird, welche die Oxidationsstoppschicht
beim Auffüllen des Grabens überdeckt, und daß die Oxidschicht geätzt wird, um
eine glatte Oberfläche durch ein chemisch-mechanisches Polierverfahren und/oder
ein Rückätzverfahren zu erhalten, bis die Oberfläche des Musters der Stoppschicht
freigelegt ist.
17. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß weiter auf der Stopp
schicht durch chemische Dampfablagerung eine Antireflexionsschicht abgelagert
wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß die Antireflexions
schicht aus mindestens einem Material der Gruppe besteht, welche von Polysilizi
um, Siliziumnitrid, Siliziumoxynitrid und Siliziumoxid gebildet ist.
19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß in einer ersten Ätz
kammer nach Bildung eines Photoresistmusters zur Erzeugung des schwimmen
den Gates auf der Antireflexionsschicht diese Antireflexionsschicht, die Stopp
schicht und die Puffer-Oxidschicht unter Verwendung des Photoresistmusters als
Ätzmaske mit Muster versehen werden und das Photoresistmuster dann entfernt
wird und daß danach in einer zweiten Ätzkammer das Muster der ersten leitfähi
gen Schicht, das Muster der Gate-Oxidschicht und der Graben gebildet werden,
während das Muster der Antireflexionsschicht entfernt wird.
20. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß nach Bilden des Pho
toresistmusters auf der Stoppschicht zur Bildung des schwimmenden Gates die
Ätzprozesse nacheinander in einer einzigen Kammer unter Verwendung des Pho
toresistmusters als Ätzmaske durchgeführt werden, um die Stoppschicht, die Puf
fer-Oxidschicht, die erste leitfähige Schicht und die Gate-Oxidschicht mit Muster
zu versehen, und daß der Oberteil des Substrates geätzt wird, um das Muster der
Stoppschicht, das Muster der Puffer-Oxidschicht, das Muster der ersten leitfähi
gen Schicht, das Muster der Gate-Oxidschicht und den Graben auszubilden.
21. Verfahren zur Herstellung einer Struktur mit schwimmendem Gate eines nicht
flüchtigen Speichergerätes mit folgenden Verfahrensschritten:
Bilden einer Gate-Oxidschicht auf einem Halbleitersubstrat;
Bilden einer ersten leitfähigen Schicht auf der Gate-Oxidschicht;
Bilden einer Pufferschicht auf der ersten leitfähigen Schicht;
Bilden einer Stoppschicht auf der Pufferschicht;
Mustererzeugung der Stoppschicht, der Puffer-Oxidschicht, der ersten leitfähigen Schicht, der Gate-Oxidschicht und des Substrates unter Verwendung einer einzi gen Maske zur Erzeugung eines schwimmenden Gate aus der ersten leitfähigen Schicht und
gleichzeitige Bildung eines mit dem schwimmenden Gate ausgerich teten Grabens in dem Substrat neben dem schwimmenden Gate zur Bestimmung eines aktiven Bereiches des Substrates;
Oxidieren eines Innenflächenbereiches des Grabens zur Bildung einer Graben- Oxidschicht in dem Innenflächenbereich des Grabens und
Ausbildung von vogel schnabelartigen Bereichen am oberen und unteren Teil der Schicht des schwim menden Gates zum Verhindern der Bildung einer positiven Profilneigung an der Seitenwand der mit Muster versehenen Schicht des schwimmenden Gates, und
Bilden einer Feld-Oxidschicht zur Auffüllung des Grabens.
Bilden einer Gate-Oxidschicht auf einem Halbleitersubstrat;
Bilden einer ersten leitfähigen Schicht auf der Gate-Oxidschicht;
Bilden einer Pufferschicht auf der ersten leitfähigen Schicht;
Bilden einer Stoppschicht auf der Pufferschicht;
Mustererzeugung der Stoppschicht, der Puffer-Oxidschicht, der ersten leitfähigen Schicht, der Gate-Oxidschicht und des Substrates unter Verwendung einer einzi gen Maske zur Erzeugung eines schwimmenden Gate aus der ersten leitfähigen Schicht und
gleichzeitige Bildung eines mit dem schwimmenden Gate ausgerich teten Grabens in dem Substrat neben dem schwimmenden Gate zur Bestimmung eines aktiven Bereiches des Substrates;
Oxidieren eines Innenflächenbereiches des Grabens zur Bildung einer Graben- Oxidschicht in dem Innenflächenbereich des Grabens und
Ausbildung von vogel schnabelartigen Bereichen am oberen und unteren Teil der Schicht des schwim menden Gates zum Verhindern der Bildung einer positiven Profilneigung an der Seitenwand der mit Muster versehenen Schicht des schwimmenden Gates, und
Bilden einer Feld-Oxidschicht zur Auffüllung des Grabens.
22. Verfahren zur Herstellung eines Speichergerätes nach Anspruch 21, dadurch ge
kennzeichnet, daß die erste leitfähige Schicht mindestens eines der Materialien
aus der Gruppe von Polysilizium und amorphem Silizium enthält.
23. Verfahren zur Herstellung eines Speichergerätes nach Anspruch 21, dadurch ge
kennzeichnet, daß die Stoppschicht eine Nitridkomponente enthält.
24. Verfahren zur Herstellung eines Speichergerätes nach Anspruch 21, dadurch ge
kennzeichnet, daß die Stoppschicht ein durch thermische Oxidation gebildetes
Oxid enthält.
25. Verfahren zur Herstellung eines Speichergerätes nach Anspruch 21, dadurch ge
kennzeichnet, daß die Pufferschicht durch plasmaverstärkte, chemische Dampfab
lagerung gebildet ist.
26. Verfahren zur Herstellung eines Speichergerätes nach Anspruch 21, dadurch ge
kennzeichnet, daß die Pufferschicht ein Oxid ist, das durch Oxidation der Oberflä
che der ersten leitfähigen Schicht mittels Plasmabehandlung der Oberfläche mit
einem oxidierenden Gas gebildet ist.
27. Verfahren zur Herstellung eines Speichergerätes nach Anspruch 26, dadurch ge
kennzeichnet, daß das oxidierende Gas Sauerstoff (O2) und/oder Stickoxid (N2O)
enthält.
28. Verfahren zur Herstellung eines Speichergerätes nach Anspruch 21, dadurch ge
kennzeichnet, daß die Puffer-Oxidschicht bis zu einer Dicke von 10 bis 500 Å (1
bis 50 nm) gebildet wird.
29. Verfahren zur Herstellung eines Speichergerätes nach Anspruch 21, dadurch ge
kennzeichnet, daß es weiter
den Schritt des Planmachens der Feld-Oxidschicht mit der Oberfläche einer oxidationsverhindernden Schicht sowie
des Entfernens der mit Muster versehenen Stoppschicht und
nachfolgendes Bilden einer dielektri schen Zwischenschicht und eines Steuergates auf dem schwimmenden Gate nach Bildung der genannten Feld-Oxidschicht umfaßt.
den Schritt des Planmachens der Feld-Oxidschicht mit der Oberfläche einer oxidationsverhindernden Schicht sowie
des Entfernens der mit Muster versehenen Stoppschicht und
nachfolgendes Bilden einer dielektri schen Zwischenschicht und eines Steuergates auf dem schwimmenden Gate nach Bildung der genannten Feld-Oxidschicht umfaßt.
30. Verfahren zur Herstellung eines Speichergerätes nach Anspruch 21, gekennzeich
net durch den Verfahrensschritt einer Bildung einer Antireflexionsschicht auf der
Stoppschicht durch chemische Dampfablagerung.
31. Verfahren zur Herstellung eines Speichergerätes nach Anspruch 30, dadurch ge
kennzeichnet, daß die Antireflexionsschicht mindestens ein Material aus der Ma
terialgruppe enthält, die aus Polysilizium, Siliziumoxynitrid und Siliziumoxid be
steht.
32. Halbleiter-Speichergerät mit schwimmendem Gate, welches ein Substrat, eine
Isolationsschicht und auf dieser das schwimmende Gate aufweist, wobei das
schwimmende Gate mindestens teilweise durch einen Feld-Oxidbereich begrenzt
ist, der in einem Graben des Substrates zusammen mit der Bildung des schwim
menden Gates gebildet ist und wobei vor der Bildung des Grabens eine Puffer
schicht über einem ersten Segment des schwimmenden Gate erzeugt ist und nach
Bildung des ersten Segmentes die Pufferschicht entfernt ist, um die Bildung min
destens eines zweiten Segments des schwimmenden Gates zuzulassen, so daß eine
gleichmäßigere Oxidation des oberen und unteren Teils von Seitenwänden des er
sten Segments vor dem Ablagern des zweiten Segmentes über dem ersten Seg
ment des schwimmenden Gates erzielt ist.
33. Halbleiter-Speichergerät mit schwimmenden Gate nach Anspruch 32, bei wel
chem das erste Segment des schwimmenden Gates Polysilizium und/oder amor
phes Silizium enthält.
34. Halbleiter-Speichergerät mit schwimmendem Gate nach Anspruch 32, dadurch
gekennzeichnet, daß die Pufferschicht ein durch thermische Oxidation gebildetes
Oxid ist.
35. Halbleiter-Speichergerät mit schwimmendem Gate nach Anspruch 32, dadurch
gekennzeichnet, daß die Pufferschicht durch plasmaverstärkte, chemische Damp
fablagerung gebildet ist.
36. Halbleiter-Speichergerät mit schwimmendem Gate nach Anspruch 32, dadurch
gekennzeichnet, daß die Pufferschicht durch Oxidation einer Oberfläche des er
sten Segments des schwimmenden Gates durch die Plasmabehandlung mit einem
oxidierenden Gas gebildet ist.
37. Halbleiter-Speichergerät mit schwimmendem Gate nach Anspruch 36, dadurch
gekennzeichnet, daß das oxidierende Gas Sauerstoff und/oder Stickoxid enthält.
38. Halbleiter-Speichergerät mit schwimmendem Gate nach Anspruch 32, dadurch
gekennzeichnet, daß die Pufferschicht bis zu einer Dicke von 10 bis 500 Å
(1 bis 50 nm) gebildet ist.
39. Selbstausgerichtetes, schwimmendes Gate und zugehöriger, aktiver Bereich eines
Halbleiter-Speichergerätes, welche folgendes enthalten:
ein Halbleitersubstrat;
eine Gate-Oxidschicht, die auf dem Halbleitersubstrat gebildet ist;
eine erste leitfähige Schicht, welche auf der Gate-Oxidschicht gebildet ist und welche ein erstes Segment eines schwimmenden Gates bildet;
wobei die erste leitfähige Schicht in der Weise gebildet wird,
daß eine Puffer schicht auf der ersten leitfähigen Schicht angeordnet wird,
eine Stoppschicht auf der Pufferschicht gebildet wird,
die Stoppschicht und die Pufferschicht mit einem Muster versehen werden, so daß man ein Muster der Stoppschicht und ein Muster der Pufferschicht erhält,
daß weiter die erste leitfähige Schicht mit Muster verse hen wird, um das erste Segment der Schicht des schwimmenden Gates zu bilden, und
daß die Gate-Oxidschicht und der obere Teil des Substrates geätzt werden, um ein Muster der Gate-Oxidschicht und einen Graben ausbilden,
daß eine Innen fläche des Grabens oxidiert wird, um eine Graben-Oxidschicht im Innenflächenbereich des genannten Grabens zu bilden, die am oberen und unteren Teil des er sten Segments der Schicht des schwimmenden Gates vogelschnabelartige Berei che ausbildet, so daß die Seitenwände des ersten Segments des schwimmenden Gates während der Bildung der Graben-Oxidschicht geglättet werden;
ein Feld-Oxid, das nach der Oxidierung der Innenflächen des Grabens in dem Graben gebildet wird; und
ein zweites Segment des schwimmenden Gates, das in elektrischem Kontakt mit dem ersten Segment gebildet wird, nachdem das Feld-Oxid planiert worden ist, bis das erste Segment freigelegt ist.
ein Halbleitersubstrat;
eine Gate-Oxidschicht, die auf dem Halbleitersubstrat gebildet ist;
eine erste leitfähige Schicht, welche auf der Gate-Oxidschicht gebildet ist und welche ein erstes Segment eines schwimmenden Gates bildet;
wobei die erste leitfähige Schicht in der Weise gebildet wird,
daß eine Puffer schicht auf der ersten leitfähigen Schicht angeordnet wird,
eine Stoppschicht auf der Pufferschicht gebildet wird,
die Stoppschicht und die Pufferschicht mit einem Muster versehen werden, so daß man ein Muster der Stoppschicht und ein Muster der Pufferschicht erhält,
daß weiter die erste leitfähige Schicht mit Muster verse hen wird, um das erste Segment der Schicht des schwimmenden Gates zu bilden, und
daß die Gate-Oxidschicht und der obere Teil des Substrates geätzt werden, um ein Muster der Gate-Oxidschicht und einen Graben ausbilden,
daß eine Innen fläche des Grabens oxidiert wird, um eine Graben-Oxidschicht im Innenflächenbereich des genannten Grabens zu bilden, die am oberen und unteren Teil des er sten Segments der Schicht des schwimmenden Gates vogelschnabelartige Berei che ausbildet, so daß die Seitenwände des ersten Segments des schwimmenden Gates während der Bildung der Graben-Oxidschicht geglättet werden;
ein Feld-Oxid, das nach der Oxidierung der Innenflächen des Grabens in dem Graben gebildet wird; und
ein zweites Segment des schwimmenden Gates, das in elektrischem Kontakt mit dem ersten Segment gebildet wird, nachdem das Feld-Oxid planiert worden ist, bis das erste Segment freigelegt ist.
40. Selbstausgerichtetes, schwimmendes Gate und zugehöriger, aktiver Bereich nach
Anspruch 39, dadurch gekennzeichnet, daß das erste Segment des schwimmenden
Gates Polysilizium und/oder amorphes Silizium enthält.
41. Selbstausgerichtetes, schwimmendes Gate und zugehöriger, aktiver Bereich nach
Anspruch 39, dadurch gekennzeichnet, daß die Pufferschicht ein durch thermische
Oxidation gebildetes Oxid ist.
42. Selbstausgerichtetes, schwimmendes Gate und zugehöriger, aktiver Bereich nach
Anspruch 39, dadurch gekennzeichnet, daß die Pufferschicht durch plasmaver
stärkte, chemische Dampfablagerung gebildet ist.
43. Selbstausgerichtetes, schwimmendes Gate und zugehöriger, aktiver Bereich nach
Anspruch 39, dadurch gekennzeichnet, daß die Pufferschicht durch Oxidation ei
ner Oberfläche des ersten Segments des schwimmenden Gates durch Plasmabe
handlung mit einem oxidierenden Gas gebildet ist.
44. Selbstausgerichtetes, schwimmendes Gate und zugehöriger, aktiver Bereich nach
Anspruch 43, dadurch gekennzeichnet, daß das oxidierende Gas Sauerstoff und/oder
Stickoxid enthält.
45. Selbstausgerichtetes, schwimmendes Gate und zugehöriger, aktiver Bereich nach
Anspruch 39, dadurch gekennzeichnet, daß die Pufferschicht bis zu einer Dicke
von 10 bis 500 Å (1 bis 50 nm) gebildet ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/658,383 US6620681B1 (en) | 2000-09-08 | 2000-09-08 | Semiconductor device having desired gate profile and method of making the same |
DE10045019A DE10045019B4 (de) | 2000-09-08 | 2000-09-12 | Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung |
GB0022735A GB2366911B (en) | 2000-09-08 | 2000-09-15 | Semiconductor device having desired gate profile and method of fabricating the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/658,383 US6620681B1 (en) | 2000-09-08 | 2000-09-08 | Semiconductor device having desired gate profile and method of making the same |
DE10045019A DE10045019B4 (de) | 2000-09-08 | 2000-09-12 | Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung |
GB0022735A GB2366911B (en) | 2000-09-08 | 2000-09-15 | Semiconductor device having desired gate profile and method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10045019A1 true DE10045019A1 (de) | 2002-04-04 |
DE10045019B4 DE10045019B4 (de) | 2006-11-02 |
Family
ID=29718556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10045019A Expired - Lifetime DE10045019B4 (de) | 2000-09-08 | 2000-09-12 | Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6620681B1 (de) |
DE (1) | DE10045019B4 (de) |
GB (1) | GB2366911B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7115940B2 (en) | 2003-01-29 | 2006-10-03 | Renesas Technology Corp. | Semiconductor device |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
JP2003060024A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
US6559008B2 (en) * | 2001-10-04 | 2003-05-06 | Hynix Semiconductor America, Inc. | Non-volatile memory cells with selectively formed floating gate |
KR100426483B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
US20040065937A1 (en) * | 2002-10-07 | 2004-04-08 | Chia-Shun Hsiao | Floating gate memory structures and fabrication methods |
US6908817B2 (en) * | 2002-10-09 | 2005-06-21 | Sandisk Corporation | Flash memory array with increased coupling between floating and control gates |
KR100497603B1 (ko) * | 2003-03-17 | 2005-07-01 | 삼성전자주식회사 | 트렌치 소자 분리 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 |
KR100578656B1 (ko) * | 2003-06-30 | 2006-05-11 | 에스티마이크로일렉트로닉스 엔.브이. | 플래시 메모리 소자의 플로팅 게이트 형성방법 |
KR20050048114A (ko) * | 2003-11-19 | 2005-05-24 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
KR100621621B1 (ko) * | 2003-12-19 | 2006-09-13 | 삼성전자주식회사 | 자기 정렬된 게이트 도전막을 구비하는 비휘발성 메모리장치 및 그 제조 방법 |
US7183153B2 (en) * | 2004-03-12 | 2007-02-27 | Sandisk Corporation | Method of manufacturing self aligned non-volatile memory cells |
KR100602322B1 (ko) * | 2004-04-20 | 2006-07-14 | 에스티마이크로일렉트로닉스 엔.브이. | 플래시 메모리 소자의 제조방법 및 이를 통해 제조된플래시 메모리 소자 |
JP4671775B2 (ja) * | 2004-06-25 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7557042B2 (en) * | 2004-06-28 | 2009-07-07 | Freescale Semiconductor, Inc. | Method for making a semiconductor device with reduced spacing |
KR20060006514A (ko) * | 2004-07-16 | 2006-01-19 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
KR100597646B1 (ko) * | 2004-10-01 | 2006-07-05 | 삼성전자주식회사 | 플래쉬 메모리의 플로팅 게이트 제조 방법 |
US7381615B2 (en) | 2004-11-23 | 2008-06-03 | Sandisk Corporation | Methods for self-aligned trench filling with grown dielectric for high coupling ratio in semiconductor devices |
US7416956B2 (en) * | 2004-11-23 | 2008-08-26 | Sandisk Corporation | Self-aligned trench filling for narrow gap isolation regions |
US7482223B2 (en) * | 2004-12-22 | 2009-01-27 | Sandisk Corporation | Multi-thickness dielectric for semiconductor memory |
KR100608377B1 (ko) * | 2005-05-02 | 2006-08-08 | 주식회사 하이닉스반도체 | 메모리 소자의 셀 트랜지스터 제조방법 |
KR100600044B1 (ko) * | 2005-06-30 | 2006-07-13 | 주식회사 하이닉스반도체 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
US20070235783A9 (en) * | 2005-07-19 | 2007-10-11 | Micron Technology, Inc. | Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions |
KR100670925B1 (ko) * | 2005-08-01 | 2007-01-19 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
TWI263309B (en) * | 2005-08-29 | 2006-10-01 | Powerchip Semiconductor Corp | Method of fabricating non-volatile memory |
US7772672B2 (en) | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Semiconductor constructions |
JP4830418B2 (ja) * | 2005-09-16 | 2011-12-07 | 株式会社デンソー | 半導体装置 |
US7541240B2 (en) * | 2005-10-18 | 2009-06-02 | Sandisk Corporation | Integration process flow for flash devices with low gap fill aspect ratio |
JP4745039B2 (ja) | 2005-12-02 | 2011-08-10 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
EP1804294A1 (de) * | 2005-12-30 | 2007-07-04 | STMicroelectronics S.r.l. | Verfahren zur Herstellung von Festwertspeicherzellen |
US20070212874A1 (en) * | 2006-03-08 | 2007-09-13 | Micron Technology, Inc. | Method for filling shallow isolation trenches and other recesses during the formation of a semiconductor device and electronic systems including the semiconductor device |
KR100763228B1 (ko) * | 2006-03-20 | 2007-10-04 | 삼성전자주식회사 | 비휘발성 반도체 메모리 소자의 제조 방법 |
US7799694B2 (en) * | 2006-04-11 | 2010-09-21 | Micron Technology, Inc. | Methods of forming semiconductor constructions |
KR100741467B1 (ko) * | 2006-07-12 | 2007-07-20 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
JP5091452B2 (ja) * | 2006-10-06 | 2012-12-05 | 株式会社東芝 | 半導体装置の製造方法 |
KR100822803B1 (ko) * | 2006-10-20 | 2008-04-18 | 삼성전자주식회사 | 비휘발성 기억 장치 및 그 제조 방법 |
CN102044498B (zh) * | 2009-10-20 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
US8686492B2 (en) * | 2010-03-11 | 2014-04-01 | Spansion Llc | Non-volatile FINFET memory device and manufacturing method thereof |
GB2495256B (en) | 2010-06-25 | 2014-07-23 | Anastasios J Tousimis | Integrated processing and critical point drying systems for semiconductor and mems devices |
US8552525B2 (en) | 2011-07-01 | 2013-10-08 | Micron Technology, Inc. | Semiconductor structures and devices and methods of forming the same |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9021944D0 (en) * | 1990-10-09 | 1990-11-21 | British Telecomm | Self-aligned-v-groves and waveguides |
US5847427A (en) * | 1995-12-21 | 1998-12-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device utilizing an oxidation suppressing substance to prevent the formation of bird's breaks |
KR100224701B1 (ko) * | 1996-07-16 | 1999-10-15 | 윤종용 | 불휘발성 메모리장치 및 그 제조방법 |
JP3583583B2 (ja) | 1997-07-08 | 2004-11-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6013551A (en) | 1997-09-26 | 2000-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of self-aligned floating gate, flash memory cell and device manufactured thereby |
US5858840A (en) * | 1997-12-22 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming sharp beak of poly by nitrogen implant to improve erase speed for split-gate flash |
JP2000012813A (ja) * | 1998-04-22 | 2000-01-14 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
US6403421B1 (en) * | 1998-04-22 | 2002-06-11 | Sony Corporation | Semiconductor nonvolatile memory device and method of producing the same |
DE19840984B4 (de) * | 1998-09-08 | 2005-05-19 | Infineon Technologies Ag | Halbleiterbauelement für integrierte Schaltkreise sowie Verfahren zur Herstellung |
JP4237344B2 (ja) * | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6281050B1 (en) * | 1999-03-15 | 2001-08-28 | Kabushiki Kaisha Toshiba | Manufacturing method of a semiconductor device and a nonvolatile semiconductor storage device |
US6358796B1 (en) * | 1999-04-15 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Method to fabricate a non-smiling effect structure in split-gate flash with self-aligned isolation |
US6159801A (en) * | 1999-04-26 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Method to increase coupling ratio of source to floating gate in split-gate flash |
TW419822B (en) * | 1999-07-12 | 2001-01-21 | Mosel Vitelic Inc | Trench type non-volatile memory cell and its manufacturing method |
JP2001196476A (ja) * | 2000-01-07 | 2001-07-19 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2000
- 2000-09-08 US US09/658,383 patent/US6620681B1/en not_active Expired - Lifetime
- 2000-09-12 DE DE10045019A patent/DE10045019B4/de not_active Expired - Lifetime
- 2000-09-15 GB GB0022735A patent/GB2366911B/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7115940B2 (en) | 2003-01-29 | 2006-10-03 | Renesas Technology Corp. | Semiconductor device |
US7355242B2 (en) | 2003-01-29 | 2008-04-08 | Renesas Technology Corp. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
GB2366911A (en) | 2002-03-20 |
GB0022735D0 (en) | 2000-11-01 |
DE10045019B4 (de) | 2006-11-02 |
GB2366911B (en) | 2005-04-06 |
US6620681B1 (en) | 2003-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10045019B4 (de) | Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung | |
DE10235986B4 (de) | Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben | |
DE3881986T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. | |
DE102005049195B4 (de) | Nichtflüchtiges Speicherbauelement und Herstellungsverfahren | |
DE3788172T2 (de) | MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung. | |
DE102005018347B4 (de) | Flash-Speicherzelle, Flash-Speichervorrichtung und Herstellungsverfahren hierfür | |
DE102005012112B4 (de) | Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement | |
DE60034369T2 (de) | Mos-transistor und speicherzelle mit eingekapselter wolfram-gate, und herstellungsverfahren | |
DE102005061199B4 (de) | Verfahren zur Herstellung eines Speicherbausteins | |
DE10228565B4 (de) | Nicht-flüchtige Speichervorrichtung und Verfahren zur Herstellung derselben | |
DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
DE10046945C2 (de) | Verfahren zum Herstellen einer nichtflüchtigen Halbleiterspeichervorrichtung mit selbstjustierter schwebender Gateelektrode unter Verwendung einer Grabenisolationsstruktur | |
DE4113325A1 (de) | Verfahren zum herstellen einer kontaktlosen speichermatrix mit schwimmenden gates | |
DE10141948A1 (de) | Halbleiterspeichervorrichtung und Hersttelungsverfahren dafür | |
EP0971414A1 (de) | Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren | |
DE19860769A1 (de) | Verfahren zur Ausbildung eines selbspositionierenden Kontakts in einem Halbleiterbauelement | |
DE102005025951A1 (de) | Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung | |
DE102006058185B4 (de) | EEPROM und Herstellungsverfahren | |
DE10208577A1 (de) | Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung | |
DE4233486A1 (de) | Grabenkondensator-speicherzelle und verfahren zu deren herstellung | |
DE102005022574A1 (de) | Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren | |
DE10351030B4 (de) | Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat | |
EP0945902A1 (de) | MOS-Transistor für DRAM-Speicherzelle und Herstellverfahren dafür | |
DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
EP1709677B1 (de) | Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |