DE102005049195B4 - Nichtflüchtiges Speicherbauelement und Herstellungsverfahren - Google Patents

Nichtflüchtiges Speicherbauelement und Herstellungsverfahren Download PDF

Info

Publication number
DE102005049195B4
DE102005049195B4 DE102005049195.2A DE102005049195A DE102005049195B4 DE 102005049195 B4 DE102005049195 B4 DE 102005049195B4 DE 102005049195 A DE102005049195 A DE 102005049195A DE 102005049195 B4 DE102005049195 B4 DE 102005049195B4
Authority
DE
Germany
Prior art keywords
rib
gate electrode
layer
insulation layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005049195.2A
Other languages
English (en)
Other versions
DE102005049195A1 (de
Inventor
Kim Seong-Gyun
Park Ji-Hoon
Kang Sang-Woo
Park Sung-Woo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005049195A1 publication Critical patent/DE102005049195A1/de
Application granted granted Critical
Publication of DE102005049195B4 publication Critical patent/DE102005049195B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Nichtflüchtiges Speicherbauelement mit
– einer nach oben vorstehenden Rippe (106), die auf einem Substrat (100) angeordnet ist,
– einer Steuergateelektrode (126a), welche die Rippe (106) quert,
– einer floatenden Gateelektrode (122a), die eine erste Speichergateelektrode (112c) und eine zweite Speichergateelektrode (120b) aufweist und sich zwischen der Steuergateelektrode (126a) und der Rippe (106) befindet, wobei die erste Speichergateelektrode (112c) an einer Seitenwand der Rippe (106) angeordnet ist und die zweite Speichergateelektrode (120b) auf einer Oberseite der Rippe (106) angeordnet und mit der ersten Speichergateelektrode (112c) verbunden ist,
– einer ersten Isolationsschicht (110), die sich zwischen der ersten Speichergateelektrode (112c) und der Seitenwand der Rippe (106) befindet und eine Dicke aufweist, die ausreichend ist, um bei einem Schreib- oder Löschvorgang ein Tunneln von Ladungen zu unterdrücken,
– einer zweiten Isolationsschicht (118), die sich zwischen der zweiten Speichergateelektrode (120b) und der Oberseite der Rippe (106) befindet und eine Dicke aufweist, die ausreichend ist, um bei einem Schreib- oder Löschvorgang ein Tunneln von Ladungen zu erlauben, und
– einer blockierenden Isolationsschicht (124a) zwischen der Steuergateelektrode (126a) und der floatenden Gateelektrode (122a).

Description

  • Die Erfindung bezieht sich auf ein nichtflüchtiges Speicherbauelement und auf ein zugehöriges Herstellungsverfahren.
  • Nichtflüchtige Speicherbauelemente halten ihre gespeicherten Daten, selbst wenn ihre Leistungsversorgung unterbrochen ist. Repräsentative nichtflüchtige Speicherbauelemente sind Flash-Speicherbauelemente. Herkömmlicherweise weisen Flash-Speicherbauelemente häufig eine Stapel-Gatestruktur auf, die hinsichtlich einer hohen Integrationsdichte vorteilhaft ist. Eine Flash-Speicherzelle einer typischen Stapel-Gatestruktur ist in der Offenlegungsschrift KR 10 2002 0073 641 A offenbart und wird im Folgenden unter Bezugnahme auf 1 beschrieben.
  • Wie in 1 dargestellt, ist eine Steuergateelektrode 5 auf einem Halbleitersubstrat 1 angeordnet. Eine floatende Gateelektrode 3 ist zwischen die Steuergateelektrode 5 und das Halbleitersubstrat 1 zwischengefügt. Eine Tunneloxidschicht 2 ist zwischen die floatende Gateelektrode 3 und das Halbleitersubstrat 1 zwischengefügt. Eine dielektrische Schicht 4 ist zwischen die Steuergateelektrode 5 und die floatende Gateelektrode 3 zwischengefügt. Die floatende Gateelektrode 3 ist von der Tunneloxidschicht 2 und der dielektrischen Schicht 4 elektrisch isoliert.
  • Die herkömmliche Flash-Speicherzelle speichert Daten mit logischem Pegel ”1” oder ”0” basierend auf der Menge an Ladungen, die in der floatenden Gateelektrode 3 gespeichert sind.
  • Mit der weiteren Entwicklung herkömmlicher Flash-Speicherzellen zwecks höherer Integration tauchen verschiedene Fragen auf. Die Breite eines Kanalbereichs unterhalb der floatenden Gateelektrode 3 tendiert zum Beispiel dazu, abzunehmen, so dass der Einschaltstrom der Flash-Speicherzelle stark abnimmt, was die Abtasttoleranz des Flash-Speicherbauelements erhöht. Mit abnehmendem Überlappungsgebiet der floatenden Gateelektrode 3 und der Steuergateelektrode 5 kann des Weiteren das Kopplungsverhältnis der Flash-Speicherzelle abnehmen, was die Betriebsspannung der Flash-Speicherzelle erhöht. Aufgrund der Erhöhung der Betriebsspannung nimmt der Leistungsverbrauch eines Bauelements zu und ein Grenzbereich des Substrats 1 kann geschädigt werden, was eine Degradation der Zuverlässigkeit der Flash-Speicherzelle verursacht.
  • In der Offenlegungsschrift US 2003/0042531 A1 ist ein nichtflüchtiges Speicherbauelement offenbart, das eine nach oben vorstehende Rippe, die auf einem Substrat angeordnet ist, eine Steuergateelektrode, welche die Rippe quert, eine floatende Gateelektrode, die sich einteilig zwischen der Steuergateelektrode und der Rippe sowohl an einer Seitenwand der Rippe als auch auf einer Oberseite der Rippe erstreckt, eine Tunneloxidschicht zwischen der Rippe und der floatenden Gateelektrode, einen zusätzlichen Oxidfilm zwischen der Oberseite der Rippe und der floatenden Gateelektrode, so dass dort die Oxiddicke größer ist als an der Seitenwand der Rippe, und eine Zwischengateoxidschicht zwischen der Steuergateelektrode und der floatenden Gateelektrode aufweist. Eine ähnliche Rippenstruktur für ein nichtflüchtiges Speicherbauelement ist in der Offenlegungsschrift US 2004/0004863 A1 offenbart, wobei in der dortigen Struktur die Isolationsschicht zwischen Rippe und floatender Gateelektrode konform und einteilig mit gleicher Dicke an der Seitenwand und der Oberseite der Rippe gebildet ist.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines nichtflüchtigen Speicherbauelements sowie eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben erwähnten Schwierigkeiten des Standes der Technik reduzieren oder eliminieren lassen und die insbesondere in der Lage sind, einen relativ hohen Einschaltstrom, ein hohes Kopplungsverhältnis innerhalb eines begrenzten Gebiets, eine niedrige Betriebsspannung innerhalb eines begrenzten Gebiets und/oder eine optimierte Zellenschwellwertspannung zu liefern.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines nichtflüchtigen Speicherbauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 11.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen sowie das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Hierbei zeigen:
  • 1 eine schematische Querschnittansicht einer Flash-Speicherzelle mit einer herkömmlichen Stapel-Gatestruktur,
  • 2A eine ausschnittweise Draufsicht auf ein nichtflüchtiges Speicherbauelement gemäß einer Ausführungsform der Erfindung,
  • 2B und 2C Querschnittansichten entlang von Linien I-I' beziehungsweise II-II' der 2A,
  • 3A bis 9A Draufsichten entsprechend 2A zur Erläuterung aufeinanderfolgender Stufen eines Verfahrens zur Herstellung eines nichtflüchtigen Speicherbauelements gemäß einer Ausführungsform der Erfindung,
  • 3B bis 9B Querschnittansichten jeweils entlang einer Linie III-III' der 3A bis 9A,
  • 3C bis 9C Querschnittansichten jeweils entlang einer Linie IV-IV' der 3A bis 9A,
  • 10A bis 12A Draufsichten entsprechend 2A zur Erläuterung aufeinanderfolgender Stufen eines Verfahrens zur selektiven Bildung einer Isolationsschicht auf einer Oberseite einer Rippe in dem Verfahren zur Herstellung eines nichtflüchtigen Speicherbauelements gemäß einer Ausführungsform der Erfindung,
  • 10B bis 12B Querschnittansichten jeweils entlang einer Linie V-V' der 10A bis 12A,
  • 10C bis 12C Querschnittansichten jeweils entlang einer Linie VI-VI' der 10A bis 12A,
  • 13A eine Querschnittansicht, die eine modifizierte Version des nichtflüchtigen Speicherbauelements gemäß einer Ausführungsform der Erfindung zeigt,
  • 13B eine Querschnittansicht entlang einer Linie VII-VII' der 13A,
  • 14A und 15A Querschnittansichten zur Erläuterung aufeinanderfolgender Stufen eines Verfahrens zur Herstellung der modifizierten Version des nichtflüchtigen Speicherbauelements gemäß einer Ausführungsform der Erfindung und
  • 14B und 15B Querschnittansichten jeweils entlang einer Linie VIII-VIII' der 14A und 15A.
  • Im Folgenden wird die Erfindung vollständiger unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind. In den Zeichnungen ist die Höhe von Schichten und Bereichen zwecks Klarheit zum Teil übertrieben dargestellt. Es versteht sich außerdem, dass, wenn eine Schicht als ”auf” einer anderen Schicht oder einem Substrat liegend bezeichnet wird, diese direkt auf der anderen Schicht oder dem Substrat liegen kann oder auch zwischenliegende Schichten vorhanden sein können. Gleiche Bezugszeichen beziehen sich überall auf identische oder funktionell äquivalente Elemente.
  • Ein in den 2A, 2B und 2C dargestelltes, erfindungsgemäßes nichtflüchtiges Speicherbauelement weist einen rippen- oder stegförmigen Vorsprung 106 auf, im Weiteren kurz als Rippe bezeichnet, der auf einem Halbleitersubstrat 100 (im Folgenden kurz als ”Substrat” bezeichnet) nach oben vorstehend angeordnet ist. Das Substrat 100 kann ein Bulk- bzw. Volumensubstrat sein. Eine obere Ecke der Rippe 106 ist vorzugsweise abgerundet, um so eine Konzentration eines elektrischen Feldes zu verhindern. Die Rippe 106 kann aus dem gleichen Material wie das Substrat 100 bestehen. Eine füllende Isolationsstruktur 108 ist auf dem Substrat 100 so angeordnet, dass sie eine untere Seitenwand der Rippe 106 umgibt. Die füllende Isolationsstruktur 108 kann z. B. aus Siliciumoxid bestehen, insbesondere einem Siliciumoxid aus einem Plasma hoher Dichte oder SOG mit einer hohen Lückenfülleigenschaft. Die füllende Isolationsstruktur 108 kann als Bauelementisolationsschicht wirken, um benachbarte Bauelemente zu isolieren.
  • Eine Steuergateelektrode 126a ist über dem Substrat 100 angeordnet, wobei sie die Rippe 106 quert und auf der füllenden Isolationsstruktur 108 liegt. Eine floatende Gateelektrode 122a ist zwischen die Steuergateelektrode 126a und die Rippe 106 zwischengefügt. Die floatende Gateelektrode 122a beinhaltet eine erste Speichergateelektrode 112c und eine zweite Speichergateelektrode 120b. Die erste Speichergateelektrode 112c ist an einer Seitenwand der Rippe 106 unterhalb der Steuergateelektrode 126a angeordnet, und die zweite Speichergateelektrode 120b ist auf der Oberseite der Rippe 106 unterhalb der Steuergateelektrode 126a angeordnet. Die zweite Speichergateelektrode 120b ist mit der ersten Speichergateelektrode 112c elektrisch verbunden. Insbesondere erstreckt sich die zweite Speichergateelektrode 120b lateral in Verbindung mit der Oberseite der erster Speichergateelektrode 112c.
  • Speziell beinhaltet die erste Speichergateelektrode 112c zwei Teile an je einer der beiden Seitenwände der Rippe 106 unter der Steuergateelektrode 126a. Die zweite Speichergateelektrode 120b ist auf der Oberseite der Rippe 106 angeordnet und erstreckt sich zu beiden Seiten lateral nach außen, um sich mit den Oberseiten der beiden Teile der ersten Speichergateelektrode 112c zu verbinden.
  • Eine äußere Seitenwand der ersten Speichergateelektrode 112c ist zu einer Seitenwand der zweiten Speichergateelektrode 120b justiert. Wie in 2B dargestellt, kann eine Kontaktfläche (d. h. die Oberseite der ersten Speichergateelektrode 112c) der ersten und der zweiten Speichergateelektrode 112c und 120b höher als die Oberseite der Rippe 106 sein. Alternativ kann die Kontaktfläche der ersten und der zweiten Speichergateelektrode 112c und 120b so hoch wie die Oberseite der Rippe 106 sein.
  • Eine erste Isolationsschicht 110 ist zwischen die erste Speichergateelektrode 112c und die Seitenwand der Rippe 106 zwischengefügt, und eine zweite Isolationsschicht 118 ist zwischen die zweite Speichergateelektrode 120b und die Oberseite der Rippe 106 zwischengefügt. Eine blockierende Isolationsstruktur 124a ist zwischen die floatende Gateelektrode 122a und die Steuergateelektrode 126a zwischengefügt. Eine Störstellendotierschicht 128 ist auf der Rippe 106 an entgegengesetzten Seiten benachbart zu der Steuergateelektrode 126a angeordnet, um als ein Source-/Drainbereich zu wirken.
  • Die zweite Isolationsschicht 118 ist dünner als die erste Isolationsschicht 110. Die zweite Isolationsschicht 118 ist vorzugsweise dünn genug, um bei einem Schreib- oder Löschvorgang ein Tunneln von Ladungen zu erlauben, und die erste Isolationsschicht 110 ist dick genug, um bei einem Schreib- oder Löschvorgang ein Tunneln von Ladungen zu unterdrücken. Somit tunneln bei einem Schreib- oder Löschvorgang Ladungen nur durch die auf der Oberseite der Rippe 106 angeordnete zweite Isolationsschicht 118, d. h. lediglich die zweite Isolationsschicht 118 fungiert als Tunnelisolationsschicht.
  • Ein Kanalbereich ist an der Rippe 106 unterhalb der floatenden Gateelektrode 122a definiert. Da der Kanalbereich einen an beiden Seitenwänden der Rippe 106 definierten vertikalen Kanalbereich und einen an der Oberseite der Rippe 106 definierten horizontalen Kanalbereich beinhaltet, nimmt eine Breite des Kanalbereichs innerhalb eines begrenzten Gebiets zu. Dies führt zu einem Anwachsen des Einschaltstroms, so dass die Abtasttoleranz des nichtflüchtigen Speicherbauelements zunimmt. Als Ergebnis nimmt die Betriebsspannung ab, was zu einem nichtflüchtiges Speicherbauelement mit geringerem Leistungsverbrauch führt.
  • Aufgrund der dicken ersten Isolationsschicht 110, die auf beiden Seiten der Rippe 106 angeordnet ist, nimmt die Kapazität zwischen der ersten Speichergateelektrode 112c und der Rippe 106 ab, d. h. die Kapazität zwischen der floatenden Gateelektrode 122a und der Rippe 106 nimmt ab. Die floatende Gateelektrode 122a weist eine dreidimensionale Struktur auf, wobei sie die Oberseite und beide Seitenwände der Rippe 106 bedeckt, und die Steuergateelektrode 126a bedeckt die Oberseite und eine äußere Seitenwand der floatenden Gateelektrode 122a. Daher nimmt ein Überlappungsgebiet der floatenden Gateelektrode 122a und der Steuergateelektrode 126a zu. Dies führt zu einem Anwachsen der Kapazität zwischen der floatenden Gateelektrode 122a und der Steuergateelektrode 126a, während die Kapazität zwischen der floatenden Gateelektrode 122a und der Rippe 106 abnimmt, was insgesamt zu einer Erhöhung des Kopplungsverhältnisses einer nichtflüchtigen Speicherzelle führt. Somit nimmt die Betriebsspannung der nichtflüchtigen Speicherzelle ab, was zu einem nichtflüchtigen Speicherbauelement mit geringerem Leistungsverbrauch führt.
  • Die Steuergateelektrode 126a besteht aus einem elektrisch leitfähigen Material, z. B. aus einem Material, das aus der Gruppe ausgewählt ist, die aus dotiertem Polysilicium, Metallsiliciden (z. B. Wolframsilicid, Kobaltsilicid, Nickelsilicid und Titansilicid), leitfähigen Metallnitriden (z. B. Titannitrid und Tantalnitrid), Metallen (z. B. Wolfram und Molybdän) und Kombinationen derselben besteht. Die blockierende Isolationsstruktur 124a kann aus einer Oxid-Nitrid-Oxid(ONO)-Schichtfolge bestehen. Alternativ kann die blockierende Isolationsstruktur 124a eine dielektrische Schicht mit hohem k, d. h. hoher Dielektrizitätskonstante beinhalten. Die blockierende Isolationsstruktur 124a kann zum Beispiel eine Metalloxidschicht (wie eine Aluminiumoxidschicht oder eine Hafniumoxidschicht) als dielektrische Schicht mit hohem k beinhalten. Die erste und die zweite Isolationsschicht 110 und 118 bestehen vorzugsweise aus Siliciumoxid mit einer überlegenen Charakteristik, zum Beispiel einem thermischen Oxid.
  • Vorzugsweise besteht die floatende Gateelektrode 122a aus einem ersten dotierten Polysilicium und die zweite Speichergateelektrode 120b aus einem zweiten dotierten Polysilicium. Dabei können die erste und die zweite Speichergateelektrode 112c und 120b aus unterschiedlich dotiertem Polysilicium bestehen, um die Charakteristika der nichtflüchtigen Speicherzelle zu optimieren, insbesondere die Schwellenspannung.
  • Da die erste und die zweite Speichergateelektrode 112c und 120b elektrisch verbunden sind, sind das erste und das zweite dotierte Polysilicium mit den gleichen Störstellen dotiert. Eine Störstellenkonzentration des ersten dotierten Polysiliciums kann sich von jener des zweiten dotierten Polysiliciums unterscheiden. Die Störstellenkonzentration des ersten dotierten Polysiliciums ist vorzugsweise höher als jene des zweiten dotierten Polysiliciums. Damit wird ein nichtflüchtiges Speicherbauelement mit einer gleichmäßigen Schwellenspannung über den gesamten Kanalbereich hinweg hergestellt (z. B. den vertikalen und den horizontalen Kanalbereich).
  • Da sich die Dicke der ersten Isolationsschicht 110 von jener der zweiten Isolationsschicht 118 unterscheidet, können sich die Schwellenspannungen des vertikalen Kanalbereichs und des horizontalen Kanalbereichs voneinander unterscheiden. Da die erste Isolationsschicht 110 dicker als die zweite Isolationsschicht 118 ist, kann ein absoluter Schwellenspannungswert des vertikalen Kanalbereichs größer als jener des horizontalen Kanalbereichs sein. In dieser Hinsicht nimmt eine Störstellenkonzentration der ersten Speichergateelektrode 112c vergleichsweise zu, um ein Ansteigen einer Schwellenspannung des horizontalen Kanalbereichs zu ermöglichen. Daher wird eine gleichmäßige Schwellenspannung im gesamten Gebiet des Kanalbereichs erreicht. Als Ergebnis wird, wenn die nichtflüchtige Speicherzelle abgetastet wird, das gesamte Gebiet des Kanalbereichs gleichzeitig leitend geschaltet, so dass die Betriebsgeschwindigkeit des nichtflüchtigen Speicherbauelements gesteigert wird.
  • Die Störstellen des ersten und des zweiten dotierten Polysiliciums weisen vorzugsweise den gleichen Typ wie die Störstellen der Störstellendotierschicht 128 auf. Des Weiteren kann sich der Typ der Störstellen des ersten und des zweiten dotierten Polysiliciums von jenem der Störstellen des Kanalbereichs unterscheiden.
  • Im Folgenden wird ein Verfahren zur Herstellung eines nichtflüchtigen Speicherbauelements gemäß der Erfindung, z. B. gemäß den 2A bis 2C, anhand der 3A bis 9C detaillierter beschrieben.
  • Bezugnehmend auf die 3A, 3B und 3C wird zunächst eine Maskenstruktur 102 auf einem vorgegebenen Bereich eines Substrats 100 gebildet. Das Substrat 100 kann ein Bulk- bzw. Volumensubstrat sein. Die Maskenstruktur 102 dient zur Verhinderung von Oxidation, die von einem thermischen Oxidationsprozess verursacht wird, und besteht aus einem Material mit einer Ätzselektivität bezüglich einer thermischen Oxidschicht und dem Substrat 100. Die Maskenstruktur 102 kann zum Beispiel eine einzelne Schicht aus Siliciumnitrid oder eine Mehrfachschicht aus Siliciumoxid/Siliciumnitrid sein.
  • Das Substrat 100 mit der Maskenstruktur 102 wird thermisch oxidiert, um eine Opferschicht 104 aus thermischem Oxid zu bilden. Eine Vogelschabelstruktur (Bird's Beak) 105, die aus einem ausgedehnten Teil der Opferschicht 104 aus thermischem Oxid besteht, wird unterhalb der Kante eines Leistungsbereichs der Maskenstruktur 102 gebildet.
  • Bezugnehmend auf die 4A, 4B und 4C werden unter Verwendung der Maskenstruktur 102 als Ätzmaske die thermische Oxidschicht 104 und das Substrat 100 sukzessiv anisotrop geätzt, um eine Rippe 106 zu bilden, die auf dem Substrat 100 nach oben vorsteht. Aufgrund des Vogelschnabels 105 ist eine obere Ecke der Rippe 106 abgerundet. Der Vogelschnabel 105 kann auch nach Abschluss des Ätzprozesses zur Bildung der Rippe 106 verbleiben. Um eine etwaige Ätzschädigung der Rippe 106 auszuheilen, kann ein thermischer Oxidationsprozess ausgeführt werden, mit dem eine nicht gezeigte Seitenwandschicht aus thermischem Oxid gebildet wird.
  • Auf der gesamten Oberfläche des Substrats 100 wird dann eine füllende Isolationsschicht gebildet. Die füllende Isolationsschicht wird planarisiert, bis die Maskenstruktur 102 freigelegt ist. Die planarisierte füllende Isolationsschicht wird vertieft, um eine füllende Isolationsstruktur 108 zu bilden, die einen unteren Seitenwandteil der Rippe 106 umgibt. Die Maskenstruktur 102 und der verbleibende Vogelschnabel 105 werden entfernt, um beide Seitenwände und die Oberseite eines oberen Bereichs der Rippe 106 freizulegen. Der Vogelschnabel 105 kann entfernt werden, wenn die planarisierte füllende Isolationsschicht vertieft wird. Alternativ kann der Vogelschnabel 105 durch einen Prozess zum Entfernen der Maskenstruktur 102 oder einen zusätzlichen Entfernungsprozess entfernt werden. In einigen exemplarischen Ausführungsformen kann die füllende Isolationsstruktur 108 nach der Entfernung der Maskenstruktur 102 gebildet werden. Die füllende Isolationsstruktur 108 kann aus einem Isolationsmaterial mit einer hohen Lückenfülleigenschaft bestehen, zum Beispiel einem Oxid aus einem Plasma hoher Dichte oder SOG.
  • Eine erste Isolationsschicht 110 wird auf der freigelegten Oberfläche der Rippe 106 gebildet (d. h. einer Oberseite und eines oberen Seitenwandteils der Rippe 106). Die erste Isolationsschicht 110 besteht vorzugsweise aus thermischem Oxid. Eine erste Speicherschicht 112 wird ganzflächig auf dem Substrat 100 gebildet, um den geätzten Teil des Substrats 100 zu füllen. Eine Oberseite der ersten Speicherschicht 112 kann planarisiert werden. Die erste Speicherschicht 112 besteht vorzugsweise aus einem ersten dotierten Polysilicium.
  • Bezugnehmend auf die 5A, 5B und 5C wird die erste Speicherschicht 112 planarisiert, bis die erste Isolationsschicht 110, die auf der Oberseite der Rippe 106 angeordnet ist, freigelegt ist. Der Planarisierungsprozess kann unter Verwendung von chemisch-mechanischem Polieren (CMP) oder eines Rückätzvorgangs ausgeführt werden. Die planarisierte erste Speicherschicht 112a umgibt die Seitenwand der Rippe 106 mit der dazwischen liegenden ersten Isolationsschicht. Spezieller umgibt die planarisierte erste Speicherschicht 112a einen oberen Seitenwandteil der Rippe 106, der von der füllenden Isolationsstruktur 108 nach oben vorsteht.
  • Bezugnehmend auf die 6A, 6B und 6C wird auf der gesamten Oberfläche des Substrats 100 eine Oxidationsbarrierenschicht 114 gebildet. Die Oxidationsbarrierenschicht 114 besteht aus einem Material, das eine Oxidation der planarisierten ersten Speicherschicht 112a verhindert. Die Oxidationsbarrierenschicht 114 besteht vorzugsweise aus einem Material (z. B. Siliciumnitrid oder Siliciumoxynitrid) mit einer Ätzselektivität bezüglich der ersten Isolationsschicht 110.
  • Die Oxidationsbarrierenschicht 114 wird strukturiert, um eine Öffnung 116 zu bilden, die ein vorgegebenes Gebiet der ersten Isolationsschicht 110 freilegt. Die freigelegte erste Isolationsschicht 110 liegt auf der Oberseite der Rippe 106. Das durch die Öffnung 116 freigelegte Gebiet beinhaltet einen horizontalen Kanalabschnitt eines Kanalbereichs und kann größer als der horizontale Kanalabschnitt sein, um eine Justiertoleranz zu sichern. Wenngleich 6B zeigt, dass eine Seitenwand der Öffnung 116 zu der planarisierten ersten Speicherschicht 112a justiert ist, kann die Öffnung 116 auch einen Bereich freilegen, der benachbart zu der ersten Isolationsschicht 110 der planarisierten ersten Speicherschicht 112a ist.
  • Bezugnehmend auf die 7A, 7B und 7C wird unter Verwendung der strukturierten Oxidationsbarrierenschicht 114 als Ätzmaske die freigelegte erste Isolationsschicht 110 entfernt, um die Oberseite der Rippe 106 freizulegen.
  • Das Substrat 100 wird dann thermisch oxidiert, um auf der freigelegten Oberseite der Rippe 106 eine zweite Isolationsschicht 118 zu bilden. Die zweite Isolationsschicht 118 ist dünner als die erste Isolationsschicht 110. Die zweite Isolationsschicht 118 ist vorzugsweise dünn genug, um bei einem Schreib- und Löschvorgang ein Tunneln von Ladungen zu ermöglichen. Im Gegensatz dazu ist die erste Isolationsschicht 110 vorzugsweise dick genug, um bei einem Schreib- und Löschvorgang ein Tunneln von Ladungen zu unterdrücken. Demgemäß entspricht die zweite Isolationsschicht 118 einer Tunnelisolationsschicht.
  • Bezugnehmend auf die 8A, 8B und 8C wird die strukturierte Oxidationsbarrierenschicht 114 von dem Substrat 100 entfernt, um die planarisierte erste Speicherschicht 112a freizulegen. Eine zweite Speicherschicht 120 wird ganzflächig auf dem Substrat 100 gebildet. Die zweite Speicherschicht 120 bedeckt die zweite Isolationsschicht 118 und ist mit der planarisierten ersten Speicherschicht 112a elektrisch verbunden. Die zweite Speicherschicht 120 besteht vorzugsweise aus einem zweiten dotierten Polysilicium.
  • Das erste Polysilicium der planarisierten ersten Speicherschicht 112a und das zweite Polysilicium der zweiten Speicherschicht 120 werden vorzugsweise mit Störstellen des gleichen Typs dotiert, um ihre elektrische Verbindung zu erreichen. Ihre Störstellenkonzentrationen unterscheiden sich jedoch voneinander. Speziell ist die Störstellenkonzentration des ersten dotierten Polysiliciums vorzugsweise höher als jene des zweiten dotierten Polysiliciums.
  • Durch die vorstehenden Verfahrensschritte kann eine Kontaktfläche der zweiten Speicherschicht 120 und der planarisierten ersten Speicherschicht 112a (d. h. die Oberseite der planarisierten ersten Speicherschicht 112a) höher als die Oberseite der Rippe 106 sein.
  • Bezugnehmend auf die 2A, 2B, 2C, 9A, 9B und 9C werden die zweite Speicherschicht 120 und die planarisierte erste Speicherschicht 112a sukzessiv strukturiert, um eine zweite Speicherstruktur 120a und eine erste Speicherstruktur 112b zu bilden. Die erste Speicherstruktur 112b umgibt die Seitenwand der Rippe 106, wobei die erste Isolationsschicht 110 dazwischengefügt ist. Die zweite Speicherstruktur 120a bedeckt die Oberseite der Rippe 106, wobei die zweite Isolationsschicht 118 dazwischengefügt ist, und ist mit der ersten Speicherstruktur 112b elektrisch verbunden. Die erste und die zweite Speicherstruktur 112b und 120a bilden eine vorläufige floatende Gateelektrode 122, die parallel zu der Rippe 106 angeordnet ist.
  • Wenngleich in diesen Figuren nicht gezeigt, kann in dem Fall, in dem die Öffnung 116 einen Teil der planarisierten ersten Speicherschicht 112a benachbart zu der ersten Isolationsschicht 110 freilegt, die zweite Isolationsschicht 118 auf einem Teil der ersten Speicherschicht 112a gebildet werden. In diesem Fall ist lediglich ein Teil der Oberseite der ersten Speicherstruktur 112b mit der zweiten Speicherstruktur 120a verbunden.
  • Eine blockierende Isolationsschicht 124 wird konform auf der gesamten Oberfläche des Substrats 100 mit der vorläufigen floatenden Gateelektrode 122 gebildet. Die blockierende Isolationsschicht 124 kann z. B. aus Oxid-Nitrid-Oxid (ONO) bestehen. Alternativ kann die blockierende Isolationsschicht 124 aus einer dielektrischen Substanz mit hohem k bestehen, die eine höhere Dielektrikzitätskonstante als Siliciumnitrid aufweist. Die blockierende Isolationsschicht 124 kann zum Beispiel aus einem Metalloxid bestehen, wie Aluminiumoxid oder Hafniumoxid.
  • Auf der blockierenden Isolationsschicht 124 wird eine leitfähige Steuergateschicht 126 gebildet. Die leitfähige Steuergateschicht 126 kann zum Beispiel aus einem Material bestehen, das aus der Gruppe ausgewählt ist, die aus dotiertem Polysilicium, Metallen (z. B. Wolfram und Molybdän), leitfähigen Metallnitriden (z. B. Titannitrid und Tantalnitrid), Metallsiliciden (z. B. Wolframsilicid, Kobaltsilicid, Nickelsilicid und Titansilicid) und Kombinationen derselben besteht.
  • Auf der leitfähigen Steuergateschicht 126 kann eine nicht gezeigte Deckisolationsschicht gebildet werden. Die Deckisolationsschicht kann z. B. aus einem Material bestehen, das aus der Gruppe ausgewählt ist, die aus Siliciumoxid, Siliciumnitrid, Siliciumoxynitrid und Kombinationen derselben besteht.
  • Die leitfähige Steuergateschicht 126, die blockierende Isolationsschicht 124 und die vorläufige floatende Gateelektrode 122 werden sukzessiv strukturiert, um eine floatende Gateelektrode 122a, eine blockierende Isolationsschicht 124 und eine Steuergateelektrode 126a zu bilden, die in den 2A, 2B und 2C dargestellt sind. Die floatende Gateelektrode 122a beinhaltet eine erste Speichergateelektrode 112a und eine zweite Speichergateelektrode 120b. Die erste Speichergateelektrode 112a bedeckt eine Seitenwand der Rippe 106, wobei die erste Isolationsschicht 110 dazwischengefügt ist, und die zweite Speichergateelektrode 120b bedeckt eine Oberseite der Rippe 106, wobei die zweite Isolationsschicht 118 dazwischengefügt ist, und ist mit der ersten Speichergateelektrode 112c verbunden. Die erste und die zweite Speichergateelektrode 112c und 120b werden aus der ersten beziehungsweise der zweiten Speicherstruktur 112b und 120a gebildet.
  • Unter Verwendung der Steuergateelektrode 126a als Maske werden Störstellen implantiert, um eine in 2C dargestellte Störstellendotierschicht 128 zu bilden. Die erste Isolationsschicht 110 und/oder die zweite Isolationsschicht 118, die auf der Oberfläche der Rippe 106 ausgebildet und an entgegengesetzten Seiten benachbart zu der Steuergateelektrode 126a angeordnet sind, kann/können bei Bedarf vor oder nach der Bildung der Störstellendotierschicht 128 entfernt werden.
  • Das fertiggestellte nichtflüchtige Speicherbauelement kann die Effekte aufweisen, die oben unter Bezugnahme auf die 2A, 2B und 2C beschrieben sind. Das heißt, ein Kanalbereich ist an entgegengesetzten Seiten und einer Oberseite der Rippe 106 unter einer Steuergateelektrode 126a definiert, um die Breite des Kanalbereichs innerhalb eines begrenzten Gebiets zu vergrößern. Somit nimmt der Einschaltstrom der nichtflüchtigen Speicherzelle zu. Des Weiteren ist die erste Isolationsschicht 110 dicker als die zweite Isolationsschicht 118, so dass die Kapazität zwischen der ersten Speichergateelektrode 112c und der Rippe 106 abnimmt. Andererseits nimmt ein Überlappungsgebiet der Steuergateelektrode 126a und der floatenden Gateelektrode 122a der dreidimensionalen Struktur zu, so dass ihre Kapazität zunimmt. Als Ergebnis nimmt das Kopplungsverhältnis der nichtflüchtigen Speicherzelle zu. Da die erste und die zweite Speicherschicht 112 und 120 aus dem ersten und dem zweiten dotierten Polysilicium bestehen, die sequentiell gebildet werden, unterscheiden sich die Charakteristika des dotierten ersten und zweiten Polysiliciums. Da die Störstellenkonzentration des ersten dotierten Polysiliciums höher als jene des zweiten dotierten Polysiliciums ist, kann speziell eine Schwellenspannung der nichtflüchtigen Speicherzelle gleichmäßig im gesamten Gebiet des Kanalbereichs erhalten werden, um die Betriebsgeschwindigkeit des nichtflüchtigen Speicherbauelements zu steigern.
  • Unter Verwendung eines anderen Verfahrens kann die zweite Isolationsschicht 118 selektiv auf der Oberseite der Rippe 106 gebildet werden, was nachfolgend unter Bezugnahme auf die 10A bis 12A, 10B bis 12B und 10C bis 12C beschrieben wird.
  • Bei diesem Verfahren wird das Freilegen einer auf einer Oberseite der Rippe 106 ausgebildeten, ersten Isolationsschicht 110 in der gleichen Weise durchgeführt, wie vorher unter Bezugnahme auf die 3A bis 5A, 3B bis 5B und 3C bis 5C beschrieben.
  • Bezugnehmend auf die 5A, 5B, 5C, 10A, 10B und 10C wird die erste Speicherschicht 112a vertieft, die planarisiert wird, bis die erste Isolationsschicht 110, die auf einer Oberseite der Rippe 106 angeordnet ist, freigelegt ist. Die Oberseite der vertieften ersten Speicherschicht 112a ist im gezeigten Beispiel niedriger als die Oberseite der freigelegten ersten Isolationsschicht 110. Die Oberseite der vertieften ersten Speicherschicht 112a' kann z. B. so hoch wie die Oberseite der Rippe 106 sein.
  • Auf der gesamten Oberfläche des Substrats 100 wird eine Oxidationsbarrierenschicht gebildet, um den vertieften Teil der planarisierten ersten Speicherschicht 112a zu füllen. Die Oxidationsbarrierenschicht wird planarisiert, bis die auf der Oberseite der Rippe 106 angeordnete, erste Isolationsschicht 110 freigelegt ist. Somit ist die planarisierte Oxidationsbarrierenschicht 114' selbstjustiert, um die vertiefte erste Speicherschicht 112a' zu bedecken. Die auf der Oberseite der Rippe 106 ausgebildete erste Isolationsschicht 110 wird vollständig freigelegt. Die Oxidationsbarrierenschicht 114' besteht aus dem gleichen Material wie die in den 6A, 6B und 6C dargestellte Oxidationsbarrierenschicht 114.
  • Bezugnehmend auf die 11A, 11B und 11C wird die freigelegte erste Isolationsschicht 110 unter Verwendung der planarisierten Oxidationsbarrierenschicht 114' als Ätzmaske geätzt, um die gesamte Oberseite der Rippe 106 freizulegen.
  • Ein thermischer Oxidationsprozess wird ausgeführt, um eine zweite Isolationsschicht 118 auf der freigelegten Oberseite der Rippe 106 zu bilden. Die zweite Isolationsschicht 118 wird auf der gesamten Oberseite der Rippe 106 gebildet.
  • Bezugnehmend auf die 12A, 12B und 12C wird die planarisierte Oxidationsbarrierenschicht 114' von dem Substrat 100 entfernt, um die Oberseite der vertieften ersten Speicherschicht 112a' freizulegen. Eine zweite Speicherschicht 120 wird ganzflächig auf dem Substrat 100 gebildet, um die zweite Isolationsschicht 118 zu bedecken und mit der ersten Speicherschicht 112a' elektrisch zu verbinden.
  • Nachfolgende Prozesse können in der gleichen Weise wie vorher unter Bezugnahme auf die 9A, 9B und 9C beschrieben ausgeführt werden. Die nachfolgenden Prozesse umfassen einen Prozess zum sukzessiven Strukturieren der zweiten Speicherschicht 120 und der vertieften ersten Speicherschicht 112a', um eine vorläufige floatende Gateelektrode zu bilden.
  • Gemäß dem vorstehend beschriebenen Verfahren ist es nicht notwendig, einen Strukturierungsprozess zur Bildung der Öffnung 116 durchzuführen, wie oben unter Bezugnahme auf die 6A, 6B und 6C beschrieben. Die planarisierte Oxidationsbarrierenschicht 114' ist auf der ersten Speicherschicht 112a' ausgebildet, die durch Selbstjustierung vertieft ist. Eine Grenze der zweiten Speicherschicht 120 und der vertieften ersten Speicherschicht 112a' kann so hoch wie die Oberseite der Rippe 106 sein. Die zweite Speichergateelektrode 120b der 2A, 2B und 2C ist in Kontakt mit der gesamten Oberseite der ersten Speichergateelektrode 112c.
  • Das in den vorstehenden Ausführungsformen erwähnte Substrat ist ein Volumensubstrat. Das nichtflüchtige Speicherbauelement kann jedoch auch auf einem Silicium-aus-Isolator(SOI)-Substrat gebildet werden, was nunmehr unter Bezugnahme auf die 13A und 13B beschrieben wird. In diesem Fall ist die Füllisolationsstruktur 108 nicht erforderlich.
  • Bezugnehmend auf die 13A und 13B beinhaltet ein Substrat 100' ein Handhabungssubstrat 90 und eine vergrabene Isolationsschicht 92, die in der genannten Reihenfolge gestapelt sind. Eine nach oben vorstehende Rippe 106' ist auf der vergrabenen Isolationsschicht 92 angeordnet. Die Rippe 106' beinhaltet einen Teil einer Bauelementschicht des Substrats 100', welches ein SOI-Substrat ist. Eine obere Ecke der Rippe 106' ist vorzugsweise abgerundet, um so eine Konzentration eines elektrischen Feldes zu verhindern. In der Draufsicht kann die Rippe 106' eine Linsenform aufweisen, wie in 2A dargestellt. Die vergrabene Isolationsschicht 92 dient dazu, das Bauelement zu isolieren und das Bauelement von dem Handhabungssubstrat 90 elektrisch zu isolieren.
  • Eine Steuergateelektrode 126a ist so angeordnet, dass sie die Rippe 106' quert. Eine floatende Gateelektrode 122a befindet sich zwischen der Steuergateelektrode 126a und der Rippe 106'. Die floatende Gateelektrode 122a beinhaltet eine erste Speichergateelektrode 112c und eine zweite Speichergateelektrode 120b. Eine erste Isolationsschicht 110 befindet sich zwischen der ersten Speichergateelektrode 112c und einer Seitenwand der Rippe 106'. Eine zweite Isolationsschicht 118 ist zwischen die zweite Speichergateelektrode 120b und eine Oberseite der Rippe 106' eingefügt. Eine blockierende Isolationsstruktur 124a ist zwischen die floatende Gateelektrode 122a und die Steuergateelektrode 126a eingefügt. Eine Störstellendotierschicht 128 ist in der Rippe 106' an den entgegengesetzten Seiten benachbart zu der Steuergateelektrode 126a angeordnet.
  • Die erste und die zweite Isolationsschicht 110 und 118, die floatende Gateelektrode 122a, die Steuergateelektrode 126a, die blockierende Isolationsstruktur 124a und die Störstellendotierschicht 128 können die gleichen Charakteristika aufweisen wie vorstehend unter Bezugnahme auf die 2A, 2B und 2C beschrieben. Des Weiteren können sie die gleichen Formen aufweisen, wie in 2A dargestellt.
  • Das nichtflüchtige Speicherbauelement ist in diesem Beispiel an dem Substrat 100' vorgesehen, welches ein SOI-Substrat ist, wobei es die Effekte erzielt, die unter Bezugnahme auf die 2A, 2B und 2C oben beschrieben sind, und eine Leckstromcharakteristik verbessert. Als Ergebnis kann ein nichtflüchtiges Speicherbauelement mit stärker reduziertem Leistungsverbrauch erhalten werden.
  • Nunmehr wird ein Verfahren zur Herstellung des vorstehenden nichtflüchtigen Speicherbauelements auf einem SOI-Substrat unter Bezugnahme auf die 14A bis 15B beschrieben.
  • Bezugnehmend auf die 14A und 14B wird eine Maskenstruktur 102 auf einem vorgegebenen Bereich eines Substrats 100' gebildet. Das Substrat 100' ist ein SOI-Substrat mit einem Handhabungssubstrat 90, einer vergrabenen Isolationsschicht 92 und einer Bauelementschicht, die in der genannten Reihenfolge gestapelt sind. Wie zuvor erwähnt, dient die Maskenstruktur 102 dazu, eine durch den thermischen Oxidationsprozess verursachte Oxidation zu verhindern, und sie weist eine Ätzselektivität bezüglich des Substrats 100' auf. Speziell weist die Maskenstruktur 102 eine Ätzselektivität bezüglich der Bauelementschicht 95 auf. Wie vorstehend beschrieben, kann die Maskenstruktur 102 eine Einzelschicht, die aus Siliciumnitrid besteht, oder eine Mehrfachschicht aus Siliciumoxid/Siliciumnitrid sein.
  • Das Substrat 100' mit der Maskenstruktur 102 wird thermisch oxidiert, um eine Opferschicht 104 aus thermischem Oxid zu bilden. Ein Vogelschnabel 105 aus einem langgestreckten Teil der Opferschicht 104 aus thermischem Oxid wird unter der Kante einer Unterseite der Maskenstruktur 102 gebildet.
  • Bezugnehmend auf die 15A und 15B werden unter Verwendung der Maskenstruktur 102 als Ätzmaske die Opferschicht 104 aus thermischem Oxid und die Bauelementschicht 95 des Substrats 100' sukzessiv isotrop geätzt, um eine nach oben vorstehende Rippe 106' auf dem Substrat 100' zu bilden. Die Rippe 106' wird auf der vergrabenen Isolationsschicht 92 des Substrats 100' gebildet. Zweifellos wird eine obere Ecke der Rippe 106' durch den Vogelschnabel 105 abgerundet. Wie zuvor erwähnt, kann ein thermischer Oxidationsprozess ausgeführt werden, um einen etwaigen Ätzschaden der Rippe 106' auszuheilen.
  • Auf der Oberfläche der Rippe 106' wird eine erste Isolationsschicht 110 gebildet. Auf der ersten Isolationsschicht 110 wird eine erste Speicherschicht 112 gebildet, um einen geätzten Teil des Substrats 100' zu füllen. Die erste Isolationsschicht 110 und die erste Speicherschicht 112 sind die gleichen wie vorstehend beschrieben und brauchen daher hier nicht nochmals im Detail beschrieben werden.
  • Nachfolgende Prozesse nach der Bildung der ersten Speicherschicht 112 können in der gleichen Weise ausgeführt werden wie unter Bezugnahme auf die 5A bis 9A, 5B bis 9B und 5C bis 9C oben beschrieben. Alternativ können nachfolgende Prozesse nach der Bildung der ersten Speicherschicht 112 in der gleichen Weise ausgeführt werden wie unter Bezugnahme auf die 10A bis 12A, 10B bis 12B und 10C bis 12C oben beschrieben.

Claims (21)

  1. Nichtflüchtiges Speicherbauelement mit – einer nach oben vorstehenden Rippe (106), die auf einem Substrat (100) angeordnet ist, – einer Steuergateelektrode (126a), welche die Rippe (106) quert, – einer floatenden Gateelektrode (122a), die eine erste Speichergateelektrode (112c) und eine zweite Speichergateelektrode (120b) aufweist und sich zwischen der Steuergateelektrode (126a) und der Rippe (106) befindet, wobei die erste Speichergateelektrode (112c) an einer Seitenwand der Rippe (106) angeordnet ist und die zweite Speichergateelektrode (120b) auf einer Oberseite der Rippe (106) angeordnet und mit der ersten Speichergateelektrode (112c) verbunden ist, – einer ersten Isolationsschicht (110), die sich zwischen der ersten Speichergateelektrode (112c) und der Seitenwand der Rippe (106) befindet und eine Dicke aufweist, die ausreichend ist, um bei einem Schreib- oder Löschvorgang ein Tunneln von Ladungen zu unterdrücken, – einer zweiten Isolationsschicht (118), die sich zwischen der zweiten Speichergateelektrode (120b) und der Oberseite der Rippe (106) befindet und eine Dicke aufweist, die ausreichend ist, um bei einem Schreib- oder Löschvorgang ein Tunneln von Ladungen zu erlauben, und – einer blockierenden Isolationsschicht (124a) zwischen der Steuergateelektrode (126a) und der floatenden Gateelektrode (122a).
  2. Nichtflüchtiges Speicherbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die erste Speichergateelektrode (112c) aus einem ersten dotierten Polysilicium besteht und die zweite Speichergateelektrode (120b) aus einem zweiten dotierten Polysilicium besteht.
  3. Nichtflüchtiges Speicherbauelement nach Anspruch 2, dadurch gekennzeichnet, dass sich eine Störstellenkonzentration des ersten dotierten Polysiliciums von jener des zweiten dotierten Polysiliciums unterscheidet.
  4. Nichtflüchtiges Speicherbauelement nach Anspruch 3, dadurch gekennzeichnet, dass die Störstellenkonzentration des ersten dotierten Polysiliciums höher als jene des zweiten dotierten Polysiliciums ist.
  5. Nichtflüchtiges Speicherbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass eine obere Ecke der Rippe (106) abgerundet ist.
  6. Nichtflüchtiges Speicherbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erste Isolationsschicht (110) aus thermischem Oxid besteht.
  7. Nichtflüchtiges Speicherbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die zweite Isolationsschicht (118) aus thermischem Oxid besteht.
  8. Nichtflüchtiges Speicherbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass eine Außenwand der ersten Speichergateelektrode (112c) zu einer Seitenwand der zweiten Speichergateelektrode (120b) ausgerichtet ist.
  9. Nichtflüchtiges Speicherbauelement nach einem der Ansprüche 1 bis 8, weiter gekennzeichnet durch eine Füllisolationsstruktur (108), die auf dem Substrat so angeordnet ist, dass sie eine untere Seitenwand der Rippe (106) umgibt.
  10. Nichtflüchtiges Speicherbauelement nach einem der Ansprüche 1 bis 9, weiter gekennzeichnet durch eine vergrabene Isolationsschicht (92), die auf dem Substrat (90) angeordnet ist, wobei die Rippe (106) auf der vergrabenen Isolationsschicht (92) angeordnet ist.
  11. Verfahren zur Herstellung eines nichtflüchtigen Speicherbauelements mit folgenden Schritten: – Bilden einer nach oben vorstehenden Rippe (106) auf einem Substrat (100), – sequentielles Stapeln einer ersten Isolationsschicht (110) und einer ersten Speicherstruktur (112b) an einer Seitenwand der Rippe (106), wobei die erste Isolationsschicht (110) so gebildet wird, dass sie eine Dicke aufweist, die ausreichend ist, um bei einem Schreib- oder Löschvorgang ein Tunneln von Ladungen zu unterdrücken, – sequentielles Stapeln einer zweiten Isolationsschicht (118) und einer zweiten Speicherstruktur (120a) auf einer Oberseite der Rippe (106) derart, dass die zweite Isolationsschicht (118) eine Dicke aufweist, die ausreichend ist, um bei einem Schreib- oder Löschvorgang ein Tunneln von Ladungen zu erlauben, und die zweite Speicherstruktur (120a) mit der ersten Speicherstruktur (112b) verbunden ist, – sequentielles Bilden einer blockierenden Isolationsschicht (124) und einer leitfähigen Steuergateschicht (126) auf dem Substrat (100) und – sukzessives Strukturieren der leitfähigen Steuergateschicht (126), der blockierenden Isolationsschicht (124), der ersten Speicherstruktur (112b) und der zweiten Speicherstruktur (120a), um eine floatende Gateelektrode (122a) mit einer ersten Speichergateelektrode (112c) und einer zweiten Speichergateelektrode (120b), eine blockierende Isolationsstruktur (124a) und eine Steuergateelektrode (126a) zu bilden.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die erste Speichergateelektrode (112c) aus einem ersten dotierten Polysilicium gebildet wird und die zweite Speichergateelektrode (120b) aus einem zweiten dotierten Polysilicium gebildet wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass eine Störstellenkonzentration des ersten dotierten Polysiliciums unterschiedlich zu jener des zweiten dotierten Polysiliciums gewählt wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Störstellenkonzentration des ersten dotierten Polysiliciums höher gewählt wird als jene des zweiten dotierten Polysiliciums.
  15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass das Bilden der ersten Isolationsschicht (110), der ersten Speicherstruktur (112b), der zweiten Isolationsschicht (118) und der zweiten Speicherstruktur (120a) folgende Schritte umfasst: – Bilden der ersten Isolationsschicht (110) auf der Oberseite und an der Seitenwand der Rippe (106), – Bilden einer ersten Speicherschicht (112a), welche die Seitenwand der Rippe umgibt, auf der ersten Isolationsschicht (110) derart, dass der auf der Oberseite der Rippe (106) ausgebildete Teil der ersten Isolationsschicht (110) frei bleibt, – selektives Entfernen des freiliegenden Teils der ersten Isolationsschicht (110), um die Oberseite der Rippe (106) freizulegen, – selektives Bilden der zweiten Isolationsschicht (118) auf der Oberseite der freigelegten Rippe (106), – Bilden einer zweiten Speicherschicht (120), welche die zweite Isolationsschicht (118) bedeckt und mit der ersten Speicherschicht (112a) verbunden ist, und – sukzessives Strukturieren der zweiten und der ersten Speicherschicht (112a, 120), um die zweite und die erste Speicherstruktur (120a, 112b) zu bilden.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Freilegen der Oberseite der Rippe (106) und das Bilden der zweiten Isolationsschicht (118) folgende Schritte umfassen: – Bilden einer Oxidationsbarrierenschicht (114) ganzflächig auf dem Substrat einschließlich des freiliegenden Teils der ersten Isolationsschicht (110), – Strukturieren der Oxidationsbarrierenschicht (114), um einen vorgegebenen Bereich des zuvor freiliegenden Teils der ersten Isolationsschicht (110) freizulegen, – Ätzen der ersten Isolationsschicht (110) unter Verwendung der strukturierten Oxidationsbarrierenschicht (114) als Ätzmaske, um die Oberseite der Rippe (106) freizulegen, – thermisches Oxidieren des Substrats, um die zweite Isolationsschicht (118) zu bilden, und – Entfernen der strukturierten Oxidationsbarrierenschicht (114).
  17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass eine obere Ecke der Rippe (106) abgerundet gebildet wird.
  18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, dass das Bilden der Rippe (106) folgende Schritte umfasst: – Bilden einer Maskenstruktur (102) auf einem vorgegebenen Bereich des Substrats (100), – thermisches Oxidieren des Substrats (100) einschließlich der Maskenstruktur (102), um eine Opferschicht (104) aus thermischem Oxid mit einer Vogelschnabelstruktur (105) unterhalb der Kante einer unteren Seite der Maskenstruktur (102) zu bilden, – sukzessives anisotropes Ätzen der Opferschicht (104) aus thermischem Oxid und des Substrats (100) unter Verwendung der Maskenstruktur (102) als Ätzmaske, um die Rippe (106) zu bilden, und – Entfernen der Maskenstruktur (102) und der Vogelschnabelstruktur (105), wobei die obere Ecke der Rippe (106) durch die Vogelschnabelstruktur (105) abgerundet ist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass das Freilegen der Oberseite der Rippe (106) und das Bilden der zweiten Isolationsschicht (118) folgende Schritte umfasst: – Vertiefen der ersten Speicherschicht (112a) derart, dass sie niedriger als eine Oberseite der freigelegten ersten Isolationsschicht (110) ist, – Bilden einer Oxidationsbarrierenschicht (114') auf einem Substrat, um den vertieften Bereich zu füllen, – Planarisieren der Oxidationsbarrierenschicht (114'), bis die erste Isolationsschicht (110) freigelegt ist, – Ätzen der freigelegten ersten Isolationsschicht (110) unter Verwendung der planarisierten Oxidationsbarrierenschicht (114') als Ätzmaske, um die Oberseite der Rippe (106) freizulegen, – thermisches Oxidieren des Substrats, um die zweite Isolationsschicht (118) zu bilden, und – Entfernen der planarisierten Oxidationsbarrierenschicht (114').
  20. Verfahren nach einem der Ansprüche 11 bis 19, weiter gekennzeichnet durch das Bilden einer Füllisolationsstruktur (108) auf dem Substrat derart, dass sie einen unteren Seitenwandbereich der Rippe (106) umgibt.
  21. Verfahren nach einem der Ansprüche 11 bis 20, dadurch gekennzeichnet, dass das Substrat ein SOI-Substrat (100') mit einem Handhabungssubstrat (90), einer vergrabenen Isolationsschicht (92) und einer Bauelementschicht ist, die sequentiell gestapelt sind, und der Schritt des Bildens der Rippe (106) das Strukturieren der Bauelementschicht beinhaltet, um die nach oben vorstehende Rippe (106) auf der vergrabenen Isolationsschicht (92) zu bilden.
DE102005049195.2A 2004-10-08 2005-10-07 Nichtflüchtiges Speicherbauelement und Herstellungsverfahren Expired - Fee Related DE102005049195B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040080459A KR100598109B1 (ko) 2004-10-08 2004-10-08 비휘발성 기억 소자 및 그 형성 방법
KR2004-80459 2004-10-08

Publications (2)

Publication Number Publication Date
DE102005049195A1 DE102005049195A1 (de) 2006-04-20
DE102005049195B4 true DE102005049195B4 (de) 2014-01-02

Family

ID=36120812

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005049195.2A Expired - Fee Related DE102005049195B4 (de) 2004-10-08 2005-10-07 Nichtflüchtiges Speicherbauelement und Herstellungsverfahren

Country Status (4)

Country Link
US (2) US7462904B2 (de)
JP (1) JP2006108688A (de)
KR (1) KR100598109B1 (de)
DE (1) DE102005049195B4 (de)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402856B2 (en) * 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
KR100889361B1 (ko) * 2006-10-17 2009-03-18 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법
US8514622B2 (en) * 2007-11-29 2013-08-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8159868B2 (en) 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
US8194451B2 (en) 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8077536B2 (en) 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
US9391079B2 (en) 2007-11-29 2016-07-12 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8547756B2 (en) 2010-10-04 2013-10-01 Zeno Semiconductor, Inc. Semiconductor memory device having an electrically floating body transistor
US7760548B2 (en) 2006-11-29 2010-07-20 Yuniarto Widjaja Semiconductor memory having both volatile and non-volatile functionality and method of operating
US9601493B2 (en) 2006-11-29 2017-03-21 Zeno Semiconductor, Inc Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US8642441B1 (en) 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
US7823316B2 (en) * 2007-01-12 2010-11-02 American Defense Manufacturing, Llc Adjustable gun rail lock
KR100893834B1 (ko) * 2007-03-07 2009-04-17 한국과학기술원 비휘발성 디램 소자와 그 제조방법 및 그 구동방법.
KR20090017040A (ko) * 2007-08-13 2009-02-18 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
KR20090017041A (ko) * 2007-08-13 2009-02-18 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7705389B2 (en) 2007-08-29 2010-04-27 Micron Technology, Inc. Thickened sidewall dielectric for memory cell
US8059459B2 (en) * 2007-10-24 2011-11-15 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality and method of operating
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8130548B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
JP2009135214A (ja) * 2007-11-29 2009-06-18 Toshiba Corp 半導体記憶装置およびその製造方法
US8264875B2 (en) 2010-10-04 2012-09-11 Zeno Semiconducor, Inc. Semiconductor memory device having an electrically floating body transistor
US10403361B2 (en) 2007-11-29 2019-09-03 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8174886B2 (en) 2007-11-29 2012-05-08 Zeno Semiconductor, Inc. Semiconductor memory having electrically floating body transistor
KR100975912B1 (ko) 2008-02-15 2010-08-13 한양대학교 산학협력단 다중 비트 비휘발성 메모리 소자 및 상기 소자의 동작 방법
US8014200B2 (en) 2008-04-08 2011-09-06 Zeno Semiconductor, Inc. Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating
USRE47381E1 (en) 2008-09-03 2019-05-07 Zeno Semiconductor, Inc. Forming semiconductor cells with regions of varying conductivity
US11908899B2 (en) 2009-02-20 2024-02-20 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
US8110467B2 (en) * 2009-04-21 2012-02-07 International Business Machines Corporation Multiple Vt field-effect transistor devices
IN2012DN06399A (de) 2010-02-07 2015-10-02 Zeno Semiconductor Inc
US8354719B2 (en) * 2010-02-18 2013-01-15 GlobalFoundries, Inc. Finned semiconductor device with oxygen diffusion barrier regions, and related fabrication methods
US10461084B2 (en) 2010-03-02 2019-10-29 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US9922981B2 (en) 2010-03-02 2018-03-20 Zeno Semiconductor, Inc. Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making
US10340276B2 (en) 2010-03-02 2019-07-02 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8582359B2 (en) 2010-11-16 2013-11-12 Zeno Semiconductor, Inc. Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor
JP5331141B2 (ja) 2011-02-25 2013-10-30 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8957458B2 (en) 2011-03-24 2015-02-17 Zeno Semiconductor, Inc. Asymmetric semiconductor memory device having electrically floating body transistor
US9025358B2 (en) 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
US9230651B2 (en) 2012-04-08 2016-01-05 Zeno Semiconductor, Inc. Memory device having electrically floating body transitor
WO2013123415A1 (en) 2012-02-16 2013-08-22 Zeno Semiconductor, Inc. Memory cell comprising first and second transistors and methods of operating
KR101876793B1 (ko) * 2012-02-27 2018-07-11 삼성전자주식회사 전계효과 트랜지스터 및 그 제조 방법
US9208880B2 (en) 2013-01-14 2015-12-08 Zeno Semiconductor, Inc. Content addressable memory device having electrically floating body transistor
US9029922B2 (en) 2013-03-09 2015-05-12 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9275723B2 (en) 2013-04-10 2016-03-01 Zeno Semiconductor, Inc. Scalable floating body memory cell for memory compilers and method of using floating body memories with memory compilers
US9368625B2 (en) 2013-05-01 2016-06-14 Zeno Semiconductor, Inc. NAND string utilizing floating body memory cell
US9281022B2 (en) 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
US9548119B2 (en) 2014-01-15 2017-01-17 Zeno Semiconductor, Inc Memory device comprising an electrically floating body transistor
US9496053B2 (en) 2014-08-15 2016-11-15 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US9478557B1 (en) 2014-09-24 2016-10-25 Sandisk Technologies Llc Process for 3D NAND memory with socketed floating gate cells
US9236393B1 (en) * 2014-09-24 2016-01-12 Sandisk Technologies Inc. 3D NAND memory with socketed floating gate cells
US9419006B2 (en) 2014-09-24 2016-08-16 Sandisk Technologies Llc Process for 3D NAND memory with socketed floating gate cells
US9496272B2 (en) 2014-09-24 2016-11-15 Sandisk Technologies Llc 3D memory having NAND strings switched by transistors with elongated polysilicon gates
TWI548064B (zh) * 2015-02-16 2016-09-01 力晶科技股份有限公司 非揮發性記憶體及其製作方法
US9634018B2 (en) * 2015-03-17 2017-04-25 Silicon Storage Technology, Inc. Split gate non-volatile memory cell with 3D finFET structure, and method of making same
CN107592943B (zh) 2015-04-29 2022-07-15 芝诺半导体有限公司 提高漏极电流的mosfet和存储单元
US10553683B2 (en) 2015-04-29 2020-02-04 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
KR102251061B1 (ko) * 2015-05-04 2021-05-14 삼성전자주식회사 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법
JP6620034B2 (ja) * 2016-02-24 2019-12-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6744185B2 (ja) * 2016-09-30 2020-08-19 ルネサスエレクトロニクス株式会社 半導体装置
US10079301B2 (en) 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
TWI835705B (zh) 2018-04-18 2024-03-11 美商季諾半導體股份有限公司 包括電性浮體電晶體的記憶裝置
US11600663B2 (en) 2019-01-11 2023-03-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor
CN111524893B (zh) * 2019-02-02 2023-10-17 中芯国际集成电路制造(上海)有限公司 非挥发性存储装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020073641A (ko) * 2001-03-15 2002-09-28 주식회사 하이닉스반도체 플래쉬 메모리 소자의 구조
US20030042531A1 (en) * 2001-09-04 2003-03-06 Lee Jong Ho Flash memory element and manufacturing method thereof
US20040004863A1 (en) * 2002-07-05 2004-01-08 Chih-Hsin Wang Nonvolatile electrically alterable memory device and array made thereby

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153079A (ja) * 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置
KR950003241B1 (ko) 1991-12-03 1995-04-06 현대전자산업 주식회사 플래쉬 eeprom 셀과 일체로 형성되는 주변회로 트랜지스터 제조방법
JPH06163921A (ja) * 1992-11-19 1994-06-10 Nippondenso Co Ltd 不揮発性半導体記憶装置
JPH0888285A (ja) * 1994-09-17 1996-04-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US5753525A (en) 1995-12-19 1998-05-19 International Business Machines Corporation Method of making EEPROM cell with improved coupling ratio
KR100270577B1 (ko) 1996-08-30 2000-11-01 김영환 플래쉬 메모리 셀의 제조 방법
JP4698001B2 (ja) * 2000-07-11 2011-06-08 スパンション エルエルシー 半導体記憶装置
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
DE10131276B4 (de) * 2001-06-28 2007-08-02 Infineon Technologies Ag Feldeffekttransistor und Verfahren zu seiner Herstellung
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6903967B2 (en) * 2003-05-22 2005-06-07 Freescale Semiconductor, Inc. Memory with charge storage locations and adjacent gate structures
US6963104B2 (en) * 2003-06-12 2005-11-08 Advanced Micro Devices, Inc. Non-volatile memory device
US7098502B2 (en) * 2003-11-10 2006-08-29 Freescale Semiconductor, Inc. Transistor having three electrically isolated electrodes and method of formation
US6933558B2 (en) * 2003-12-04 2005-08-23 Advanced Micro Devices, Inc. Flash memory device
KR100589058B1 (ko) * 2004-03-16 2006-06-12 삼성전자주식회사 불휘발성 메모리 장치 및 이를 형성하기 위한 방법
KR100528486B1 (ko) * 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
KR100583729B1 (ko) * 2004-04-19 2006-05-26 삼성전자주식회사 듀얼 게이트 절연막을 갖는 플래시 메모리 셀 및 그 형성방법
KR100621628B1 (ko) * 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
KR100654339B1 (ko) * 2004-08-27 2006-12-08 삼성전자주식회사 비휘발성 반도체 소자 및 그 제조 방법
KR100591770B1 (ko) * 2004-09-01 2006-06-26 삼성전자주식회사 반도체 핀을 이용한 플래쉬 메모리 소자 및 그 제조 방법
US7091551B1 (en) * 2005-04-13 2006-08-15 International Business Machines Corporation Four-bit FinFET NVRAM memory device
US7205601B2 (en) * 2005-06-09 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET split gate EEPROM structure and method of its fabrication
KR100652433B1 (ko) * 2005-09-08 2006-12-01 삼성전자주식회사 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법
US7482672B2 (en) * 2006-06-30 2009-01-27 International Business Machines Corporation Semiconductor device structures for bipolar junction transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020073641A (ko) * 2001-03-15 2002-09-28 주식회사 하이닉스반도체 플래쉬 메모리 소자의 구조
US20030042531A1 (en) * 2001-09-04 2003-03-06 Lee Jong Ho Flash memory element and manufacturing method thereof
US20040004863A1 (en) * 2002-07-05 2004-01-08 Chih-Hsin Wang Nonvolatile electrically alterable memory device and array made thereby

Also Published As

Publication number Publication date
US7723188B2 (en) 2010-05-25
US7462904B2 (en) 2008-12-09
KR100598109B1 (ko) 2006-07-07
US20060270156A1 (en) 2006-11-30
US20090081835A1 (en) 2009-03-26
KR20060031428A (ko) 2006-04-12
DE102005049195A1 (de) 2006-04-20
JP2006108688A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
DE102005049195B4 (de) Nichtflüchtiges Speicherbauelement und Herstellungsverfahren
DE102005061199B4 (de) Verfahren zur Herstellung eines Speicherbausteins
DE3881986T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE10350751B4 (de) Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekt-Speichertransistor, insbesondere FLASH-Speichertransistor
DE10328577B4 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE10228565B4 (de) Nicht-flüchtige Speichervorrichtung und Verfahren zur Herstellung derselben
DE19511846C2 (de) Zweikanalige EEPROM-Grabenspeicherzelle auf SOI und Verfahren zur Herstellung derselben
DE102005014507B4 (de) Halbleiterspeicher mit Ladungseinfangspeicherzellen und dessen Herstellungsverfahren
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE10045019B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE19860769A1 (de) Verfahren zur Ausbildung eines selbspositionierenden Kontakts in einem Halbleiterbauelement
DE102006021070A1 (de) Tiefe Grabenisolationsstrukturen und Verfahren der Ausbildung derselben
DE102009021744A1 (de) Verfahren zum Herstellen einer Speicherzellen-Anordnung
DE4424933A1 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE102006058185B4 (de) EEPROM und Herstellungsverfahren
DE102008004567A1 (de) Halbleiterbauelement mit Transistorbereichen in einer Substratmulde und Verfahren zur Herstellung desselben
DE102007013978A1 (de) 3D-Kanal Feldeffekttransistor, Speicherzelle und integrierter Schaltkreis
DE102004058603A1 (de) EEPROM-Zelle, EEPROM-Bauelementstruktur und Herstellungsverfahren
DE102004038874B4 (de) 1-Bit-SONOS-Speicherzelle und Herstellungsverfahren
EP1518277B1 (de) Verfahren zur herstellung eines nrom-speicherzellenfeldes
DE10306318B4 (de) Halbleiter-Schaltungsanordnung mit Grabenisolation und Herstellungsverfahren
DE102004045773B4 (de) Halbleiterbauelement mit dielektrischer Schichtfolge und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141003

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115170