JP4745039B2 - 不揮発性半導体記憶装置およびその製造方法 - Google Patents

不揮発性半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP4745039B2
JP4745039B2 JP2005349045A JP2005349045A JP4745039B2 JP 4745039 B2 JP4745039 B2 JP 4745039B2 JP 2005349045 A JP2005349045 A JP 2005349045A JP 2005349045 A JP2005349045 A JP 2005349045A JP 4745039 B2 JP4745039 B2 JP 4745039B2
Authority
JP
Japan
Prior art keywords
gate electrode
insulating film
floating gate
inter
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005349045A
Other languages
English (en)
Other versions
JP2007157893A (ja
Inventor
内 祐 司 竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005349045A priority Critical patent/JP4745039B2/ja
Priority to US11/565,822 priority patent/US7595522B2/en
Publication of JP2007157893A publication Critical patent/JP2007157893A/ja
Priority to US12/543,604 priority patent/US7838404B2/en
Priority to US12/917,906 priority patent/US8134199B2/en
Application granted granted Critical
Publication of JP4745039B2 publication Critical patent/JP4745039B2/ja
Priority to US13/365,604 priority patent/US8344442B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、不揮発性半導体記憶装置およびその製造方法に関し、特に電気的に書込・消去が可能な装置におけるゲート電極の構造および製造方法に好適なものである。
電気的に書込・消去が可能な不揮発性半導体記憶装置には、浮遊ゲート電極、ゲート間絶縁膜、制御ゲート電極を含む積層ゲート構造を有し、浮遊ゲート電極に対して素子領域が自己整合的に形成され、浮遊ゲート電極の上面および側面の一部にゲート間絶縁膜が形成されているものがある。
このような装置を、従来は以下の手順で製造を行っていた。
先ず、半導体基板上にゲート絶縁膜、浮遊ゲート電極となる多結晶シリコン膜、マスク材を形成する。フォトリソグラフィ法等によりマスク材にパターニングを行う。得られたマスク材をマスクとして用いて、自己整合的に浮遊ゲート電極、ゲート絶縁膜をエッチングし、さらに半導体基板をエッチングして素子分離領域のための溝を形成する。
続いて素子分離領域を絶縁膜で埋め込んだ後、ＣＭＰ（Chemical Mechanical Polishing）等により平坦化し、マスク材を除去する。
素子分離領域に埋め込まれた絶縁膜をエッチバックして、素子分離領域における絶縁膜の上面の高さが浮遊ゲート電極上面の高さよりも低くなるようにする。
ゲート間絶縁膜を形成し、制御ゲート電極となる多結晶シリコン層、タングステンシリサイド膜を堆積する。
制御ゲート電極、ゲート間絶縁膜、浮遊ゲート電極における不要な部分を除去することで、ゲート電極のパターニングを行う。
以降、層間絶縁膜、コンタクト、配線層等を形成することにより、半導体装置を完成させる。
しかし、従来の不揮発性記憶装置およびその製造方法には、次のような問題があった。
ゲート電極のパターニングに続いてゲート間絶縁膜をエッチングする際に、一般に用いられる異方性エッチングでは浮遊ゲート電極側面のゲート間絶縁膜の実効的膜厚（垂直成分）が厚く、エッチング後に残りやすい。ゲート間絶縁膜が残ると、引き続いて浮遊ゲート電極のエッチングを行った後に浮遊ゲート電極材が残りやすい。浮遊ゲート電極材が残ると、隣接するゲート間で電気的ショートが発生し、装置の誤動作の原因となっていた。
以下、従来の不揮発性半導体記憶装置を開示した文献名を記載する。
Yong-Sik Yim, Kwang-Shik Shin;"70nm NAND Flash Technology with 0.025μm２ Cell Size for 4Gb Flash Memory"; Semiconductor R&D Center, Samsung Electronics Co., LTD.
本発明は上記事情に鑑み、隣接するゲート間における電気的ショート等の装置の誤動作を防ぐことが可能な不揮発性半導体記憶装置およびその製造方法を提供することを目的とする。
発明の一態様による不揮発性半導体記憶装置は、半導体基板上において、素子分離領域
により分離された素子領域上に、ゲート絶縁膜を介して形成された浮遊ゲート電極と、前
記浮遊ゲート電極の上面から側面の途中までを覆うように形成されたゲート間絶縁膜と、
前記浮遊ゲート電極上に前記ゲート間絶縁膜を介して形成された制御ゲート電極と、を備
え、前記浮遊ゲート電極の側面のうち前記ゲート間絶縁膜で覆われている部分が、前記ゲ
ート間絶縁膜で覆われていない部分と異なり、上面に近づくに従って前記半導体基板の表
面に垂直な方向に対して傾斜した角度が大きくなり、前記角度が大きくなる始点は前記ゲ
ート間絶縁膜で覆われている部分の下端部からであるような形状を有し、前記浮遊ゲート
電極の幅は、前記浮遊ゲート電極の前記ゲート間絶縁膜で覆われている部分と前記浮遊ゲ
ート電極の前記ゲート間絶縁膜で覆われていない部分の境界で等しいことを特徴とする。
本発明の一態様による不揮発性半導体記憶装置の製造方法は、
半導体基板上において、第１の絶縁膜、浮遊ゲート電極材を形成する工程と、
前記第１の絶縁膜、浮遊ゲート電極材にエッチングを行ってそれぞれゲート絶縁膜、浮遊ゲート電極を形成し、さらに前記半導体基板にエッチングを行って素子分離領域のための溝を形成する工程と、
前記溝に第２の絶縁膜を埋め込んで平坦化し、素子領域および前記素子分離領域を形成する工程と、
前記素子分離領域における前記第２の絶縁膜の上面の一部を除去して、前記浮遊ゲート電極の上面および側面の一部を露出させる工程と、
前記浮遊ゲート電極と前記第２の絶縁膜との選択比が高い条件で、前記浮遊ゲート電極における露出した上面から側面において、円弧状の形状を有するように加工する工程と、
前記浮遊ゲート電極における露出した上面および側面とに、ゲート間絶縁膜を形成する工程と、
前記ゲート間絶縁膜上に制御ゲート電極材を堆積する工程と、
前記制御ゲート電極材、前記制御ゲート電極、前記ゲート間絶縁膜、前記浮遊ゲート電極にエッチングを行って積層ゲート構造を形成する工程と、
を備え、
前記素子分離領域における前記第２の絶縁膜の上面の一部を除去して、前記浮遊ゲート電極の上面および側面の一部を露出させる工程と、
等方性エッチングにより、前記浮遊ゲート電極における露出した上面から側面において、円弧状の形状を有するように加工する工程とは同時に行われることを特徴とする。
本発明の不揮発性半導体記憶装置およびその製造方法によれば、装置の誤動作を防ぐことが可能である。
以下、本発明の実施の形態について図面を参照して説明する。
実施の形態１
図１、図２に、本発明の実施の形態１による不揮発性半導体記憶装置を示す。
図１は断面図、図２は平面図を示しており、図１は図２におけるＡ−Ａ線に沿う縦断面を示している。
この半導体装置は、半導体基板１１の表面部分に、素子分離領域２２、素子分離領域２２により相互に分離された素子領域２１、素子領域２１の表面上にゲート絶縁膜１２を介して形成された浮遊ゲート電極１３、素子分離領域２２の表面および素子領域２１上における浮遊ゲート電極１３の表面上にゲート間絶縁膜３１を介して形成された制御ゲート電極３２とを備えている。
このゲート電極は、浮遊ゲート電極１３、ゲート間絶縁膜３１、制御ゲート電極３２が積層された積層ゲート構造であり、また浮遊ゲート電極１３に対して素子領域２１が自己整合的に形成され、浮遊ゲート電極１３の上面、および上面から側面の途中までにゲート間絶縁膜３１が形成されている。
さらに、浮遊ゲート電極１３の側面において、ゲート間絶縁膜３１が形成されている上面から側面の途中の高さＨ１までが、半導体基板１１の表面に対して垂直な方向から傾斜した角度θを有するように、テーパ状の形状を有している。浮遊ゲート電極１３の側面のうち、ゲート間絶縁膜３１が形成されていない高さＨ２の部分は、半導体基板１１の表面に対して垂直になっている。
このような本実施の形態１による不揮発性半導体記憶装置の製造方法について、工程別の断面を示した図３〜図１０を用いて説明する。ここで図３〜図１０は、隣接するゲート間の断面図に相当する。
最初に、図３に示すように、半導体基板１１上にゲート絶縁膜１２、浮遊ゲート電極となる多結晶シリコン膜１３、マスク材１４を順に形成する。マスク材１４としては、例えば窒化シリコン膜が用いられる。
図４に示すように、マスク材１４にフォトリソグラフィ法等を用いて所望の形状にパターニングする。マスク材１４と自己整合的に浮遊ゲート電極１３、ゲート絶縁膜１２をエッチングし、さらに半導体基板１１をエッチングして素子分離領域２２のための溝を形成する。続いて、素子分離領域２２を絶縁膜で埋め込んだ後、ＣＭＰ等を用いて平坦化する。
この後、図５に示すようにマスク材１４を除去する。マスク材１４に窒化シリコン膜を用いた場合には、マスク材の除去には例えば熱リン酸が用いられる。
図６に示すように、素子分離領域２２に埋め込まれた絶縁膜をエッチバックする。これにより、素子分離領域２２の上面の高さを浮遊ゲート電極１３の上面の高さよりも低くすることができる。この段階で、浮遊ゲート電極１３の側面は半導体基板１１の表面に対して垂直となっている。このような浮遊ゲート電極１３をエッチングして、側面を傾斜させる。
このエッチングは、例えば多結晶シリコンを等方的にエッチングする条件を用いる。これにより、浮遊ゲート電極１３の上端の角の部分がエッチング除去されて、図６に示したような角度θを有するテーパ形状を実現することができる。
また、この浮遊ゲート電極１３の側面を傾斜させるためのエッチングは、素子分離領域２２に埋め込まれた絶縁膜のエッチバックの後に行ってもよいし、エッチバックと同時に行ってもよい。
素子分離領域２２に埋め込まれた絶縁膜のエッチバック時には、絶縁膜と多結晶シリコン膜との選択比が高い条件、すなわち多結晶シリコン膜を残して絶縁膜を選択的にエッチングする条件で行うことで、エッチバック後も浮遊ゲート電極１３が残る。しかし、選択比が低い条件、すなわち絶縁膜と同時に多結晶シリコン膜も多少エッチングされるような条件で行ってもよい。
続いて、図７に示すように、表面上にゲート間絶縁膜３１を形成する。
さらに、図８に示すように、制御ゲート電極３２となる多結晶シリコン膜およびタングステンシリサイド膜を形成する。制御ゲート電極３２をエッチングすることにより、制御ゲート電極の形状にパターニングを行う。
図８に示す状態から、制御ゲート電極３２およびゲート間絶縁膜３１における不要な部分を除去して図９に示す状態にする。
次いで、図１０に示すように浮遊ゲート電極１３における不要な部分を除去する。こうして、不要な部分のゲート電極を除去することで、ゲート電極形状にパターニングする。
ゲート電極のパターニング工程以降は、層間絶縁膜、コンタクト、配線層の形成等の一般的な半導体装置の製造工程を経ることにより、図１に示すような半導体装置が製造される。
参考例
次に、参考例による不揮発性半導体記憶装置の断面構造を図１１に、その平面構造を図１２にそれぞれ示す。図１１は、図１２におけるＢ−Ｂ線に沿う縦断面を示している。
この半導体装置は、半導体基板１１１の表面部分に、素子分離領域１２２、素子分離領域１２２により相互に分離された素子領域１２１、素子領域１２１の表面上にゲート絶縁膜１１２を介して形成された浮遊ゲート電極１１３、素子分離領域１２２の表面および素子領域１２１上における浮遊ゲート電極１１３の表面上にゲート間絶縁膜１３１を介して形成された制御ゲート電極１３２とを備えている。
この装置は、浮遊ゲート電極１１３、ゲート間絶縁膜１３１、制御ゲート電極１３２が積層された積層ゲート構造を有し、また浮遊ゲート電極１１３に対して素子領域１２１が自己整合的に形成され、浮遊ゲート電極１１３の上面、および上面から側面の途中までゲート間絶縁膜１３１が形成されている。
ここで、上記実施の形態１における浮遊ゲート電極１１３と異なり、この参考例における浮遊ゲート電極１１３は、側面が半導体基板１１１の表面に対して垂直である。
このような参考例による半導体装置の製造方法を次に説明する。
図１３に示すように、半導体基板１１１上にゲート絶縁膜１１２、浮遊ゲート電極となる多結晶シリコン膜１１３、マスク材１１４を順に形成する。
図１４に示すように、マスク材１１４にパターニングを行い、マスク材１１４と自己整合的に浮遊ゲート電極１１３、ゲート絶縁膜１１２、半導体基板１１１をエッチングして素子分離領域１２２のための溝を形成する。素子分離領域１２２を絶縁膜で埋め込んだ後、ＣＭＰ等を用いて平坦化する。
図１５に示すようにマスク材１１４を除去し、図１６に示すように素子分離領域１２２に埋め込まれた絶縁膜をエッチバックする。これにより、素子分離領域１２２の上面の高さが浮遊ゲート電極１１３の上面の高さよりも低くなる。
上記実施の形態１では、この段階で図１６に示すように、浮遊ゲート電極１３にエッチングを行って側面を傾斜させる。
これに対し、参考例ではこのようなエッチングを行わないため、図１６に示すように浮遊ゲート電極１１３の側面は半導体基板１１１の表面に対して垂直のままである。
以降の工程は、上記実施の形態１と同様であり、図１７に示すように表面上にゲート間絶縁膜１３１を形成し、図１８に示すように制御ゲート電極１３２となる多結晶シリコン膜およびタングステンシリサイド膜を形成する。制御ゲート電極１３２をエッチングすることにより、ゲート電極形状にパターニングを行う。制御ゲート電極１３２およびゲート間絶縁膜１３１を除去して図１９に示す状態にし、図２０に示すように浮遊ゲート電極１１３を除去する。こうして、不要な部分のゲート電極を除去してゲート電極をパターニングする。
以降、層間絶縁膜、コンタクト、配線層の形成等の製造工程を経て完成させる。
このような参考例による不揮発性記憶装置には、以下のような問題が存在する。
（１）ゲート電極のパターニングに続いてゲート間絶縁膜１１２をエッチングする際に、一般に用いられる異方性エッチングでは浮遊ゲート電極１１３の側面のゲート間絶縁膜１１１の実効的膜厚（垂直成分）が厚く、図２１に示すようにエッチング後にゲート間絶縁膜１１１の残存物１３１が残りやすい。このような残存物１３１が発生すると、図２２に示すように、引き続いて浮遊ゲート電極１１３のエッチング後に残存物１３２が発生しやすい。この電極材料から成る残存物１３２が存在すると、隣接するゲート間で電気的ショートが発生し、装置の誤動作の原因となる。
（２）ゲート電極のパターニングに続いてゲート間絶縁膜１１１をエッチングする際に、ゲート間絶縁膜１１１の残存物１３１が発生しないようにエッチング量を大きくすると、図２３に示すように素子分離領域１２２の絶縁膜上面が同時にエッチング除去される。素子領域１２１の側面が露出されるほどに下がると、誤動作の原因となる。
このように、参考例では浮遊ゲート電極１１３の側面が半導体基板１１２の表面に対して垂直となっている。これに対し、上記実施の形態１によれば、浮遊ゲート電極１３が半導体基板１１の表面に対して傾斜しており、これに伴いゲート間絶縁膜１２の厚さにおける垂直成分が参考例におけるゲート間絶縁膜１１２の垂直成分よりも小さくなっている。
このため、本実施の形態１によればゲート間絶縁膜１２のエッチング後に残りやすい問題を回避することができる。従って、上記（１）として述べたような参考例におけるゲート間絶縁膜１１２のエッチング不足による隣接ゲート電極同士の電気的ショートの発生、あるいは上記（２）として述べたようなゲート間絶縁膜１１２のエッチング過剰により素子分離領域１２２の絶縁膜上面が同時にエッチングされて素子領域１２１の側面が露出される問題の発生を防止することができる。
一方、参考例において、ゲート電極のパターニングに続いて、ゲート間絶縁膜１１２をエッチングし、これに続いて図２４に示すように浮遊ゲート電極１１３にエッチングを行ってその側面の全てに傾斜を付けた場合について考える。
（３）浮遊ゲート電極１１３のエッチングに一般に用いられる異方性エッチングを用いた場合では、素子分離領域１２２に埋め込まれた絶縁膜がひさし状に素子領域端の浮遊ゲート電極１１３を覆う。このため、図２５に示すようにこの部分の浮遊ゲート電極１１３が残存物１３３として残ることになる。これにより、隣接するゲート間で電気的ショートが発生し、装置の誤動作の原因となる。
これに対し本実施の形態１では、浮遊ゲート電極１３の側面のうち、ゲート間絶縁膜１１が形成されていない部分は半導体基板１１の表面に対して垂直となっている。これにより、ゲートのパターニング後にゲート間絶縁膜１１および浮遊ゲート電極１３のエッチングを行った後に、図２４、図２５に示した参考例のように素子分離領域１２２に埋め込まれた絶縁膜がひさし状になることを防止し、浮遊ゲート電極加工の不備に起因するゲート間の電気的ショート発生を防ぐことができる。
実施の形態２
本発明の実施の形態２による不揮発性半導体記憶装置について、図２６、図２７を用いて説明する。
図２６は縦断面図、図２７は平面図を示しており、図２６は図２７におけるＣ−Ｃ線に沿う縦断面を示している。
この半導体装置は、半導体基板２１１の表面部分に、素子分離領域２２２、素子分離領域２２２により相互に分離された素子領域２２１、素子領域２２１の表面上にゲート絶縁膜２１２を介して形成された浮遊ゲート電極２１３、素子分離領域２２２の表面および素子領域２２１上における浮遊ゲート電極２１３の表面上にゲート間絶縁膜２３１を介して形成された制御ゲート電極２３２とを備えている。
この装置は、浮遊ゲート電極２１３、ゲート間絶縁膜２３１、制御ゲート電極２３２が積層された積層ゲート構造を有し、また浮遊ゲート電極２１３に対して素子領域２２１が自己整合的に形成され、浮遊ゲート電極２１３の上面、および上面から側面の途中までにゲート間絶縁膜２３１が形成されている。
上記実施の形態１では、図１に示されたように、浮遊ゲート電極１３の側面において、ゲート間絶縁膜３１が形成されている上面から側面における高さＨ１までの部分が、半導体基板１１の表面に対して垂直な方向から傾斜した角度θを有するように、テーパ状の形状を有している。浮遊ゲート電極１３の側面のうちゲート間絶縁膜３１が形成されていない高さＨ２の部分は、半導体基板１１の表面に対して垂直になっている。即ち、テーパの付いた高さＨ１の部分と付いていない高さＨ２の部分との境界線と、ゲート間絶縁膜３１が形成されている境界線とが一致している。
一方、本実施の形態２では、浮遊ゲート電極２１３の側面において、ゲート間絶縁膜２３１が形成されている上面から高さＨ１１＋Ｈ１２までの部分のうち、途中の高さＨ１１までの部分が、半導体基板１１の表面に対して垂直な方向から傾斜した角度θを有するようにテーパが付けられている。側面における他の高さＨ１２＋Ｈ１３の部分は、半導体基板１１の表面に対して垂直になっている。
本実施の形態２における製造工程は、上記実施の形態１における図１〜図５に示す工程までは同様である。この後、上記実施の形態１では図６に示されたように、多結晶シリコンから成る浮遊ゲート電極１３に等方性エッチングを行って側面を傾斜させるときのエッチング量が大きく、傾斜させた高さＨ１の部分と傾斜させていない垂直の高さＨ１の部分との境界線が、素子分離領域２２の表面とほぼ一致している。
本実施の形態２では図２８に示されたように、上記実施の形態１と同様に浮遊ゲート電極１３を等方的にエッチングして側面を傾斜させるが、上記実施の形態１よりエッチング量を減らすことで、傾斜した部分の高さＨ１１が上記実施の形態１における高さＨ１より小さくなっている。
このため、本実施の形態２では傾斜させた高さＨ１１の部分と傾斜させていない垂直の高さＨ１２＋Ｈ１３の部分との境界線が、素子分離領域２２の表面（Ｈ１２とＨ１３との境界線）よりも高くなっている。
ところで、浮遊ゲート電極２１３の側面を傾斜させるためのエッチングは、素子分離領域２２２に埋め込まれた絶縁膜のエッチバックの後に行ってもよいし、エッチバックと同時に行ってもよい。
上記実施の形態１と同様に、素子分離領域２２２の絶縁膜のエッチバック時に、この絶縁膜と浮遊ゲート電極２１３の多結晶シリコンとの選択比が高い条件、すなわち多結晶シリコンを残して絶縁膜を選択的にエッチングする条件で行うと、エッチバック後も浮遊ゲート電極２１３が残る。しかし、選択比が低い条件、すなわち絶縁膜と同時に多結晶シリコンも多少エッチングされる条件でエッチングを行ってもよい。
本実施の形態２では、例えばエッチバックの途中段階（上面から高さＨ１１に至るまでの途中の段階）までの間は選択比が低い条件を用い、その後高さＨ１１に到達するまでのエッチバックにおいて、選択比が高い条件を用いる等により、浮遊ゲート電極２１３の側面の一部を傾斜させることができる。
実施の形態３
本発明の実施の形態３による不揮発性半導体記憶装置について、図２９、図３０を用いて説明する。
図２９は縦断面図、図３０は平面図を示しており、図２９は図３０におけるＤ−Ｄ線に沿う縦断面を示している。
この半導体装置は、半導体基板３１１の表面部分に、素子分離領域３２２、素子分離領域３２２により相互に分離された素子領域３２１、素子領域３２１の表面上にゲート絶縁膜３１２を介して形成された浮遊ゲート電極３１３、素子分離領域３２２の表面および素子領域３２１上における浮遊ゲート電極３１３の表面上にゲート間絶縁膜３３１を介して形成された制御ゲート電極３３２とを備えている。
この装置は、浮遊ゲート電極３１３、ゲート間絶縁膜３３１、制御ゲート電極３３２が積層された積層ゲート構造を有し、また浮遊ゲート電極３１３に対して素子領域３２１が自己整合的に形成され、浮遊ゲート電極３１３の上面、および上面から側面の途中までにゲート間絶縁膜３３１が形成されている。
そして、本実施の形態３では浮遊ゲート電極３１３の側面のうち、ゲート間絶縁膜３３１が形成されている部分が円弧状の断面形状を有するように加工されている。
しかし、この断面形状は円弧状には限定されず、浮遊ゲート電極３１３の側面のうちゲート間絶縁膜３３１で覆われている部分において、上面に近づくに従って半導体基板３１１の表面に垂直な方向に対して傾斜した角度が大きくなっていくような形状であればよい。
本実施の形態３における製造工程は、上記実施の形態１における図１〜図５に示す工程までは同様である。
この後、図３１に示すように本実施の形態３では、例えば浮遊ゲート電極３１３を構成する多結晶シリコンを等方的にエッチングする条件を用いることで、浮遊ゲート電極３１３の高さＨ２１における上部角を丸めた形状に加工する。
ここで、浮遊ゲート電極３１３の上部角を丸めるためのエッチングは、素子分離領域３２２に埋め込まれた絶縁膜のエッチバックの後に行ってもよいし、エッチバックと同時に行ってもよい。
上述した実施の形態は一例であって、本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。例えば、上記実施の形態１〜３において用いられているそれぞれの膜の材料は、これらに限らず他の材料を用いてもよい。
本発明の実施の形態１による不揮発性半導体記憶装置の縦断面構造を示した断面図。 同実施の形態１による不揮発性半導体記憶装置の平面構造を示した平面図。 同実施の形態１による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同実施の形態１による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同実施の形態１による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同実施の形態１による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同実施の形態１による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同実施の形態１による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同実施の形態１による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同実施の形態１による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 参考例による不揮発性半導体記憶装置の縦断面構造を示した断面図。 同参考例による不揮発性半導体記憶装置の平面構造を示した平面図。 同参考例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同比較例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同参考例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同比較例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同参考例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同比較例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同参考例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同比較例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同参考例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同比較例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同参考例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同比較例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 同参考例による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 本発明の実施の形態２による不揮発性半導体記憶装置の縦断面構造を示した断面図。 同実施の形態２による不揮発性半導体記憶装置の平面構造を示した平面図。 同実施の形態２による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。 本発明の実施の形態３による不揮発性半導体記憶装置の縦断面構造を示した断面図。 同実施の形態３による不揮発性半導体記憶装置の平面構造を示した平面図。 同実施の形態３による不揮発性半導体記憶装置の製造方法における工程別縦断面構造を示した断面図。
符号の説明
１１、２１１、３１１ 半導体基板
１２、２１２、３１２ ゲート絶縁膜
１３、２１３、３１３ 浮遊ゲート電極
２１、２２１、３２１ 素子領域
２２、２２２、３２２ 素子分離領域
３１、２３１、３３１ ゲート間絶縁膜
３２、２３２、３３２ 制御ゲート電極

Claims (4)

  1. 半導体基板上において、素子分離領域により分離された素子領域上に、ゲート絶縁膜を
    介して形成された浮遊ゲート電極と、
    前記浮遊ゲート電極の上面から側面の途中までを覆うように形成されたゲート間絶縁膜
    と、
    前記浮遊ゲート電極上に前記ゲート間絶縁膜を介して形成された制御ゲート電極と、
    を備え、
    前記浮遊ゲート電極の側面のうち前記ゲート間絶縁膜で覆われている部分が、前記ゲー
    ト間絶縁膜で覆われていない部分と異なり、上面に近づくに従って前記半導体基板の表面
    に垂直な方向に対して傾斜した角度が大きくなり、前記角度が大きくなる始点は前記ゲー
    ト間絶縁膜で覆われている部分の下端部からであるような形状を有し、前記浮遊ゲート電
    極の幅は、前記浮遊ゲート電極の前記ゲート間絶縁膜で覆われている部分と前記浮遊ゲー
    ト電極の前記ゲート間絶縁膜で覆われていない部分の境界で等しいことを特徴とする不揮
    発性半導体記憶装置。
  2. 前記浮遊ゲート電極の側面のうち前記ゲート間絶縁膜で覆われている部分とは、前記浮
    遊ゲート電極の側面と、前記ゲート間絶縁膜とが接している部分であることを特徴とする
    請求項１記載の不揮発性半導体記憶装置。
  3. 前記浮遊ゲート電極の前記ゲート間絶縁膜で覆われていない側面は前記半導体基板の表
    面に対して垂直であることを特徴とする請求項１又は２記載の不揮発性半導体記憶装置。
  4. 半導体基板上において、第１の絶縁膜、浮遊ゲート電極材を形成する工程と、
    前記第１の絶縁膜、浮遊ゲート電極材にエッチングを行ってそれぞれゲート絶縁膜、浮
    遊ゲート電極を形成し、さらに前記半導体基板にエッチングを行って素子分離領域のため
    の溝を形成する工程と、
    前記溝に第２の絶縁膜を埋め込んで平坦化し、素子領域および前記素子分離領域を形成
    する工程と、
    前記素子分離領域における前記第２の絶縁膜の上面の一部を除去して、前記浮遊ゲート
    電極の上面および側面の一部を露出させる工程と、
    前記浮遊ゲート電極と前記第２の絶縁膜との選択比が高い条件で、前記浮遊ゲート電極
    における露出した上面から側面において、円弧状の形状を有するように加工する工程と、
    前記浮遊ゲート電極における露出した上面および側面とに、ゲート間絶縁膜を形成する
    工程と、
    前記ゲート間絶縁膜上に制御ゲート電極材を堆積する工程と、
    前記制御ゲート電極材、前記制御ゲート電極、前記ゲート間絶縁膜、前記浮遊ゲート電
    極にエッチングを行って積層ゲート構造を形成する工程と、
    を備え、
    前記素子分離領域における前記第２の絶縁膜の上面の一部を除去して、前記浮遊ゲート
    電極の上面および側面の一部を露出させる工程と、等方性エッチングにより、前記浮遊ゲ
    ート電極における露出した上面から側面において、円弧状の形状を有するように加工する
    工程とは同時に行われることを特徴とする不揮発性半導体記憶装置の製造方法。
JP2005349045A 2005-12-02 2005-12-02 不揮発性半導体記憶装置およびその製造方法 Expired - Fee Related JP4745039B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005349045A JP4745039B2 (ja) 2005-12-02 2005-12-02 不揮発性半導体記憶装置およびその製造方法
US11/565,822 US7595522B2 (en) 2005-12-02 2006-12-01 Nonvolatile semiconductor memory
US12/543,604 US7838404B2 (en) 2005-12-02 2009-08-19 Method of fabricating a nonvolatile semiconductor memory
US12/917,906 US8134199B2 (en) 2005-12-02 2010-11-02 Nonvolatile semiconductor memory
US13/365,604 US8344442B2 (en) 2005-12-02 2012-02-03 Nonvolatile semiconductor memory having a gate electrode with a round-arched shape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005349045A JP4745039B2 (ja) 2005-12-02 2005-12-02 不揮発性半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007157893A JP2007157893A (ja) 2007-06-21
JP4745039B2 true JP4745039B2 (ja) 2011-08-10

Family

ID=38117845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005349045A Expired - Fee Related JP4745039B2 (ja) 2005-12-02 2005-12-02 不揮発性半導体記憶装置およびその製造方法

Country Status (2)

Country Link
US (4) US7595522B2 (ja)
JP (1) JP4745039B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4829015B2 (ja) * 2006-06-20 2011-11-30 株式会社東芝 不揮発性半導体記憶装置
JP2009049230A (ja) * 2007-08-21 2009-03-05 Panasonic Corp 半導体記憶装置及びその製造方法
WO2009045964A1 (en) * 2007-10-01 2009-04-09 Applied Materials, Inc. Low temperature conformal oxide formation and applications
KR100912992B1 (ko) * 2007-10-29 2009-08-20 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
KR101406888B1 (ko) * 2007-12-13 2014-06-30 삼성전자주식회사 반도체 소자의 제조 방법
US20100213534A1 (en) * 2009-02-20 2010-08-26 Katsuyuki Sekine Nonvolatile semiconductor memory device and manufacturing method for the same
US20110133266A1 (en) * 2009-12-03 2011-06-09 Sanh Tang Flash Memory Having a Floating Gate in the Shape of a Curved Section
KR20120040761A (ko) * 2010-08-26 2012-04-30 삼성전자주식회사 비휘발성 메모리 소자의 제조 방법
US20120286402A1 (en) * 2011-05-12 2012-11-15 Chin-Te Kuo Protuberant structure and method for making the same
US8581322B2 (en) * 2011-06-28 2013-11-12 Macronix International Co., Ltd. Nonvolatile memory device and method for making the same
CN102867785B (zh) * 2011-07-08 2015-06-10 旺宏电子股份有限公司 非挥发性记忆体装置及其制造方法
CN103258860A (zh) * 2012-02-16 2013-08-21 中国科学院微电子研究所 半导体存储器及其制造方法
CN103594472B (zh) * 2012-08-16 2016-04-13 南亚科技股份有限公司 非挥发性存储器单元的制造方法
CN103035840A (zh) * 2012-12-19 2013-04-10 北京大学 阻变存储器及其制备方法
US9041091B2 (en) * 2013-03-22 2015-05-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN105121040B (zh) * 2013-05-08 2018-04-10 东京毅力科创Fsi公司 用于雾度消除和残留物去除的包括水蒸气的方法
US9337195B2 (en) * 2013-12-18 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN105789211B (zh) * 2014-12-24 2018-10-30 上海格易电子有限公司 一种闪存存储单元及制作方法
CN105789277A (zh) * 2014-12-24 2016-07-20 上海格易电子有限公司 一种闪存存储器的浮栅结构及制作方法
KR102352592B1 (ko) 2017-07-13 2022-01-19 삼성전자주식회사 어레이 안테나를 포함하는 전자 장치
CN109524405B (zh) * 2017-09-20 2020-10-09 华邦电子股份有限公司 半导体元件的制造方法
CN107887390B (zh) * 2017-11-09 2020-06-16 上海华力微电子有限公司 一种改善闪存单元的工艺集成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256399A (ja) * 1997-03-07 1998-09-25 Sony Corp 半導体記憶装置及びその製造方法
JPH11163304A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001118944A (ja) * 1999-10-05 2001-04-27 Samsung Electronics Co Ltd 自己整合されたトレンチを有するフラッシュメモリ及びその製造方法
JP2003289114A (ja) * 2002-03-28 2003-10-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP2004022819A (ja) * 2002-06-17 2004-01-22 Toshiba Corp 半導体装置及びその製造方法
JP2004214510A (ja) * 2003-01-07 2004-07-29 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2005079165A (ja) * 2003-08-28 2005-03-24 Toshiba Corp 不揮発性半導体記憶装置とその製造方法、電子カードおよび電子装置
JP2005277035A (ja) * 2004-03-24 2005-10-06 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP2006303308A (ja) * 2005-04-22 2006-11-02 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264562A (ja) * 1995-03-24 1996-10-11 Mitsubishi Electric Corp 半導体装置，及びその製造方法
US6342715B1 (en) 1997-06-27 2002-01-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JPH11154711A (ja) * 1997-11-20 1999-06-08 Toshiba Corp 半導体装置の製造方法
JP4237344B2 (ja) * 1998-09-29 2009-03-11 株式会社東芝 半導体装置及びその製造方法
TW484228B (en) 1999-08-31 2002-04-21 Toshiba Corp Non-volatile semiconductor memory device and the manufacturing method thereof
US6620681B1 (en) * 2000-09-08 2003-09-16 Samsung Electronics Co., Ltd. Semiconductor device having desired gate profile and method of making the same
KR100396473B1 (ko) * 2001-05-29 2003-09-02 삼성전자주식회사 플로팅 게이트를 갖는 반도체 메모리 장치 및 그 제조방법
JP2003007869A (ja) * 2001-06-26 2003-01-10 Fujitsu Ltd 半導体装置及びその製造方法
JP4439142B2 (ja) * 2001-06-26 2010-03-24 株式会社東芝 不揮発性半導体メモリの製造方法
US7154779B2 (en) * 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
KR100520846B1 (ko) * 2004-05-11 2005-10-12 삼성전자주식회사 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법
JP2005332885A (ja) * 2004-05-18 2005-12-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2006269814A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US7687860B2 (en) * 2005-06-24 2010-03-30 Samsung Electronics Co., Ltd. Semiconductor device including impurity regions having different cross-sectional shapes
JP4764151B2 (ja) * 2005-12-01 2011-08-31 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4829015B2 (ja) 2006-06-20 2011-11-30 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256399A (ja) * 1997-03-07 1998-09-25 Sony Corp 半導体記憶装置及びその製造方法
JPH11163304A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001118944A (ja) * 1999-10-05 2001-04-27 Samsung Electronics Co Ltd 自己整合されたトレンチを有するフラッシュメモリ及びその製造方法
JP2003289114A (ja) * 2002-03-28 2003-10-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP2004022819A (ja) * 2002-06-17 2004-01-22 Toshiba Corp 半導体装置及びその製造方法
JP2004214510A (ja) * 2003-01-07 2004-07-29 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2005079165A (ja) * 2003-08-28 2005-03-24 Toshiba Corp 不揮発性半導体記憶装置とその製造方法、電子カードおよび電子装置
JP2005277035A (ja) * 2004-03-24 2005-10-06 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP2006303308A (ja) * 2005-04-22 2006-11-02 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7838404B2 (en) 2010-11-23
US20110042737A1 (en) 2011-02-24
US20070126046A1 (en) 2007-06-07
US8344442B2 (en) 2013-01-01
US7595522B2 (en) 2009-09-29
US8134199B2 (en) 2012-03-13
US20090305491A1 (en) 2009-12-10
US20120132980A1 (en) 2012-05-31
JP2007157893A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP4745039B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US7071061B1 (en) Method for fabricating non-volatile memory
JP4976977B2 (ja) 半導体装置の製造方法
JP4764284B2 (ja) 半導体装置およびその製造方法
KR100414507B1 (ko) 반도체 장치 및 그 제조 방법
US7473600B2 (en) Nonvolatile memory device and method of forming the same
JPH11163304A (ja) 不揮発性半導体記憶装置及びその製造方法
JP4822792B2 (ja) 半導体装置およびその製造方法
JP4271111B2 (ja) 不揮発性半導体記憶装置
JP4290548B2 (ja) アクセスゲートと制御ゲートと電荷蓄積領域とを有するメモリセルを含む不揮発性メモリを備えた半導体装置の製造方法
JP4459588B2 (ja) 半導体素子及びその形成方法
JP2008205379A (ja) 不揮発性半導体メモリ及びその製造方法
JP2009010230A (ja) 半導体装置及びその製造方法
US7718474B2 (en) Semiconductor device and method of manufacturing the same
JP2007123526A (ja) 半導体装置及びその製造方法
JP2008016777A (ja) 半導体装置およびその製造方法
JP2009027082A (ja) 半導体装置及び半導体装置の製造方法
JP2012043856A (ja) 半導体装置およびその製造方法
JP4528718B2 (ja) 不揮発性半導体メモリの製造方法
JP2009253037A (ja) 半導体装置及び半導体装置の製造方法
JP2008010738A (ja) 半導体装置およびその製造方法
JP2008085162A (ja) 半導体装置およびその製造方法
JP4829144B2 (ja) 半導体装置及びその製造方法
JP2008118055A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2010087158A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110328

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees