CN107887390B - 一种改善闪存单元的工艺集成方法 - Google Patents

一种改善闪存单元的工艺集成方法 Download PDF

Info

Publication number
CN107887390B
CN107887390B CN201711099991.3A CN201711099991A CN107887390B CN 107887390 B CN107887390 B CN 107887390B CN 201711099991 A CN201711099991 A CN 201711099991A CN 107887390 B CN107887390 B CN 107887390B
Authority
CN
China
Prior art keywords
floating gate
flash memory
layer
silicon oxide
gate polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711099991.3A
Other languages
English (en)
Other versions
CN107887390A (zh
Inventor
田志
蔡彬
殷冠华
陈昊瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711099991.3A priority Critical patent/CN107887390B/zh
Publication of CN107887390A publication Critical patent/CN107887390A/zh
Application granted granted Critical
Publication of CN107887390B publication Critical patent/CN107887390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Abstract

本发明提出一种改善闪存单元的工艺集成方法，包括：器件离子注入形成衬底结构；依次沉积闪存氧化层、浮栅多晶硅层和氮化硅层；形成浅沟槽隔离结构并在其中沉积氧化硅层；进行预清洗处理，刻蚀去除部分氮化硅层以及浅沟槽隔离结构中的部分氧化硅层，露出浮栅多晶硅尖角；氧化露出的浮栅多晶硅尖角，使尖角处圆滑；进行刻蚀处理，去除浅沟槽隔离结构中的部分氧化硅层，同时去除用于浮栅多晶硅尖角圆化的氧化硅；刻蚀去除所述氮化硅层直至露出所述浮栅多晶硅层。本发明利用增加的氧化硅将浮栅极的尖角提前圆弧化，同时实现浮栅极尖角的圆弧化和闪存单元浮栅极顶部未受损伤的闪存单元，从而为继续缩减的闪存单元提供了另一种优化的方法。

Description

一种改善闪存单元的工艺集成方法
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种改善闪存单元的工艺集成方法。
背景技术
闪存由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前闪存单元主要是在65纳米技术节点进行，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。同时新的技术节点的日益成熟，也促使闪存单元用高节点的技术进行生产。意味着需要将闪存单元的尺寸进行缩减，按照原有结构进行的闪存单元的有源区宽度和沟道的长度的缩减，会影响闪存单元之间的互扰，同时由于尺寸的缩减，原有结构已经不能满足要求。现在发展的45纳米闪存单元使用自对准的有源区，将浮栅极和有源区做成同样的尺寸，从而可以实现降低的闪存单元之间的互扰，从而为进一步缩减提供了可能性。但是在多晶硅栅极的形成过程中，通常使用以下两种方法：
方法1：氮化硅去除+闪存单元打开(湿法+干法)
优点：浮栅极的尖角由于氮化硅提前去除和湿法提前打开，而被干法刻蚀，圆滑，不会有后续尖角的高电场诱导的电子丢失问题。
缺点：氮化硅去除后，闪存区打开去除氧化硅，对于浮栅极表面影响，表面氧化再去除后的均匀性变差。(由于浮栅极是多晶硅，晶界处影响较大)
方法2：闪存单元打开(湿法+干法)+氮化硅去除_
优点：氮化硅后去除，可以避免前面闪存单元打开过程中对于浮栅极多晶硅的损伤。
缺点：浮栅极的尖角由于氮化硅未去除，不能露出，导致浮栅极的尖角不能圆化，后续高电场容易积累，有电荷丢失风险。
这两种方法不能同时实现浮栅极尖角的圆弧化和闪存浮栅极顶部被干法刻蚀损伤的问题。
发明内容
本发明提出一种改善闪存单元的工艺集成方法，利用增加的氧化硅将浮栅极的尖角提前圆弧化，同时实现浮栅极尖角的圆弧化和闪存单元浮栅极顶部未受损伤的闪存单元，从而为继续缩减的闪存单元提供了另一种优化的方法。
为了达到上述目的，本发明提出一种改善闪存单元的工艺集成方法，包括下列步骤：
器件离子注入形成衬底结构；
在上述结构上依次沉积闪存氧化层、浮栅多晶硅层和氮化硅层；
在上述结构上形成浅沟槽隔离结构并在其中沉积氧化硅层；
对上述结构进行预清洗处理，刻蚀去除部分氮化硅层以及浅沟槽隔离结构中的部分氧化硅层，露出浮栅多晶硅尖角；
氧化露出的浮栅多晶硅尖角，使尖角处圆滑；
对上述结构进行刻蚀处理，去除浅沟槽隔离结构中的部分氧化硅层，同时去除用于浮栅多晶硅尖角圆化的氧化硅；
刻蚀去除所述氮化硅层直至露出所述浮栅多晶硅层。
进一步的，所述浅沟槽隔离结构中的氧化硅层刻蚀采用各向同性的湿法刻蚀。
进一步的，所述氮化硅层刻蚀采用干法刻蚀。
进一步的，所述预清洗步骤中刻蚀去除部分氮化硅层的宽度为预先设定，用于控制浮栅多晶硅尖角圆化的区域，避免过量圆化。
进一步的，所述预清洗处理采用氢氟酸溶液。
进一步的，所述闪存单元为45纳米闪存单元。
本发明提出的改善闪存单元的工艺集成方法，为了解决45纳米闪存单元的工艺集成问题，从而取得浮栅极尖角圆弧化和浮栅极表面非损伤的闪存单元。由于45nm表面积较小，导致在正常的CRS(cell recess)后，有源区(AA)和后续的层间介质层(ONO)，控制栅(CG)圆化的区域较多，容易导致电子注入到ONO中，甚至是控制栅极，导致编程或是后续数据保持能力出现问题。本发明采用全新的浅槽隔离和浮栅极圆化的工艺集成方法，无新增掩模版，即可实现消除浮栅极的尖角，同时对于圆化的区域可以根据SiN吃退的量来进行控制，有效消除对于小尺寸单元的过量圆化。
附图说明
图1所示为本发明较佳实施例的改善闪存单元的工艺集成方法流程图。
图2～图5所示为本发明较佳实施例的改善闪存单元的工艺集成方法结构示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图1，图1所示为本发明较佳实施例的改善闪存单元的工艺集成方法流程图。本发明提出一种改善闪存单元的工艺集成方法，包括下列步骤：
步骤S100：器件离子注入形成衬底结构；
步骤S200：在上述结构上依次沉积闪存氧化层、浮栅多晶硅层和氮化硅层；
步骤S300：在上述结构上形成浅沟槽隔离结构并在其中沉积氧化硅层；
步骤S400：对上述结构进行预清洗处理，刻蚀去除部分氮化硅层以及浅沟槽隔离结构中的部分氧化硅层，露出浮栅多晶硅尖角；
步骤S500：氧化露出的浮栅多晶硅尖角，使尖角处圆滑；
步骤S600：对上述结构进行刻蚀处理，去除浅沟槽隔离结构中的部分氧化硅层，同时去除用于浮栅多晶硅尖角圆化的氧化硅；
步骤S700：刻蚀去除所述氮化硅层直至露出所述浮栅多晶硅层。
根据本发明较佳实施例，所述浅沟槽隔离结构中的氧化硅层刻蚀采用各向同性的湿法刻蚀。所述氮化硅层刻蚀采用干法刻蚀。所述预清洗处理采用氢氟酸溶液。所述闪存单元为45纳米闪存单元。
所述预清洗步骤中刻蚀去除部分氮化硅层的宽度为预先设定，用于控制浮栅多晶硅尖角圆化的区域，避免过量圆化。
本发明首先在半导体衬底100上依次沉积闪存氧化层200、浮栅多晶硅层300和氮化硅层400。在上述结构上形成浅沟槽隔离结构并在其中沉积氧化硅层500，如图2所示。
对上述结构进行预清洗处理，刻蚀去除部分氮化硅层400以及浅沟槽隔离结构中的部分氧化硅层500，露出浮栅多晶硅尖角600，如图3所示。
氧化露出的浮栅多晶硅尖角600，使尖角处圆滑，如图4所示。
对上述结构进行刻蚀处理，去除浅沟槽隔离结构中的部分氧化硅层500，同时去除用于浮栅多晶硅尖角圆化的氧化硅，最后刻蚀去除所述氮化硅层400直至露出所述浮栅多晶硅层300，如图5所示。
综上所述，本发明提出的改善闪存单元的工艺集成方法，为了解决45纳米闪存单元的工艺集成问题，从而取得浮栅极尖角圆弧化和浮栅极表面非损伤的闪存单元。由于45nm表面积较小，导致在正常的CRS(cell recess)后，有源区(AA)和后续的层间介质层(ONO)，控制栅(CG)圆化的区域较多，容易导致电子注入到ONO中，甚至是控制栅极，导致编程或是后续数据保持能力出现问题。本发明采用全新的浅槽隔离和浮栅极圆化的工艺集成方法，无新增掩模版，即可实现消除浮栅极的尖角，同时对于圆化的区域可以根据SiN吃退的量来进行控制，有效消除对于小尺寸单元的过量圆化。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (5)

1.一种改善闪存单元的工艺集成方法，其特征在于，包括下列步骤：
器件离子注入形成衬底结构；
在上述结构上依次沉积闪存氧化层、浮栅多晶硅层和氮化硅层；
在上述结构上形成浅沟槽隔离结构并在其中沉积氧化硅层；
对上述结构进行预清洗处理，刻蚀去除部分氮化硅层以及浅沟槽隔离结构中的部分氧化硅层，露出浮栅多晶硅尖角，在刻蚀过程中避免浮栅多晶硅受损；
氧化露出的浮栅多晶硅尖角，使尖角处圆滑，所述预清洗处理中刻蚀去除部分氮化硅层的宽度为预先设定，用于控制浮栅多晶硅尖角圆化的区域，避免过量圆化；
对上述结构进行刻蚀处理，去除浅沟槽隔离结构中的部分氧化硅层，同时去除用于浮栅多晶硅尖角圆化的氧化硅；
刻蚀去除所述氮化硅层直至露出所述浮栅多晶硅层。
2.根据权利要求1所述的改善闪存单元的工艺集成方法，其特征在于，所述浅沟槽隔离结构中的氧化硅层刻蚀采用各向同性的湿法刻蚀。
3.根据权利要求1所述的改善闪存单元的工艺集成方法，其特征在于，所述氮化硅层刻蚀采用干法刻蚀。
4.根据权利要求1所述的改善闪存单元的工艺集成方法，其特征在于，所述预清洗处理采用氢氟酸溶液。
5.根据权利要求1所述的改善闪存单元的工艺集成方法，其特征在于，所述闪存单元为45纳米闪存单元。
CN201711099991.3A 2017-11-09 2017-11-09 一种改善闪存单元的工艺集成方法 Active CN107887390B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711099991.3A CN107887390B (zh) 2017-11-09 2017-11-09 一种改善闪存单元的工艺集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711099991.3A CN107887390B (zh) 2017-11-09 2017-11-09 一种改善闪存单元的工艺集成方法

Publications (2)

Publication Number Publication Date
CN107887390A CN107887390A (zh) 2018-04-06
CN107887390B true CN107887390B (zh) 2020-06-16

Family

ID=61779963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711099991.3A Active CN107887390B (zh) 2017-11-09 2017-11-09 一种改善闪存单元的工艺集成方法

Country Status (1)

Country Link
CN (1) CN107887390B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107623003A (zh) * 2017-09-06 2018-01-23 上海华力微电子有限公司 一种闪存单元结构的形成方法
CN112750788B (zh) * 2021-01-22 2023-11-24 上海华虹宏力半导体制造有限公司 闪存器件的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989566A (zh) * 2009-08-06 2011-03-23 华邦电子股份有限公司 半导体器件和闪存器件的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396473B1 (ko) * 2001-05-29 2003-09-02 삼성전자주식회사 플로팅 게이트를 갖는 반도체 메모리 장치 및 그 제조방법
JP2004063514A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置およびその製造方法
KR100784083B1 (ko) * 2005-06-13 2007-12-10 주식회사 하이닉스반도체 플래시 메모리 소자의 플로팅 게이트 형성방법
KR100680456B1 (ko) * 2005-06-30 2007-02-08 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
JP4745039B2 (ja) * 2005-12-02 2011-08-10 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
KR100739988B1 (ko) * 2006-06-28 2007-07-16 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
CN106298678A (zh) * 2016-08-22 2017-01-04 上海华力微电子有限公司 一种控制栅耦合系数的提升方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989566A (zh) * 2009-08-06 2011-03-23 华邦电子股份有限公司 半导体器件和闪存器件的制作方法

Also Published As

Publication number Publication date
CN107887390A (zh) 2018-04-06

Similar Documents

Publication Publication Date Title
KR100799024B1 (ko) 낸드 플래시 메모리 소자의 제조방법
TW201436113A (zh) 記憶裝置與其形成方法
KR100587396B1 (ko) 비휘발성 메모리 소자 및 그의 제조방법
CN109712981B (zh) 存储器及其形成方法
CN106952922B (zh) 一种半导体器件的制造方法
US20090117725A1 (en) Method of manufacturing flash memory device
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
CN107887390B (zh) 一种改善闪存单元的工艺集成方法
US6969653B2 (en) Methods of manufacturing and-type flash memory devices
CN109887915B (zh) 闪存器件及其制造方法
US20080044981A1 (en) Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods
CN114927528A (zh) 存储器结构及其形成方法
CN211350659U (zh) 多次可编程存储器的单元结构
KR20070118348A (ko) 불휘발성 메모리 장치의 제조 방법
US7071063B2 (en) Dual-bit non-volatile memory cell and method of making the same
KR100663002B1 (ko) 비휘발성 기억 장치의 제조 방법
TW202139358A (zh) 記憶體結構的製造方法
US8435856B2 (en) Floating gate flash cell device and method for partially etching silicon gate to form the same
CN111430452A (zh) 多次可编程存储器的单元结构及其制作方法
KR100800902B1 (ko) 플래시 메모리 소자 제조 방법
KR20070053488A (ko) 플래쉬 메모리 소자의 제조방법
KR100602126B1 (ko) 플래시 메모리 셀 및 그 제조 방법
KR100559996B1 (ko) 플래시 메모리 제조 방법
CN116033755A (zh) 一种优化sonos存储器ono栅介质阻挡氧化层均匀性的方法
CN110610856A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant