DE10138510B4

DE10138510B4 - Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation

Info

Publication number: DE10138510B4
Application number: DE10138510A
Authority: DE
Inventors: Dietmar Temmler; Andreas Wich-Glasen
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-08-06
Filing date: 2001-08-06
Publication date: 2006-08-10
Anticipated expiration: 2021-08-07
Also published as: US7294902B2; DE10138510A1; WO2003015159A3; US20050040134A1; TW554468B; WO2003015159A2

Abstract

Verfahren zum Herstellen einer Grabenisolation (20) auf einem Halbleitersubstrat (1),
wobei die Grabenisolation (20) eine erste und eine zweite Isolatorschicht (3, 4) aufweist,
wobei sich die zweite Isolatorschicht (4) von einem Niveau unterhalb der Substratoberfläche bis zu einem Niveau oberhalb der Substratoberfläche erstreckt und im wesentlichen horizontal glatt auf der ersten Isolatorschicht (3) aufliegt,
wobei der Isolationsgraben (2) und die erste und zweite Isolatorschicht (3, 4) im Wesentlichen senkrechte Seitenwände aufweisen, und
wobei die zweite Isolatorschicht (4) eine im Vergleich zur ersten Isolatorschicht (3) höhere Resistenz gegenüber abtragenden und/oder modifizierenden Verfahren aufweist, mit den Verfahrensschritte:
a) Herstellen eines Schichtstapels (9) bestehend aus einer ersten, zweiten und dritten Schicht (5, 6, 7) auf dem Substrat (1);
b) Strukturieren des Schichtstapels (9) um einen Öffnungsbereich (2a) für einen Isolationsgraben (2) herzustellen;
c) Ätzen des Substrats (1) zur Ausbildung des Isolationsgrabens (2) im Öffnungsbereich (2a);...

Description

Die Erfindung betrifft eine Grabenisolation für elektrisch aktive Bauelemente auf einem Halbleitersubstrat, insbesondere eine flache Grabenisolation (Shallow Trench Isolation, STI) und ein Verfahren zur Herstellung einer solchen Grabenisolation.

Grabenisolationen stellen laterale Isolationsstrukturen benachbarter elektrisch aktiver Gebiete dar, die als in einem Halbleitersubstrat geätzte und mit einem elektrisch isolierenden Material gefüllte Gräben ausgebildet sind. Solche Isolationsstrukturen sind notwendig, da aufgrund der hohen Packungsdichte heutiger integrierter Schaltungen (IC) die Abstände der aktiven Bauelemente auf der Halbleiterscheibe derart gering sind, dass es zu starken gegenseitigen Beeinflussungen dieser Bauelemente kommt. Hierbei können auch parasitäre Bauelemente entstehen, die die Funktion der ursprünglichen Bauelemente stören. Grabenisolationen sind dabei Möglichkeiten zur Trennung der benachbarten elektrisch aktiven Gebiete.

Als Material zum Auffüllen der Gräben bei Grabenisolationen wird im allgemeinen Siliziumdioxid (SiO₂) verwendet, das mit Hilfe thermischer Oxidation und Oxidabscheidung in die Grabenstruktur deponiert wird. Bei großen Aspektverhältnissen der Gräben, die aufgrund der abnehmenden gegenseitigen Abstände zwischen den Bauelementen auf einem Halbleitersubstrat entstehen, erweist sich die Verfüllung der Isolationsgräben jedoch als zunehmend schwierig. Insbesondere treten hierbei innere Hohlräume (Lunker) auf, die die Funktion der Grabenisolation bzw. den weiteren Schichtaufbau oberhalb der Grabenisolation stören können.

Darüber hinaus können Schäden, die durch degradierende Prozeßschritte bei der Post-STI-Prozessierung entstehen die Wirkung von Grabenisolationen beeinträchtigen. So sind vor allem die Abtragung und die Aufrauung der Isolatorfüllung für Defekte der Grabenisolation bzw. angrenzender Bauelemente verantwortlich.

Solche Defekte lassen sich durch überhöhte Grabenisolationen und/oder durch Einschränkungen der Post-STI-Prozessierung weitgehend vermeiden.

Zum Schutz der Isolatorschicht der Grabenisolation vor Schäden, die sich bei der Post-STI-Prozessierung ergeben können, schlägt die US 6 146 970 A vor, eine Nitridschicht auf der Isolatorschicht abzuscheiden. Hierzu wird in einem ersten Schritt eine auf einer Haftschicht oberhalb der Substratoberfläche ausgebildeten Polysilizium-Schicht oxidiert. Durch Abtragung der so erzeugten dünnen Oxidschicht entsteht entlang des Isolationsgrabens ein schmales Gebiet offenliegender Substratoberfläche, das bei der anschließenden Verfüllung des Isolationsgrabens ebenfalls aufgefüllt wird. Die Breite des Überlappungsbereiches der Nitriddeckschicht ist dabei durch die Dicke der abgetragenen Oxidschicht vorgegeben.

Aus der US 6,010,947 A ist weiter eine Grabenisolation auf einem Halbleitersubstrat bekannt, bei dem ein aus drei Schichten bestehender Schichtenstapel strukturiert wird und die Grabenisolation sich mit dem umgebenden Substrat treppenförmig überlappt, wobei jedoch keine zusätzliche Versiegelungsschicht vorgesehen ist.

In der US 5,940,716 A wird eine Grabenisolation beschrieben, bei dem ein Isolationsgraben durch Strukturierung eines aus drei Schichten bestehenden Schichtenstapels erzeugt wird, wobei der Isolationsgraben mit einer einzigen Isolationsschicht aufgefüllt wird.

Die US 6,143,626 A beschreibt eine Grabenisolation mit einer ersten und einer zweiten Isolationsschicht, wobei die zweite Isolationsschicht zur Vermeidung bzw. Eliminierung von Voids dient.

Aus der US 6,143,623 A ist eine Grabenisolation bekannt, die einen das Halbleitersubstrat überlappenden Bereich aufweist, der zur Vermeidung von so genannten Bird's Peak Strukturen dient, wobei die Isolationsgrabenfüllung einschichtig aufgebaut ist.

Aus der US 6,251,746 B1 ist eine Grabenisolation in einem Halbleitersubstrat bekannt, bei dem ein Isolationsgraben mit einer Zwei-Schichtenstruktur aufgebaut ist, wobei die obere Isolationsschicht über das Halbleitersubstrat übergreift, jedoch nicht direkt auf dem Halbleitersubstrat aufliegt.

Aus dem Artikel von Shiozawa, K. et al.: Electrical Characteristics of Ultra-Fine Trench Isolation Fabricated by a New Two-Step Filling Process. In: Jpn. J. Appl. Phys. Vol. 35 (1996), Part 2, No. 12 B, 15 December 1996, S. L1625 – L1627 ist ein gattungsgemäßes Verfahren zur Herstellung einer Grabenisolation und eine gattungsgemäße Halbleiterstruktur mit einer solchen Grabenisolation bekannt, bei der in einem Isolationsgraben eine zweischichtige Isolationsstruktur enthalten ist, wobei die obere Isolationsschicht eine höhere Resistenz besitzt und über den Isolationskragen vorsteht.

Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Grabenisolation und eine Halbleiterstruktur mit einer Grabenisolation bereitzustellen, die gegenüber nachfolgenden abtragenden und aufrauenden Prozessschritten weitgehend resistent bleibt.

Diese Aufgabe wird durch ein Verfahren nach einem der Ansprüche 1, 5 und 6 und durch eine Halbleiterstruktur nach einem der Ansprüche 9, 12 und 13 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.

Gemäß der Erfindung werden auf einer Substratoberfläche drei Schichten aufgebracht und dann ein Isolationsgraben mit Hilfe abtragender Prozeßschritte in den drei Schichten sowie dem darunter liegenden Substrat erzeugt. Anschließend wird der Graben mit einer ersten Isolatorschicht und einer dazu selbstjustiert angeordneten isolierenden Versiegelungsschicht gefüllt, wobei die Versiegelungsschicht eine hohe Resistenz aufweist.

Durch die erfindungsgemäße Ausbildung einer Versiegelungsschicht wird die Isolatorschicht im Isolationsgraben vor abtragenden oder modifizierenden Post-STI-Prozessen geschützt. Hierdurch wird unter anderem die Bildung von Lunker-, Voidöffnungen sowie von parasitären Bauelementen vermieden. Darüber hinaus wird die Notwendigkeit einer idealen Verfüllung sowie einer nachträglichen starken Verdichtung der ersten Isolatorschicht reduziert.

Durch die Verwendung eines Schichtstapels mit einer zwischen der Haft- und der Hartmaskenschicht angeordnete Mittelschicht kann bei der Herstellung der Grabenisolation die Dicke der Versiegelungsschicht oberhalb der Substratoberfläche variiert werden.

Durch die erfindungsgemäße Herstellung der Grabenisolation mit Hilfe eines Schichtstapels, de eine oberste Hartmaskenschicht aufweist, lässt sich bei der Strukturierung der darunter liegenden Schichten ein zusätzlicher fotolithographischer Maskenschritt einsparen.

In einer vorteilhaften Ausführungsform der Erfindung wird zur Ausbildung der Versiegelungsschicht die zweite bzw. die erste Schicht mit Hilfe von isotropen Ätzprozessen um einen bestimmten Betrag lateral zurückgeätzt. Dabei lässt sich die laterale Ausdehnung und die Gestalt der zurückgeätzten Bereiche durch gezielte Wahl des Prozessablaufs variieren. Bei der anschließenden Verfüllung des Isolationsgrabens mit der Ver siegelungsschicht werden dann auch die lateral zurückgeätzten Bereiche mit aufgefüllt und bilden einen Kragenbereich entlang des Umfangs des Isolationsgrabens, der die Substratoberfläche unmittelbar entlang deren Kante überdeckt.

Durch den Kragenbereich der Versiegelungsschicht, der die Substratoberfläche entlang des Umfangs des Isolationsgrabens unmittelbar überlappt, wird die direkt unterhalb des Überlappungsbereiches befindliche Substratoberfläche vor abtragenden oder modifizierenden Post-STI-Prozessen geschützt.

Die laterale Ausdehnung sowie die Form des Überlappungsbereichs erfordert lediglich eine geringe Variation des Prozessablaufs. Die Versiegelungsschicht kann somit auf einfache Weise an die spezifischen Anforderungen der jeweiligen integrierten Schaltung (IC) optimal angepasst werden.

Ein weiterer Vorteil der bevorzugten Ausführungsform der Erfindung besteht darin, dass die unmittelbar unterhalb des Kragenbereiches befindliche Substratoberfläche auch nach oben hin elektrisch isoliert ist.

In einer weiteren vorteilhaften Ausführungsform der Erfindung kann die Versiegelungsschicht einen verengten Teilabschnitt aufweisen, der durch die Rückätzung der Versiegelungsschicht oder mittels einer zuvor an den Seitenflanken des Isolationsgrabens ausgebildeten Trennschicht erzeugt wird.

Gemäß einer weiteren bevorzugten Ausführungsform ist vorgesehen eine elektrisch leitende Schicht auf die Substratoberfläche aufzubringen. Die vorzugsweise als eine epitaktische Halbleiterschicht ausgebildete Schicht wird dabei selektiv auf die Substratoberfläche abgeschieden und erstreckt sich dabei auch in die zurückgebildeten Bereiche der Versiegelungsschicht. Hierdurch wird die an die Isolationsgräben angrenzende aktive Substratoberfläche lateral erweitert, was verbesserte elektrische Eigenschaften der innerhalb der erweiterten aktiven Gebiete ausgebildeten aktiven Bauelemente bedingt.

Zwei grundlegende Ausführungsbeispiele der Erfindung mit je zwei Untertypen sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.

Es zeigen:
1A bis 1J eine erfindungsgemäße Prozeßfolge zur Herstellung einer erfindungsgemäßen Grabenisolation mit einem lamellenartigen Überlappungsbereich der Versiegelungsschicht über der Kante des aktiven Halbleitergebietes;
2A bis 2K eine erfindungsgemäße Prozeßfolge zur Herstellung einer erfindungsgemäßen Grabenisolation mit einem T-förmigen Überlappungsbereich der Versiegelungsschicht;
3A bis 3L eine erfindungsgemäße Prozeßfolge zur Herstellung einer erfindungsgemäßen Grabenisolation mit einer im oberen Teilbereich verjüngten Versiegelungsschicht und einer sich in den Bereich des Isolationsgrabens erstreckenden elektrisch leitenden Schicht; und
4A bis 4J zeigen eine weitere erfindungsgemäße Prozeßfolge zur Herstellung einer erfindungsgemäßen Grabenisolation mit jeweils einer durch eine Trennschicht verjüngten Versiegelungsschicht und einer sich in den Bereich des Isolationsgrabens erstreckenden elektrisch leitenden Schicht.
1A zeigt einen Querschnitt durch ein Halbleitersubstrat 1, auf das in vorhergehenden Prozeßschritten ein Schichtstapel 9 aufgebracht wurde. Dieser Schichtstapel 9 besteht aus einer Haftschicht 5, die auf dem Halbleitersubstrat 1 eine dünne Schicht bildet und vorzugsweise aus SiO₂ besteht, einer Mittelschicht 6, die vorzugsweise aus Polysilizium besteht und einer Hartmaskenschicht 7, die vorzugsweise aus Si₃N₄ besteht und als Maske für die Strukturierung der darunter liegenden Schichten benutzt wird.
Im ersten Prozeßschritt des Herstellungsverfahrens wird zunächst eine Fotolackschicht 8 zur Ausbildung einer Maske zur Strukturierung der Isolationsgräben 2 auf die Hartmaskenschicht 7 aufgebracht. Die Fotolackschicht 8 wird mit Hilfe herkömmlicher Verfahren ausgebildet. Danach wird mittels eines anisotropen Ätzverfahrens die Maskenstruktur in die drei darunter liegenden Schichten übertragen.
1B zeigt die Fotolackmaske 8 mit dem durch den anisotropen Ätzvorgang strukturierten Schichtstapel auf dem Halbleitersubstrat 1. Die Struktur der Photolackschicht 8 ist bis zum Halbleitersubstrat 1 übertragen.
Im folgenden Prozeßschritt werden die Isolationsgräben 2 im Halbleitersubstrat 1 definiert. Hierzu wird eine Strukturierung des Halbleitersubstrates 1 mittels eines anisotropen Ätzverfahrens durchgeführt, wobei das Halbleitersubstrat 1 bis zu einer definierten Tiefe abgetragen wird. Da die Hartmaskenschicht 7 eine hohe Resistenz gegenüber dem gewählten Ätzverfahren aufweist, wird sie, wie in 1C gezeigt, durch den Ätzvorgang nur geringfügig abgetragen und dient als Ätzmaske für das Halbleitersubstrat 1.
Im folgenden Prozeßschritt wird eine Isolatorschicht 3 auf der strukturierten Oberfläche ausgebildet. Wie 1D zeigt, werden hierbei die zuvor erzeugten Grabenstrukturen vollständig und lunkerfrei aufgefüllt. Als Isolatormaterial wird vorzugsweise SiO₂ verwendet, weil es sich z.B. im TEOS-CVD-Verfahren auch in engen Isolationsgräben 2 besonders konform abscheiden lässt.
Im folgenden Prozeßschritt werden die oberen Schichtstrukturen bis auf eine geringe Schichtdicke der Hartmaskenschicht 7 planarisierend abgetragen. Hierbei wird vorzugsweise ein chemisch-mechanisches Politurverfahren (CMP) verwendet. 1E zeigt den Schichtstapel mit der planarisierter Oberfläche.
Im folgenden Prozeßschritt wird die Isolatorschicht 3 im Isolationsgraben 2 mit Hilfe eines anisotropen Ätzverfahrens abgetragen, wobei das Ätzverfahren eine hohe Selektivität zur Hartmaskenschicht 7 aufweist und somit die freiliegende Hartmaskenschicht 7 bei diesem Ätzprozess nur geringfügig abtragen wird. Hierbei wird der anisotrope Ätzprozess, wie in 1F gezeigt, vorzugsweise kurz unterhalb des Niveaus der Substratoberfläche gestoppt und die Isolatorschicht 3 in ihrem letzten Abschnitt mit Hilfe eines isotropen Ätzverfahrens weiter abgetragen.
Das isotrope Ätzverfahren weist dabei eine hohe Selektivität zur Hartmaskenschicht 7, zur Mittelschicht 6 und zum Substrat 1 auf, so dass bei diesem Ätzprozess nur die erste Isolatorschicht (3) weiter geätzt und die Haftschicht 5 lateral zurückgeätzt wird. Dabei bildet sich, wie in 1G gezeigt, ein Spalt 10 entlang des Umfangs jedes Isolationsgrabens 2 aus. Die laterale Ausdehnung dieses Spaltes 10 lässt sich dabei durch die Dauer dieses isotropen Ätzprozesses und damit indirekt auch durch die Dauer des vorhergehenden anisotropen Ätzprozesses sehr genau bestimmen.
Die zurückgeätzten Bereiche der Isolatorschicht 3 und der Haftschicht 5 in den Isolationsgräben 2 werden nun im folgenden Prozeßschritt mit einem Versiegelungsmaterial, das vorzugsweise aus Si₃N₄ besteht aufgefüllt. Hierzu wird eine Versiegelungsschicht 4 mittels eines geeigneten Abscheideverfahrens auf die Oberfläche aufgebracht und überzieht, wie in 1H gezeigt, die gesamte Oberfläche in nahezu gleichmäßiger Dicke. Dabei sind die Isolationsgräben 2 bis zu einer Höhe unterhalb der Oberkante der restlichen Hartmaskenschicht 7 aufgefüllt.
Im folgenden Prozeßschritt werden die obersten Schichtstrukturen vorzugsweise bis zu einem Niveau knapp oberhalb der Oberkante der Haftschicht 5 planarisierend abgetragen, so dass nur noch eine dünne Restschicht der Mittelschicht 6 zwischen den Isolationsgräben 2 verbleibt. Dabei wird vorzugsweise ein CMP-verfahren verwendet. 1I zeigt die planarisierte Oberfläche mit den mit der Versiegelungsschicht 4 gefüllten Isolationsgräben 2.
Nach dem groben Abtrag der Mittelschicht 6 werden im folgenden und letzten Prozeßschritt die Reste der Mittelschicht 6 mit Hilfe eines selektiven Ätzverfahrens entfernt. Das Ätzverfahren weist dabei vorzugsweise auch eine hohe Selektivität zur Haftschicht 5 auf, die danach mittels einer weiteren selektiven, isotropen Ätzung entfernt wird.
Die so präparierte Oberfläche des Halbleitersubstrates 1 weist nun, wie in 1J gezeigt, die vollständig ausgebildete Grabenisolation 20 auf, die in ihren unteren Teilbereichen mit einem Isolator 3 bis zu einem Niveau unterhalb der Substratoberfläche gefüllt ist und in ihren oberen Teilbereichen eine darüber angeordnete und bis zu einem Niveau oberhalb der Substratoberfläche reichende Versiegelungsschicht 4 aufweist. Entlang des Umfangs jedes Isolationsgrabens 2 weist die Versiegelungsschicht 4 einen lamellenartigen Bereich 11 auf, der die Substratoberfläche unmittelbar überlappt. Die Versiegelungsschicht 4 besitzt eine hohe Resistenz gegenüber abtragenden und modifizierenden Verfahren, so dass die darunter liegende Isolatorschicht 3 und die überlappten Bereiche der Substratoberfläche vor Einwirkungen nachfolgender Prozeßschritte geschützt sind.
2A bis 2K zeigen Querschnitte durch ein Halbleitersubstrat 1 in verschiedenen Prozeßstadien zur Ausbildung der erfindungsgemäßen Grabenisolation 20 mit einem T-förmigen Überlappungsbereich 14 der Versiegelungsschicht 4 über der Substratoberfläche.
2A zeigt einen Querschnitt durch das Halbleitersubstrat 1, auf der analog zur 1A in vorhergehenden Prozeßschritten ein Schichtstapel 9 aufgebracht wurde. Dieser Schichtstapel 9 besteht aus einer Haftschicht 5, die auf dem Halbleitersubstrat 1 dünn ausgebildet ist und vorzugsweise aus SiO₂ besteht, einer Mittelschicht 6, die vorzugsweise aus Polysilizium besteht und einer Hartmaskenschicht 7, die vorzugsweise aus Si₃N₄ besteht und als Maske für die Strukturierung der darunter liegenden Schichten dient.
Die nachfolgenden Prozeßschritte des Herstellungsverfahrens, wobei Öffnungsbereiche (2a) für die Isolationsgräben 2 innerhalb des Schichtstapels fotolithographisch erzeugt werden, finden analog zum Verfahren aus den 1A bis 1J statt.
2B zeigt die Fotolackschicht 8 auf dem Schichtstapel 9, nachdem die Struktur der entwickelten Fotolackschicht 8 in die darunter liegenden Schichten (5, 6) übertragen wurde. Im Unterschied zur 1B wurde der anisotrope Ätzprozess jedoch nach Durchätzung der Mittelschicht 6 auf der Haftschicht 5 gestoppt.
Anschließend wird mittels eines isotropen Ätzverfahrens, das eine hohe Selektivität zu der Haftschicht 5 und der Hartschicht 7 aufweist, die Mittelschicht 6 um einen definierten Betrag lateral zurückgeätzt. Die laterale Ausdehnung der zurückgeätzten Bereiche 12a der Mittelschicht 6 lässt sich dabei über die Dauer des isotropen Ätzschrittes sehr genau festlegen. 2C zeigt die zurückgeätzte Mittelschicht 6.
Im folgenden Prozeßschritt wird die Haftschicht 5 mit Hilfe eines anisotropen Ätzverfahrens strukturiert. Hierbei dient die Hartmaskenschicht 7 als Ätzmaske, so dass die ursprüngliche Struktur des Fotolackes 8 nun in die Haftschicht 5 übertragen wird.
In den folgenden Prozeßschritten finden die Definition und die Verfüllung der Isolationsgräben 2 im Halbleitersubstrat 1 sowie die anschließende Planarisierung der Oberfläche analog zu den in den 1C bis 1F dargestellten Prozessen statt.
2E zeigt dabei die innerhalb des Halbleitersubstrates 1 ausgebildeten Isolationsgräben 2. Hierbei wurde die Struktur der Hartmaskenschicht 7 mit Hilfe eines anisotropen Ätzschrittes auf das Halbleitersubstrat 1 übertragen.
2F zeigt das Halbleitersubstrat 1 nach der Ausbildung der ersten Isolatorschicht 3, die vorzugsweise aus SiO₂ besteht. Hierbei wurden die Isolationsgräben 2 vorzugsweise mit Hilfe des TEOS-Verfahrens konform aufgefüllt, wobei auch die durch die Rückätzung der Mittelschicht 6 erzeugten Bereiche 12a mit aufgefüllt wurden.
2G zeigt das Halbleitersubstrat 1 nach einem planarisierenden Abtrageverfahren. Vorzugsweise sind dabei die obersten Schichten (3, 7) mit Hilfe eines CMP-Verfahrens bis auf eine geringe Restdicke der Hartmaskenschicht 7 abgetragen worden.
Im folgenden Prozeßschritt wird die Isolatorschicht 3 mit Hilfe eines planarisierenden Ätzverfahrens bis zu einem Niveau unterhalb der Substratoberfläche abgetragen, wobei bei der Ätzung, wie in 2H gezeigt, die durch die Rückätzung der Mittelschicht 6 freigelegten Bereiche 12b der Haftschicht 5 mit abgetragen werden.
Im folgenden Prozeßschritt werden die Isolationsgräben 2 analog zu dem in 1H dargestellten Prozessschritt mit einer Versiegelungsschicht 4 aufgefüllt. Die Versiegelungsschicht 4, die vorzugsweise aus Si₃N₄ besteht, wird dabei mit Hilfe eines geeigneten Abscheideverfahrens auf die gesamte Oberfläche aufgebracht. Wie in 2I gezeigt, werden dabei auch die abgetragenen Bereiche der Haftschicht 5 sowie die in den vorangehenden Prozeßschritten zurückgeätzten Bereiche 12a der Mittelschicht 6 konform aufgefüllt. Die Isolationsgräben 2 werden dabei mindestens bis zur Unterkante der Mittelschicht 6 mit der Versiegelungsschicht 4 gefüllt.
Die folgenden Prozeßschritte erfolgen analog zu den in den 1I und 1J gezeigten Prozeßschritten. Hierbei werden zunächst die obersten Schichtstrukturen bis zu einer definierten Tiefe vorzugsweise mit Hilfe eines CMP-Verfahrens planarisierend abgetragen. Die Tiefe des Abtrags bestimmt die Dicke der zweiten Isolatorschicht 4 und kann der jeweiligen Anwendung genau angepasst werden. Wie in 2J gezeigt, wird die Isolatorschicht 4 vorzugsweise bis zu einem Niveau knapp oberhalb der Oberkante der Haftschicht 5 abgetragen, so dass lediglich eine dünne Restschicht der Mittelschicht 6 verbleibt.
Anschließend werden die Reste der Mittelschicht 6 sowie die Haftschicht 5, wie in 2K gezeigt, mit Hilfe selektiver Ätzungen entfernt.
Die so präparierte Oberfläche des Halbleitersubstrates 1 weist nun, wie in 2K gezeigt, die vollständig ausgebildete Grabenisolation 20 auf, die in ihren unteren Teilbereichen mit einem Isolator 3 bis zu einem Niveau unterhalb des Niveaus der Substratoberfläche gefüllt ist und in ihren oberen Teilbereichen eine darüber liegende und sich bis zu einem Niveau oberhalb der Substratoberfläche erstreckende Versiegelungsschicht 4 aufweist. Entlang des Umfangs jedes Isolationsgrabens 2 weist die Versiegelungsschicht 4 einen T-förmigen Kragenbereich 13 auf, der das unmittelbar darunter liegende Substrat 1 selbstjustierend bedeckt und vor Einwirkungen nachfolgender Prozeßschritte schützt.
3A bis 3L zeigen einen Querschnitt durch ein Halbleitersubstrat 1 in verschiedenen Prozeßstadien zur Ausbildung einer mit einer Versieglungsschicht 4 abgeschlossenen Grabenisolation 20 und einer auf der Substratoberfläche ausgebildeten und sich in zurückgeätzte Bereiche der Versiegelungsschicht 4 erstreckenden elektrisch leitenden Schicht 1a.
3A bis 3E zeigen eine zu den in 1A bis 1E gezeigten Prozeßschritten analoge Prozessfolge. Wie in 3A gezeigt, wird hierbei ein Schichtstapel 9, bestehend aus einer Haftschicht 5, einer Mittelschicht 6 und einer Hartmaskenschicht 7 auf einem Halbleitersubstrat 1 erzeugt und mit Hilfe eines fotolithographischen Verfahrens Öffnungsbereiche innerhalb des Schichtstapels 9 strukturiert. Dabei dient die in 3B gezeigte Fotolackschicht 8 als Maske.
3C zeigt drei innerhalb des Substrates 1 ausgebildete Isolationsgräben 2. Hierbei wurde mit Hilfe eines anisotropen Ätzverfahrens die Struktur der Hartmaskenschicht 7 in das Substrat 1 übertragen. Anschließend wird eine erste Isolatorschicht 3 auf der Oberfläche der Schichtstrukturen ausgebildet und füllt, wie in 3D gezeigt, die Isolationsgräben 2 vollständig aus.
3E zeigt den planarisierten Schichtstapel 9. Hierbei wurde die erste Isolatorschicht 3 und die Hartmaskenschicht 7 bis auf eine Restdicke der Hartmaskenschicht 7 mit Hilfe eines CMP-Verfahrens abgetragen.
Im folgenden Prozeßschritt wird die erste Isolatorschicht 3, wie in 3F gezeigt, vorzugsweise mit Hilfe eines anisotropen Ätzverfahrens bis auf eine bestimmte Tiefe unterhalb der Substratoberfläche planarisierend abgetragen.
Anschließend wird analog zu den in den 1H und 2I gezeigten Prozessen auf die Oberfläche der Schichtstrukturen ein weiterer Isolator 4 abgeschieden. Hierbei werden, wie in 3G gezeigt, auch die im vorangegangenen Prozeßschritt zurückgeätzten Bereiche der Isolatorschicht 3 in den Isolati onsgräben 2 konform bis zu einer Höhe unterhalb der Oberkante der Hartmaskenschicht 7 aufgefüllt.
Im folgenden Prozeßschritt werden, wie in 3H gezeigt, die Versiegelungsschicht 4, die Hartmaskenschicht 7 und die Mittelschicht 6 analog zu den in den 1I und 2J dargestellten Prozessen bis auf eine Restdicke der Mittelschicht 6 abgetragen. Hierbei wird vorzugsweise ein CMP-Verfahren verwendet.
Im folgenden Prozeßschritt wird, wie in 3I gezeigt, die verbliebene Mittelschicht 6 vorzugsweise mit Hilfe eines isotropen Ätzverfahrens selektiv entfernt.
Zur Vergrößerung der an die Isolationsgräben 2 angrenzenden aktiven Gebiete 14 wird die Versiegelungsschicht 4 innerhalb der Isolationsgräben lateral um einen bestimmten Betrag zurückgeätzt und die hierbei entstehenden Bereiche mit einem elektrisch leitenden Material 1a aufgefüllt.
3J zeigt die vorzugsweise mit Hilfe eines selektiven isotropen Ätzverfahrens zurückgeätzte Versiegelungsschicht 4 innerhalb der Isolationsgräben 2. Dabei weist die Versiegelungsschicht 4, wie in 3J schematisch dargestellt, das typische isotrope Ätzprofil auf, wobei die gesamte Oberfläche der Versiegelungsschicht 4 um einen bestimmten Betrag abgetragen und die Breite der oberen Bereiche der Versiegelungsschicht 4 reduziert wurde. Gleichzeitig wurde der Randbereich und die Oberkante der Versiegelungsschicht 4 innerhalb jedes Isolationsgrabens 2 zurückgeätzt, wobei die Randbereiche bis etwa auf das Niveau der Substratoberfläche zurückgebildet wurden.
Anschließend wird die verbliebene Haftschicht 5, wie 3K zeigt, mit Hilfe eines isotropen, selektiven Ätzverfahrens vollständig entfernt.
Im folgenden Prozeßschritt wird eine elektrisch leitende Schicht 1a auf die Substratoberfläche und die zurückgebildeten Randbereiche der Versiegelungsschicht 4 bis vorzugsweise knapp unterhalb der Oberkante der Versiegelungsschicht 7 abgeschieden. Hierbei wird vorzugsweise ein selektives Epitaxieverfahren verwendet, wobei auf dem Halbleitersubstrat 1 vorzugsweise eine Halbleiterschicht 1a kristallin aufwächst. Aufgrund der Selektivität dieses Prozesses wächst das epitaktische Halbleitermaterial lediglich auf der Substratoberfläche auf. Da bei diesem Prozess die epitaktische Halbleiterschicht 1a durch die Anlagerung des Halbleitermaterials an die vertikalen Bereichen der Substratoberfläche auch lateral wächst, werden die zuvor erzeugten Randbereiche der Versiegelungsschicht 4 zunehmend von der epitaktischen Halbleiterschicht 1a bedeckt.
Die epitaktische Halbleiterschicht 1a besteht vorzugsweise aus demselben Halbleitermaterial wie das Substrat 1. Durch das epitaktische Aufwachsen entsteht hierbei ein optimaler Übergang zwischen dem Substrat 1 und der epitaktischen Halbleiterschicht 1a. Zugleich werden die üblicherweise im Oberflächenbereich des Substrates 1 definierten aktiven Gebiete lateral in das Gebiet der Isolationsgräben 2 erweitert.
4A bis 4L zeigen einen Querschnitt durch ein Halbleitersubstrat 1 in verschiedenen Prozeßstadien zur Ausbildung von einer erfindungsgemäß mit einer Versiegelungsschicht 4 abgeschlossenen Grabenisolation 20 und einer auf der Substratoberfläche ausgebildeten und sich in die durch Rückätzung von Trennschichten 4a gebildeten Bereiche der Grabenisolation 20 erstreckenden elektrisch leitenden Schicht 1a.
4A bis 4F zeigen eine zu den in 4A bis 1F gezeigten Prozeßschritten analoge Prozessfolge.
4A zeigt einen Schichtstapel 9, bestehend aus einer Haftschicht 5, einer Mittelschicht 6 und einer Hartmaskenschicht 7 auf einem Halbleitersubstrat 1.
Innerhalb des Schichtstapels 9 werden in 4B mit Hilfe eines fotolithographischen Verfahrens Öffnungsbereiche für die Isolationsgräben 2 strukturiert.
4C zeigt drei komplett ausgebildete Isolationsgräben 2 innerhalb des Substrates 1.
4D zeigt die mit einem ersten Isolator 3 verfüllten Isolationsgräben 2.
4E zeigt die Schichtstrukturen nach einer planarisierenden Abtragung. Hierbei wurde vorzugsweise mit Hilfe eines CMP-Verfahrens die erste Isolatorschicht 3 sowie die Hartmaskenschicht 7 vorzugsweise bis auf eine geringe Restdicke der Hartmaskenschicht 7 abgetragen.
4F zeigt die zurückgeätzte erste Isolatorschicht 3. Hierbei wurde die erste Isolatorschicht 3 vorzugsweise mit Hilfe eines selektiven anisotropen Ätzverfahrens planarisierend bis zu einem bestimmten Niveau unterhalb der Substratoberfläche abgetragen.
Im weiteren Prozessverlauf wird eine Versiegelungsschicht 4 innerhalb jedes Isolationsgrabens 2 hergestellt. Zur Ausweitung der unmittelbar an die Isolationsgräben 2 angrenzenden aktiven Gebiete 14 auf Bereiche der Isolationsgräben 2 wird die Versiegelungsschicht 4 mit einem reduzierten Querschnitt erzeugt. Hierzu wird, wie in 4G gezeigt, auf den Seitenwänden des Isolationsgrabens 2 sowie auf den Seitenwänden des Schichtstapels 9 innerhalb des Öffnungsbereiches 2a eine dünne Trennschicht 4a erzeugt. Hierbei wird vorzugsweise mit Hilfe eines Schichtabscheide-Verfahrens aus der Gasphase (CVD), eines Oxidationsverfahren bzw. mit Hilfe einer Kombi nation beider Verfahren eine dünne Oxidschicht auf den Innenfläche der Isolationsgräben 2 und des Öffnungsbereiches 2a erzeugt und anschließend vorzugsweise mit Hilfe eines anisotropen Ätzverfahrens bis auf die vertikalen Bereiche der Trennschicht 4a wieder entfernt.
Anschließend wird eine Versiegelungsschicht 4 der Isolationsgräben 2 hergestellt, wobei die Versiegelungsschicht, wie in 4H gezeigt, auf die gesamte Oberfläche der Halbleiterscheibe abgeschieden wird. Die Versiegelungsschicht 4 füllt die Isolationsgräben 2 vorzugsweise bis mindestens der Unterkante der Mittelschicht 6 konform auf.
Im folgenden Prozeßschritt erfolgt eine planarisierende Abtragung der obersten Schichten. Hierbei wird vorzugsweise mit Hilfe eines CMP-Verfahrens die Versiegelungsschicht 4, die Trennschicht 4a, die Hartmaskenschicht, und die Mittelschicht 6, wie in 4I gezeigt, bis auf eine Restdicke der Mittelschicht 6 abgetragen. Die hierbei verbleibende Versiegelungsschicht 4 bestimmt die maximale Dicke der anschließend hergestellten epitaktischen Halbleiterschicht 1a.
Nach der Planarisierung der Oberfläche folgt im anschließenden Prozeßschritt die Abtragung der Trennschicht 4a zur Erzeugung der erweiterten Bereiche für die epitaktische Halbleiterschicht 1a. Hierbei wird die Trennschicht 4a vorzugsweise mit Hilfe eines isotropen Ätzverfahrens komplett bzw. bis auf eine geringe Restdicke abgetragen. Dabei wird vorzugsweise ein Ätzverfahren gewählt, das auch die Haftschicht, wie in 4K gezeigt, komplett entfernt.
Der letzte Prozeßschritt erfolgt analog zum Prozeßschritt aus 3L. Hierbei wird, wie in 4L gezeigt, eine elektrisch leitende Schicht 1a, die vorzugsweise aus dem selben Halbleitermaterial besteht wie das Substrat 1, epitaktisch auf der Substratoberfläche aufgewachsen. Durch die an den vertikalen Flanken des Substrates 1 lateral aufwachsende Halbleiterschicht 1a wird die Versiegelungsschicht 4 der Isolationsgräben 2 eng umfasst und die aktiven Gebiete 14 in den Bereich der Isolationsgräben 2 lateral erweitert.

1: Halbleitersubstrat
1a: epitaktische Halbleiterschicht
2a: Öffnungsbereich für einen Isolationsgraben
2: Isolationsgraben
3: untere Trenchfüllung
4: Si₃N₄-Versiegelungsschicht
5: dünne SiO₂-Haftschicht
4a: dünne Trennschicht
6: Polysilizium-Mittelschicht
7: Si₃N₄-Hartmaskenschicht
8: Fotolackschicht
9: Schichtstapel
10: lamellenförmiger Spalt
11: lamellenförmiger Überlappungsbereich
12a: zurückgeätzter Bereich der Mittelschicht
12b: abgetragener Bereich der Haftschicht
13: T-förmiger Überlappungsbereich
14: aktives Gebiet
20: Grabenisolation

Claims

Verfahren zum Herstellen einer Grabenisolation (20) auf einem Halbleitersubstrat (1), wobei die Grabenisolation (20) eine erste und eine zweite Isolatorschicht (3, 4) aufweist, wobei sich die zweite Isolatorschicht (4) von einem Niveau unterhalb der Substratoberfläche bis zu einem Niveau oberhalb der Substratoberfläche erstreckt und im wesentlichen horizontal glatt auf der ersten Isolatorschicht (3) aufliegt, wobei der Isolationsgraben (2) und die erste und zweite Isolatorschicht (3, 4) im Wesentlichen senkrechte Seitenwände aufweisen, und wobei die zweite Isolatorschicht (4) eine im Vergleich zur ersten Isolatorschicht (3) höhere Resistenz gegenüber abtragenden und/oder modifizierenden Verfahren aufweist, mit den Verfahrensschritte: a) Herstellen eines Schichtstapels (9) bestehend aus einer ersten, zweiten und dritten Schicht (5, 6, 7) auf dem Substrat (1); b) Strukturieren des Schichtstapels (9) um einen Öffnungsbereich (2a) für einen Isolationsgraben (2) herzustellen; c) Ätzen des Substrats (1) zur Ausbildung des Isolationsgrabens (2) im Öffnungsbereich (2a); d) Abscheiden eines ersten Isolators (3) zum Auffüllen des Isolationsgrabens (2); e) Abtragen des ersten Isolators (3) bis zu einem Niveau unterhalb der Substratoberfläche; f) Abscheiden eines zweiten Isolators (4) auf dem ersten Isolator (3) zum Auffüllen des Isolationsgrabens (2); g) planarisierendes Abtragen des zweiten Isolators (4) und der zweiten Schicht (6) bis auf eine vorbestimmte Schichtdicke der zweiten Schicht (6); und h) Abtragen des verbleibenden Schichtstapels (9), dadurch gekennzeichet, dass die zweite Schicht (6) und/oder erste Schicht (5) lateral abgetragen werden, und dass die durch das laterale Abtragen der zweiten Schicht (6) und/oder der ersten Schicht (5) erzeugten Bereiche (10, 12a, 12b) beim Abscheiden des zweiten Isolators (4) mit aufgefüllt werden.
Verfahren nach Anspruch 1, dadurch gekennzeichet, dass der Verfahrensschritt b) die folgenden Verfahrensschritte umfasst: b1) Strukturieren der dritten und der zweiten Schicht (7, 6) mit Hilfe eines anisotropen Ätzverfahrens, um einen Öffnungsbereich (2a) für einen Isolationsgraben (2) vorzuprägen; b2) laterales Ätzen der zweiten Schicht (6) um einen bestimmten Betrag mit Hilfe eines isotropen Ätzverfahrens; und b3) anisotropes Ätzen der ersten Schicht (5) um einen Öffnungsbereich (2a) für einen Isolationsgraben (2) herzustellen.
Verfahren nach Anspruch 2, dadurch gekennzeichet, dass beim Verfahrensschritt e) auch die durch das isotrope Ätzen der zweiten Schicht (6) freigelegten Bereiche (12b) der ersten Schicht (5) entfernt werden.
Verfahren nach Anspruch 1, dadurch gekennzeichet, dass der Verfahrensschritt e) die folgenden Verfahrensschritte umfasst: e1) weiteres Abtragen des ersten Isolators (3) bis zu einem Niveau oberhalb der vorgesehenen Abtragtiefe mit Hilfe eines anisotropen Ätzverfahrens; und e2) Abtragen des ersten Isolators (3) und der ersten Schicht (5) mit Hilfe eines isotropen Ätzverfahrens, wobei der erste Isolator (3) bis zur vorgesehenen Abtragtiefe abgetragen und die erste Schicht (5) um einem bestimmten Betrag lateral zurückgeätzt wird.
Verfahren zum Herstellen einer Grabenisolation (20) auf einem Halbleitersubstrat (1), wobei die Grabenisolation (20) eine erste und eine zweite Isolatorschicht (3, 4) aufweist, wobei sich die zweite Isolatorschicht (4) von einem Niveau unterhalb der Substratoberfläche bis zu einem Niveau oberhalb der Substratoberfläche erstreckt und im wesentlichen horizontal glatt auf der ersten Isolatorschicht (3) aufliegt, wobei der Isolationsgraben (2) und die erste und zweite Isolatorschicht (3, 4) im Wesentlichen senkrechte Seitenwände aufweisen, und wobei die zweite Isolatorschicht (4) eine im Vergleich zur ersten Isolatorschicht (3) höhere Resistenz gegenüber abtragenden und/oder modifizierenden Verfahren aufweist, mit den Verfahrensschritten: a) Herstellen eines Schichtstapels (9) bestehend aus einer ersten, zweiten und dritten Schicht (5, 6, 7) auf dem Substrat (1); b) Strukturieren des Schichtstapels (9) um einen Öffnungsbereich (2a) für einen Isolationsgraben (2) herzustellen; c) Ätzen des Substrats (1) zur Ausbildung des Isolationsgrabens (2) im Öffnungsbereich (2a); d) Abscheiden eines ersten Isolators (3) zum Auffüllen des Isolationsgrabens (2); e) Abtragen des ersten Isolators (3) bis zu einem Niveau unterhalb der Substratoberfläche; f) Abscheiden eines zweiten Isolators (4) auf dem ersten Isolator (3) zum Auffüllen des Isolationsgrabens (2); g) planarisierendes Abtragen des zweiten Isolators (4) und der zweiten Schicht (6) bis auf eine vorbestimmte Schichtdicke der zweiten Schicht (6); und h) Abtragen des verbleibenden Schichtstapels (9), dadurch gekennzeichet, dass der Verfahrensschritt h) die folgenden Verfahrensschritte umfasst: h1) Abtragen der zweiten Schicht (6) mit Hilfe eines selektiven Ätzverfahrens; h2) Reduzieren des Querschnitts des oberen Bereiches des zweiten Isolators (4) mit Hilfe eines selektiven isotropen Ätzverfahrens; und h3) Abtragen der ersten Schicht (5) mit Hilfe eines selektiven Ätzverfahrens; und dass anschließend eine elektrisch leitende Schicht (1a) auf der Halbleiteroberfläche aufgewachsen wird.
Verfahren zum Herstellen einer Grabenisolation (20) auf einem Halbleitersubstrat (1), wobei die Grabenisolation (20) eine erste und eine zweite Isolatorschicht (3, 4) aufweist, wobei sich die zweite Isolatorschicht (4) von einem Niveau unterhalb der Substratoberfläche bis zu einem Niveau oberhalb der Substratoberfläche erstreckt und im wesentlichen horizontal glatt auf der ersten Isolatorschicht (3) aufliegt, wobei der Isolationsgraben (2) und die erste und zweite Isolatorschicht (3, 4) im Wesentlichen senkrechte Seitenwände aufweisen, und wobei die zweite Isolatorschicht (4) eine im Vergleich zur ersten Isolatorschicht (3) höhere Resistenz gegenüber abtragenden und/oder modifizierenden Verfahren aufweist, mit den Verfahrensschritten: a) Herstellen eines Schichtstapels (9) bestehend aus einer ersten, zweiten und dritten Schicht (5, 6, 7) auf dem Substrat (1); b) Strukturieren des Schichtstapels (9), um einen Öffnungsbereich (2a) für einen Isolationsgraben (2) herzustellen; c) Ätzen des Substrats (1) zur Ausbildung des Isolationsgrabens (2) im Öffnungsbereich (2a); d) Abscheiden eines ersten Isolators (3) zum Auffüllen des Isolationsgrabens (2); e) Abtragen des ersten Isolators (3) bis zu einem Niveau unterhalb der Substratoberfläche; f) Abscheiden eines zweiten Isolators (4) auf dem ersten Isolator (3) zum Auffüllen des Isolationsgrabens (2); g) planarisierendes Abtragen des zweiten Isolators (4) und der zweiten Schicht (6) bis auf eine vorbestimmte Schichtdicke der zweiten Schicht (6); und h) Abtragen des verbleibenden Schichtstapels (9), dadurch gekennzeichet, dass vor dem Verfahrenschritt f) eine dünne Trennschicht (4a) auf den Seitenwänden des Schichtstapels (9) und des Isolationsgrabens (2) erzeugt wird; und dass im Verfahrensschritt h) die Trennschicht (4a) komplett oder bis auf eine geringe Restdicke mit abgetragen wird; und dass anschließend eine elektrisch leitende Schicht (1a) auf der Halbleiteroberfläche aufgewachsen wird.
Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichet, dass der Verfahrensschritt e) die folgenden Verfahrensschritte umfasst: e3) planarisierendes Abtragen des ersten Isolators (3) und der dritten Schicht (7) bis auf eine Restdicke der dritten Schicht (7); und e4) planarisierendes Abtragen des ersten Isolators (3) bis zu einem Niveau unterhalb der Substratoberfläche.
Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichet, dass der erste Isolator (3) ein Siliziumoxid und der zweite Isolator (4) ein Siliziumnitrid ist, und dass die erste Schicht (5) eine SiO₂-Schicht, die zweite Schicht (6) eine amorphe oder polykristalline Siliziumschicht und die dritte Schicht (7) eine Siliziumnitridschicht ist.
Halbleiterstruktur mit einer Grabenisolation (20) in einem Halbleitersubstrat (1), wobei ein Isolationsgraben (2) eine erste und zweite Iso latorschicht (3, 4) aufweist, wobei sich die zweite Isolatorschicht (4) von einem Niveau unterhalb der Substratoberfläche bis zu einem Niveau oberhalb der Substratoberfläche erstreckt und im wesentlichen horizontal glatt auf der ersten Isolatorschicht (3) aufliegt, wobei der Isolationsgraben (2) und die erste und zweite Isolatorschicht (3, 4) im Wesentlichen senkrechte Seitenwände aufweisen, und wobei die zweite Isolatorschicht (4) eine im Vergleich zur ersten Isolatorschicht (3) höhere Resistenz gegenüber abtragenden und/oder modifizierenden Verfahren aufweist, dadurch gekennzeichet, dass die zweite Isolatorschicht (4) entlang des Umfangs des Isolationsgrabens (2) einen Kragenbereich (11, 13) aufweist, und dass der Kragenbereich (11, 13) unmittelbar auf der Oberfläche des Halbleitersubstrats (1) ausgebildet ist und diese mit einer definierten lateralen Ausdehnung überlappt.
Halbleiterstruktur nach Anspruch 9, dadurch gekennzeichet, dass der Kragenbereich (11) der zweiten Isolatorschicht (4) stufig bzw, lamellenartig ausgebildet ist.
Halbleiterstruktur nach einem der Ansprüche 9 oder 10, dadurch gekennzeichet, dass der Kragenbereich (11) der zweiten Isolatorschicht (4) eine laterale Ausdehnung von 3 nm – 100 nm aufweist.
Halbleiterstruktur mit einer Grabenisolation (20) in einem Halbleitersubstrat (1), wobei ein Isolationsgraben (2) eine erste und zweite Isolatorschicht (3, 4) aufweist, und wobei sich die zweite Isolatorschicht (4) von einem Niveau unterhalb der Substratoberfläche bis zu einem Niveau oberhalb der Substratoberfläche erstreckt und im wesentlichen horizontal glatt auf der ersten Isolatorschicht (3) aufliegt, wobei der Isolationsgraben (2) und die erste und zweite Isolatorschicht (3, 4) im Wesentlichen senkrechte Seitenwände aufweisen, und wobei die zweite Isolatorschicht (4) eine im Vergleich zur ersten Isolatorschicht (3) höhere Resistenz gegenüber abtragenden und/oder modifizierenden Verfahren aufweist, dadurch gekennzeichet, dass ein oberer Teilbereich der zweiten Isolatorschicht (4) eine gegenüber einem unteren Teilbereich der zweiten Isolatorschicht (4) reduzierte laterale Ausdehnung aufweist, und dass eine elektrisch leitende Schicht (1a) unmittelbar auf der Oberfläche des Halbleitersubstrats (1) bis zu einem Niveau unterhalb der Oberkante der zweiten Isolatorschicht (4) ausgebildet ist und die zweite Isolatorschicht (4) entlang des Umfangs des Isolationsgrabens (2) lateral überlappt und dabei mindestens auf einem Teil der Oberfläche der zweiten Isolatorschicht (4) unmittelbar aufliegt.
Halbleiterstruktur mit einer Grabenisolation (20) in einem Halbleitersubstrat (1), wobei ein Isolationsgraben (2) eine erste und zweite Isolatorschicht (3, 4) aufweist, wobei sich die zweite Isolatorschicht (4) von einem Niveau unterhalb der Substratoberfläche bis zu einem Niveau oberhalb der Substratoberfläche erstreckt und im wesentlichen horizontal glatt auf der ersten Isolatorschicht (3) aufliegt, wobei der Isolationsgraben (2) und die erste und zweite Isolatorschicht (3, 4) im Wesentlichen senkrechte Seitenwände aufweisen, und wobei die zweite Isolatorschicht (4) eine im Vergleich zur ersten Isolatorschicht (3) höhere Resistenz gegenüber abtragenden und/oder modifizierenden Verfahren aufweist, dadurch gekennzeichet, dass die zweite Isolatorschicht (4) eine gegenüber der ersten Isolatorschicht (3) reduzierte laterale Ausdehnung aufweist, und dass eine elektrisch leitende Schicht (1a) unmittelbar auf der Oberfläche des Halbleitersubstrats (1) bis zu einem Niveau unterhalb der Oberkante der zweiten Isolatorschicht (4) ausgebildet ist, sich in den Isolationsgraben (2) erstreckt und die zweite Isolatorschicht (4) am Rand einschließt.
Halbleiterstruktur nach Anspruch 12 oder 13, dadurch gekennzeichet, dass die elektrisch leitende Schicht (1a) eine epitaktisch erzeugte Halbleiterschicht ist.