DE102004005804A1 - Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben - Google Patents

Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben Download PDF

Info

Publication number
DE102004005804A1
DE102004005804A1 DE102004005804A DE102004005804A DE102004005804A1 DE 102004005804 A1 DE102004005804 A1 DE 102004005804A1 DE 102004005804 A DE102004005804 A DE 102004005804A DE 102004005804 A DE102004005804 A DE 102004005804A DE 102004005804 A1 DE102004005804 A1 DE 102004005804A1
Authority
DE
Germany
Prior art keywords
trench
layer
filling
sio
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004005804A
Other languages
English (en)
Other versions
DE102004005804B4 (de
Inventor
Karlheinz Freywald
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102004005804A priority Critical patent/DE102004005804B4/de
Priority to PCT/DE2005/000197 priority patent/WO2005076344A1/de
Priority to US10/588,415 priority patent/US7989310B2/en
Priority to EP05714947A priority patent/EP1716593A1/de
Publication of DE102004005804A1 publication Critical patent/DE102004005804A1/de
Application granted granted Critical
Publication of DE102004005804B4 publication Critical patent/DE102004005804B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Abstract

Es wird ein Verfahren angegeben, das die Verfüllung von Isolationsgräben unter ausschließlicher Nutzung von CMOS-Standardprozessen ermöglicht. Dabei wird zur Grabenverfüllung nur Siliziumdioxid verwendet. Es verbleiben Hohlräume im Grabeninneren, was aus Gründen der Reduzierung elastischer Spannungen als Vorteil angesehen wird. Die Tiefenlage des Verschlusspunktes eines verbleibenden Hohlraumes ist steuerbar. Der Verschlusspunkt wird so tief unter die Oberfläche gelegt, dass ein nachträgliches Öffnen der Hohlräume bei den folgenden Prozessschritten sicher verhindert wird. Das Verschließen des verbleibenden Hohlraumes erfolgt mit einem Abscheidungsverfahren, das bei niedrigem Druck arbeitet. Das Verfahren zur Verfüllung von Isolationsgräben nutzt CVD-Abscheidungen und RIE-Ätzungen.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von verfüllten Isolationsgräben in Silizium unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete (Isoliergräben; Trenngräben) auf einer SOI-Scheibe. Dabei wird zum Verfüllen ausschließlich Siliziuimdioxid verwendet. Das Verfahren führt zu hermetisch verschlossenen Hohlräumen im Graben. Diese verbleibenden Hohlräume sind bezüglich der Reduzierung von elastischen Spannungen vorteilhaft. Das Verfahren gewährleistet die Verfüllung für Gräben mit kleinem bis zu sehr großem Aspektverhältnis und mit verschiedenen Winkeln der Seitenwände.
  • Die gewöhnlichen Trenngräben zur dielektrischen Isolation von verschiedenen Schaltungsteilen erfüllen im allgemeinen nicht die Anforderungen von mikroelektromechanischen Systemen (MEMS) in Bezug auf Stressminimierung und Einsatz eines gleichartigen Verfüllmaterials, das bei Bedarf nachträglich auch wieder hoch selektiv gegenüber Silizium an definierten Stellen entfernt werden kann.
  • Die meisten herkömmlichen Verfahren gehen davon aus, verbleibende Hohlräume zu vermeiden. Das geschieht dadurch, dass Engstellen bei der Grabenverfüllung entweder vermieden werden (V-förmige Grabenprofile, spezielle Abscheideverfahren) oder aufgetretene Engstellen wieder durch gezieltes Rückätzen entfernt werden.
  • Die Verhinderung von Hohlräumen wird herkömmlich durch eine V-förmige Grabengeometrie mit spezieller Kantengestaltung ermöglicht, siehe Patent US 6,180,490 B1 . Auch in diesem Fall ist das Aspektverhältnis des zu verfüllenden Grabens begrenzt.
  • Bekannte Methoden zur Grabenisolation von Halbleiterbauelementen nutzen flache Gräben, die in den meisten Fällen frei von Hohlräumen sein sollen. Im Patent US 6,261,921 B1 wird ein solches Verfahren beschrieben, das für flache Gräben anwendbar ist, einen V-förmigen Graben verwendet, und zur zusätzlichen Kantenrücksetzung eine Siliziumnitridschicht verwendet.
  • Im Patent US 2002/0076915 A1 wird eine Verfüllung mit Polysilizium, das auf einer Isolierschicht abgeschieden wird, beschrieben. Dieses Verfahren wird für SOI-Scheiben zur Herstellung von integrierten Schaltungen angewendet, erlaubt aber ebenfalls keine hohen Aspektverhältnisse des zu verfüllenden Grabens. Als Besonderheit wird hier ein Aufweiten der Grabenöffnung durch Rückätzen von überstehendem Material an der Grabenöffnung, das sich bei der Verfüllung ungewollt bildet, zur Vermeidung von Hohlräumen beschrieben.
  • Ein ähnliches Verfahren, jedoch für Gräben im Halbleiter (keine SOI-Scheibe) wird für sehr flache Gräben mit einer Tiefe von weniger als 1 μm im Patent US 6,140,207 beschrieben. Hier wird ebenfalls eine Aufweitung der Grabenöffnung durch eine Schräge im Silizium realisiert.
  • Im Patent US 5,872,058 wird ein spezielles Abscheideverfahren für eine dielektrische Isolierschicht (SiO2 oder ein anderes Material) angegeben. Dieses Verfahren nutzt spezielle Abscheidebedingungen wobei die Abscheiderate und die Ätzrate mit unterschiedlichen Gaskonzentrationen so eingestellt werden, dass Engstellen im Graben beim Verfüllen vermieden werden, und so eine weitgehend hohlraumfreie Verfüllung von Gräben ermöglicht wird. Das Aspektverhältnis wird mit 3 : 1 oder größer angegeben. Ein Verfüllen von A-förmigen Grabenstrukturen erscheint auch hier nicht ohne bleibende Hohlräume möglich.
  • Zweck der Erfindung ist die kostensparende Realisierung von dielektrisch isolierten Trenngräben (Isolationsgräben) im Rahmen der CMOS-Technologie für ein möglichst großes Spektrum von Grabenformen (verschiedene Aspektverhältnisse und unterschiedliche Winkel der Grabenwände (V- und A- Form), die zur Scheibenoberfläche hin hermetisch dicht verschlossen sind.
  • Der Erfindung liegt die Aufgabe zu Grunde, ein Verfahren anzugeben, das zur Auskleidung (Füllung) von Isolationsgräben in einer Siliziumscheibe nur Verfahrensschritte der CMOS-Standardtechnologie benutzt. Die dabei zwangsläufig entstehenden Hohlräume im Isoliergraben sind vorteilhaft, da durch sie Stress vermieden werden kann. Das Verfahren muß so gestaltet werden, dass der Verschlußpunkt der Hohlräume zur Scheibenöberfläche hin so tief unter die Scheibenoberfläche gelegt wird, dass bei nachfolgenden Prozessschritten ein Öffnen der Hohlräume sicher verhindert wird.
  • Gelöst wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen.
  • Der Gegenstand des Anspruchs 1 weist die Vorteile auf, dass der Punkt, an welchem ein Resthohlraum im Isoliergraben hermetisch dicht verschlossen wird (Verschlußpunkt) vorbestimmt werden kann, wobei die bei anderen verfahren störende Tatsache ausgenutzt wird, dass sich das SiO2 in der Nähe von Kanten (Übergänge von zur Oberfläche parallelen Flächen zu Flächen mit vertkalem Anteil:Grabenflanken) stärker abscheidet, d. h. die Dicke der ageschiedenen SiO2-Schicht mit der Isoliergrabentiefe abnimmt, wodurch sich die größte Verengung des Grabens stets in der Nähe der Kante ausbildet.
  • Da sich die Verengung nahezu unabhängig von der Grabentiefe (Aspektverhältnis) und nahezu unabhängig vom Winkel der Grabenwände in der Nähe der Siliziumoberfläche ausbildet, wird damit erfindungsgemäß auch die Lage (Tiefe) des Verschlusspunktes unabhängig von der Grabengeometrie definiert realisierbar. Daher ist dieses Verfüllverfahren sehr allgemein einsetzbar.
  • Die Abscheide- und Ätzbedingungen müssen selbstverständlich an die jeweilige Grabengeometrie angepaßt werden. Das Verfahren arbeitet nur mit SiO2-Abscheidungen und es sichert, dass oberhalb des Verschlußpunktes keine neuen Hohlräume mehr entstehen können.
  • Verteilhafte Ausgestaltungen des Gegenstandes des Anspruchs 1 sind in den Unteransprüchen gegeben.
  • Nachfolgend soll die Erfindung anhand eines Ausführungsbeispiels in schematischer Darstellung näher erläutert werden.
  • Es bedeuten:
  • 1a, 1b eine Darstellung des zu verfüllenden Grabens nach der Grabenätzung im Silizium und nach Entfernung der Lack- oder oxidischen Ätzmaske für die Grabenätzung bei unterschiedlichen Oberflächen der Halbleiterscheibe,
  • 2a, 2b eine Darstellung des teilweise verfüllten Grabens nach der ersten Verfüllung mit Siliziumdioxid,
  • 3a, 3b eine Darstellung des teilweise verfüllten Grabens nach dem anisotropen Ätzen von Siliziumdioxid,
  • 4a, 4b das Ergebnis nach der zweiten Grabenverfüllung mit hermetisch dichtem Verschluss.
  • 1a und 1b zeigen den im Silizium (1) geätzen Graben (2) nach Entfernen einer Lack- oder oxidischen Ätzmaske. Das heißt, dass die Siliziumoberfläche (3) bzw. die Polysiliziumoberfläche (4) oxidfrei sind.
  • In 1b liegt unter Polysilizium (6) ein Oxid (5), was erst bei späteren Prozess-Schritten nach der Grabenverfüllung von Bedeutung ist.
  • In 2a und 2b ist schematisch die Siliziumdioxidschicht (7) dargestellt, die sowohl auf der Oberfläche als auch an den Seitenwänden abgeschieden wurde. Dabei zeigt sich eine Einengung (8), die für weitere Verfüllungen ungeeignet oberhalb der Siliziumoberfläche liegt. Der teilweise verfüllte Graben (9) ist noch nicht verschlossen und verbreitert sich nach unten hin.
  • 3a und 3b zeigen eine schematische Darstellung vom Ergebnis der anisotropen Ätzung des Siliziumdioxids, die mit hoher Selektivität gegenüber Silizium erfolgt. Die anisotrope Ätzung trägt das Siliziumdioxid bevorzugt in senkrechter Richtung zur Oberfläche ab. Unterschnittene Bereiche werden am wenigsten geätzt. Daher bleiben die Reste der Verfüllung an den Seitenwänden (7a) in skizzierter Weise stehen und bilden nunmehr eine Engstelle (8a), die unterhalb der Siliziumoberfläche (3) bzw. Polysiliziumoberfläche (4) liegt.
  • 4a, 4b zeigen schematisch das Ergebnis nach abgeschlossener Grabenverfüllung mit Siliziumdioxid (10). Der Verschlusspunkt (12) liegt deutlich tiefer als die Siliziumoberfläche (3) bzw. Polysiliziumoberfläche (4). Dagegen befindet sich die Kerbenspitze (13) im verfüllten Bereich deutlich höher als die Siliziumoberfläche (3) bzw. Polysiliziumoberfläche (4), was für eine nachfolgende Planarisierung von Bedeutung ist. Der verbleibende Hohlraum (11) ist hermetisch von der Oberfläche abgedichtet und enthält kein Gas, da ein Niederdruckverfahren zur Siliziumdioxid-Abscheidung verwendet wurde. Die Dichtungsstelle (14) weist keine weiteren Hohlräume auf, wenn die Geometrie (Grabenbreite, Absenkungstiefe des Verschlußpunktes) definiert gewählt werden.
  • (gleiche Bezeichnungen für gleiche Elemente in unterschiedlichen Figuren)
    •
    • 1
    Silizium
    2
    geäzter Graben im Silizium,
    3
    Siliziumoberfläche nach Entfernen der Ätzmaske
    3a
    Siliziumoberfläche nach Entfernen des ersten Verfülloxides
    3b
    Siliziumoberfläche, abgedeckt durch das zweite Verfülloxid
    4
    Poly- Siliziumoberfläche nach Entfernen der Ätzmaske
    4a
    Poly- Siliziumoberfläche nach Entfernen des ersten Verfülloxides
    4b
    Poly- Siliziumoberfläche, abgedeckt durch das zweite Verfülloxid
    5
    Oxidschicht
    6
    Polysiliziumschicht
    7
    Oxidschicht nach erstem Verfüllen des Grabens
    7a
    Oxidschicht nach Rückätzen des ersten Füll Oxides
    8
    Schmalste Stelle, liegt höher als das Niveau der Siliziumoberfläche
    8a
    Schmalste Stelle nach Rückätzen des ersten Füll Oxides
    9
    Teilweise verfüllter Graben während des technologischen Ablaufs
    10
    Oxidschicht nach zweitem Verfüllen des Grabens
    11
    Verbleibender Hohlraum
    12
    Verschlußpunkt tiefer als das Niveau der Siliziumoberfläche
    13
    Spitze der Einkerbung der zweiten Oxidverfüllung
    14
    Stelle der hermetischen Abdichtung

Claims (5)

  1. Verfahren zur Herstellung von dielektrisch isolierenden Trenngräben (Isoliergräben), zur elektrischen Trennung von Gebieten unterschiedlicher Potentiale, insbesondere von Bauelementstrukturen auf SOI-Scheiben unter Zulassung von durch die Isolatorfüllung des Trenngrabens innerhalb desselben gebildeten Hohlräumen bei hermetisch dichtem Verschluß der Hohlräume zur Halbleiterscheibenoberfläche hin, gekennzeichnet durch die nach der Herstellung des Grabens nachfolgende Reihe von CMOS-Verfahrensschritten: – Ausführung eines ersten Füllschrittes durch eine auf die Grabengeometrie angepaßte gesteuerte SiO2-Abscheidung, vorzugsweise mit einem CVD-Verfahren, wobei an den Grabenwänden eine sich in Richtung obere Grabenkante verdickende SiO2-Schicht ergibt. – Anisotrope RIE-Ätzung der Oxidschicht in einem ersten Schritt bis zur Entfernung SiO2-Schicht auf der Scheibenoberfläche und von da an in einem zweiten Schritt fortgesetzt, gesteuert in Abhängigkeit vom geometrischen Verlauf der SiO2-Schicht im Graben zur Entfernung der Oxidschicht im oberen Grabenbereich bis in eine definierte Tiefe, die den späteren Verschlußpunkt des Hohlraumes bestimmt, in der sich eine Stufe ausbildet (Oxidabsenkung im Graben). – Ausführung einer zweiten SiO2-Abscheidung mit einem CVD-Niederdruckverfahren, wobei sich in der Nähe der Stufe wieder bevorzugt SiO2 absetzt, was dann zum Verschluß eines sich darunter befindlichen Hohlraumes führt, wonach der Prozeß abgeschlossenen wird, wenn der geschlossene Teil der SiO2-Schicht über dem Hohlraum bis über die Scheibenebene hinausgewachsen ist. In bekannter Weise kann nach der Grabenschließung (Verfüllung) die Planarisierung der Scheibenoberfläche vorgenommen und die technologische Schrittfolge fortgesetzt werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Rückätzen der ersten Grabenverfüllung im Gebiet außerhalb des Grabens auf einer Polysiliziumschicht endet, die auf einer Siliziumdioxidschicht oder Mehrfachisolatorschicht aufgebracht wurde.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei der ersten und der zweiten SiO2-Abscheidung das gleiche Verfahren eingesetzt wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei der ersten und der zweiten SiO2-Abscheidung verschiedene Verfahren, die z. B. eine gute oder weniger gute isotrope Isolatorabscheidung gewährleisten, eingesetzt werden.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass dieses auch für SOI-Scheiben Anwendung findet, in deren oberhalb der Oxidschicht befindlichen Halbleiterschicht auch mikroelektromechanische Systeme (MEMS) vorhanden sind.
DE102004005804A 2004-02-06 2004-02-06 Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben Expired - Lifetime DE102004005804B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004005804A DE102004005804B4 (de) 2004-02-06 2004-02-06 Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben
PCT/DE2005/000197 WO2005076344A1 (de) 2004-02-06 2005-02-05 Verfüllung von isolationsgräben unter nutzung von cmos-standardprozessen zur realisierung dielektrisch isolierter gebiete auf einer soi scheibe
US10/588,415 US7989310B2 (en) 2004-02-06 2005-02-05 Filling of insulation trenches using CMOS standard processes for creating dielectrically insulated areas on a SOI disk
EP05714947A EP1716593A1 (de) 2004-02-06 2005-02-05 Verf llung von isolationsgr ben unter nutzung von cmos- standardprozessen zur realisierung dielektrisch isolierter gebiete auf einer soi scheibe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004005804A DE102004005804B4 (de) 2004-02-06 2004-02-06 Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben

Publications (2)

Publication Number Publication Date
DE102004005804A1 true DE102004005804A1 (de) 2005-09-08
DE102004005804B4 DE102004005804B4 (de) 2007-04-05

Family

ID=34832533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004005804A Expired - Lifetime DE102004005804B4 (de) 2004-02-06 2004-02-06 Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben

Country Status (4)

Country Link
US (1) US7989310B2 (de)
EP (1) EP1716593A1 (de)
DE (1) DE102004005804B4 (de)
WO (1) WO2005076344A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112007003051B4 (de) * 2007-01-23 2012-12-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikromechanisches Bauelement mit erhöhter Steifigkeit und Verfahren zum Herstellen desselben
DE102020205170A1 (de) 2020-04-23 2021-10-28 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Struktur

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013012B2 (en) * 2013-03-05 2015-04-21 Stmicroelectronics Pte. Ltd. Self-sealing membrane for MEMS devices
US9663354B2 (en) 2014-05-14 2017-05-30 Infineon Technologies Ag Mechanical stress-decoupling in semiconductor device
CN110880475B (zh) * 2018-09-06 2023-06-16 长鑫存储技术有限公司 空气隙形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872058A (en) * 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
US6140207A (en) * 1998-03-06 2000-10-31 Lg Semicon Co., Ltd. Method of isolating semiconductor devices
US6180490B1 (en) * 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
US6261921B1 (en) * 1999-07-31 2001-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shallow trench isolation structure
US20020076915A1 (en) * 1996-04-23 2002-06-20 Harris Corporation Wafer trench article and process
US20030022522A1 (en) * 2001-07-13 2003-01-30 Yukio Nishiyama Method for manufacturing semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222457A (ja) * 1988-03-01 1989-09-05 Fujitsu Ltd 半導体装置の製造方法
JPH0821619B2 (ja) * 1989-10-13 1996-03-04 株式会社東芝 半導体装置
US5759913A (en) * 1996-06-05 1998-06-02 Advanced Micro Devices, Inc. Method of formation of an air gap within a semiconductor dielectric by solvent desorption
US6303464B1 (en) * 1996-12-30 2001-10-16 Intel Corporation Method and structure for reducing interconnect system capacitance through enclosed voids in a dielectric layer
KR100286126B1 (ko) 1999-02-13 2001-03-15 윤종용 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법
FR2826179A1 (fr) 2001-06-14 2002-12-20 St Microelectronics Sa Tranchee d'isolement profonde et procede de realisation
FR2830984B1 (fr) * 2001-10-17 2005-02-25 St Microelectronics Sa Tranchee d'isolement et procede de realisation
US6812525B2 (en) 2002-06-25 2004-11-02 International Rectifier Corporation Trench fill process
US6791155B1 (en) * 2002-09-20 2004-09-14 Integrated Device Technology, Inc. Stress-relieved shallow trench isolation (STI) structure and method for forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076915A1 (en) * 1996-04-23 2002-06-20 Harris Corporation Wafer trench article and process
US5872058A (en) * 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
US6140207A (en) * 1998-03-06 2000-10-31 Lg Semicon Co., Ltd. Method of isolating semiconductor devices
US6180490B1 (en) * 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
US6261921B1 (en) * 1999-07-31 2001-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shallow trench isolation structure
US20030022522A1 (en) * 2001-07-13 2003-01-30 Yukio Nishiyama Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112007003051B4 (de) * 2007-01-23 2012-12-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikromechanisches Bauelement mit erhöhter Steifigkeit und Verfahren zum Herstellen desselben
DE102020205170A1 (de) 2020-04-23 2021-10-28 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Struktur
US11787687B2 (en) 2020-04-23 2023-10-17 Robert Bosch Gmbh Method for manufacturing a micromechanical structure and micromechanical structure

Also Published As

Publication number Publication date
EP1716593A1 (de) 2006-11-02
WO2005076344A1 (de) 2005-08-18
US7989310B2 (en) 2011-08-02
DE102004005804B4 (de) 2007-04-05
US20080277755A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
DE10006035A1 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements sowie ein nach dem Verfahren hergestelltes Bauelement
DE10127622A1 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE102005010944A1 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen
DE102012219605A1 (de) Mikromechanisches Bauelement
DE102006054334B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Isolationsgraben und Kontaktgraben
EP1716593A1 (de) Verf llung von isolationsgr ben unter nutzung von cmos- standardprozessen zur realisierung dielektrisch isolierter gebiete auf einer soi scheibe
DE102004042459B3 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur mit hohem Aspektverhältnis
DE102009027898B4 (de) Herstellungsverfahren für ein mikromechanisches Bauelement
DE10138510B4 (de) Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation
DE10157785A1 (de) Isolationsgraben für eine intergrierte Schaltung und Verfahren zu dessen Herstellung
DE10257098B4 (de) Verfahren zum Erzeugen hermetisch dicht geschlossener dielektrisch isolierender Trenngräben
DE102009027321A1 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
DE102010029760A1 (de) Bauelement mit einer Durchkontaktierung
DE102020205170A1 (de) Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Struktur
WO2007071500A1 (de) Verfahren zum herstellen einer membran auf einem halbleitersubstrat und mikromechanisches bauelement mit einer solchen membran
DE10032795C2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
DE102019201236A1 (de) Verfahren zum Herstellen einer MEMS-Struktur und entsprechende MEMS-Struktur
EP1333472A2 (de) Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht
DE102007025880A1 (de) Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements mit einer Dünnschichtkappe
DE102020215619A1 (de) Verfahren zur Herstellung vertikal getrennter elektrisch isolierter mikromechanischer Strukturen und mikromechanische Vorrichtung
DE112013004855T5 (de) Kapazitiver Drucksensor und Verfahren
DE10321494B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
EP1756863B1 (de) Soi-scheiben mit mems-strukturen und verfuellten isolationsgraeben mit definiertem querschnitt
WO2004051739A1 (de) Erzeugen hermetisch dicht geschlossener, dielektrisch isolierender trenngraeben (trenches)
DE10334243B4 (de) Mikromechanisches Verfahren zum Herstellen eines flexiblen Schichtelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE

R071 Expiry of right