WO2007071500A1 - Verfahren zum herstellen einer membran auf einem halbleitersubstrat und mikromechanisches bauelement mit einer solchen membran - Google Patents

Verfahren zum herstellen einer membran auf einem halbleitersubstrat und mikromechanisches bauelement mit einer solchen membran Download PDF

Info

Publication number
WO2007071500A1
WO2007071500A1 PCT/EP2006/068514 EP2006068514W WO2007071500A1 WO 2007071500 A1 WO2007071500 A1 WO 2007071500A1 EP 2006068514 W EP2006068514 W EP 2006068514W WO 2007071500 A1 WO2007071500 A1 WO 2007071500A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor substrate
trenches
membrane
trench
Prior art date
Application number
PCT/EP2006/068514
Other languages
English (en)
French (fr)
Inventor
Peter Schmollngruber
Heribert Weber
Hans Artmann
Thomas Wagner
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to JP2008546320A priority Critical patent/JP2009525881A/ja
Priority to US12/086,951 priority patent/US20100025786A1/en
Priority to EP06819517A priority patent/EP1966076A1/de
Publication of WO2007071500A1 publication Critical patent/WO2007071500A1/de

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0081—Thermal properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal

Definitions

  • the present invention relates to a method for producing a self-supporting membrane on a semiconductor substrate. Furthermore, the invention relates to a micromechanical component with such a membrane, such as a micromechanical sensor.
  • Self-supporting membranes are used in various micromechanical components, such as sensor components of pressure or mass flow sensors. Depending on the application and the measuring principle used, different requirements are placed on the respective membrane.
  • DE 10130379 A1 describes a production process in which membranes are produced on massive oxidized columns.
  • the membranes produced in this way still have a comparatively high thermal conductivity towards the substrate.
  • a method is also known in which a membrane is prepared on massive oxide columns.
  • the columns are created by depositing a dielectric in trench previously patterned in the substrate. Subsequently, the substrate is back-etched back under the membrane. Due to the massive oxide hulls, however, the thermal insulation of the membrane layer to the substrate is limited.
  • the inventive method is based on a combination of deep trench and gas phase paws for producing a cavity forming a cavity under a membrane. According to the invention, this is achieved by first generating trenches in a provided semiconductor substrate (tranches) in a first method step. In the process, webs of semiconductor substrate remain between the trenches. Next, an oxide layer is produced on the walls of the trenches by a thermal oxidation process. Subsequently, access openings are etched into a cover layer produced on the semiconductor substrate in a preceding method step in order to expose the semiconductor substrate in the region of the webs. By isotropic etching of the exposed semiconductor substrate in the region of the access openings, at least one cavity under the cover layer is produced in the semiconductor bridges.
  • the etching is effected by means of a method selective to the oxide layer and to the cover layer, so that the resulting cavity is delimited laterally by the oxide layer of at least one trench.
  • a sealing layer is deposited to prevent the Closing access openings in the cover layer again.
  • the support structures produced hereby have a very low wall thickness. This requires a particularly good thermal insulation of the membrane from the substrate.
  • the oxide layer is produced by depositing a semiconductor layer on the walls of the trenches and subsequently thermally oxidizing, the diameter of the trench opening being reduced during deposition of the semiconductor layer and the aspect ratio of the trenches being increased.
  • Particularly advantageous in this method is that in particular the opening width of the trenches on the surface can be largely independent of the depth of the trench.
  • the sealing layer required for the membrane can also be made comparatively thin. This has a positive effect on the heat conduction of the membrane, since with the thickness of the membrane layer in particular the lateral heat conduction is reduced. Furthermore, a thinner closure layer also has a positive effect on the heat capacity of the membrane.
  • the semiconductor layer is deposited on the surface of the semiconductor substrate in the region of the webs and then oxidized. In the area of the webs, the oxidized semiconductor layer subsequently forms the cover layer for the structuring of the access openings. This simplifies the process, as no additional cover layer has to be deposited.
  • the trenches are narrowed during the deposition of the semiconductor layer, so that a gap with a small opening width remains in the trench, wherein during the subsequent oxidation of the semiconductor layer in the interior of the trench, a hollow oxide column is produced in each case.
  • the narrow opening width of the trenches has the advantage that the closure layer necessary for closing the trench openings can be particularly thin. As a result, the thermal conductivity or the heat capacity of the membrane can be reduced.
  • the trenches are narrowed during deposition of the semiconductor layer, so that in each case a narrow gap remains, which fills completely with oxide during subsequent oxidation of the semiconductor layer, wherein in the interior of the trench each have a thin massive Oxidsaule is generated.
  • the oxide tubes thus produced have a very small diameter. As a result, the heat insulation of the membrane is improved to the substrate.
  • polysilicon or germanium is used as the semiconductor layer.
  • the semiconductor layer thus produced is also etched when the silicon substrate is pulled back to create a cavity in the lands.
  • the polysilicon or germanium is deposited by means of an LPCVD process. This method is particularly suitable for applying a thin polysilicon or germanium layer on the walls of a trench.
  • the trenches are produced in the semiconductor substrate by means of a hard mask. These Hard mask subsequently forms the cover layer. Since the opening width in the hard mask is typically less than that of the trenches created below, a relatively thin sealing layer is sufficient to close the openings. This in turn has a positive effect on the heat conduction and the heat capacity of the membrane.
  • the oxide layer is produced by thermally oxidizing the semiconductor substrate on the walls of the trench produced by means of the hard mask layer. Since the deposition of an additional semiconductor layer is omitted in this case, the process complexity is reduced.
  • the access openings in the cover layer are produced with a substantially same diameter as the trench openings. This simplifies the closing of the access openings and the trench openings. The layer thickness necessary for closing the openings is optimized.
  • a further embodiment of the invention provides that after the production of an oxide layer and prior to the production of access openings, a sacrificial layer is deposited, the trenches being completely closed, and the sacrificial layer being removed again during isotropic etching.
  • the sacrificial layer ensures that a subsequent lacquering process with photoresist can be carried out homogeneously.
  • 1A-1D show the method steps of a method according to the invention for producing a membrane on a semiconductor substrate with hollow support structures
  • Figures IA to ID show a first embodiment of the inventive method for producing a membrane on a semiconductor substrate.
  • deep trenches (2) are preferably introduced into the semiconductor substrate (1) in the region of the later cavern with the aid of a photoresist mask and an etching step.
  • the execution of the trench (2) in oblong shape.
  • the trench shape also determines the shape of the later support structures of the membrane and the necessary thickness of the later closure layer.
  • the trenching (2) is preferably etched with the aid of a varnish or hard mask layer, which is applied to the substrate (1) and subsequently patterned (not shown here).
  • FIG. 1A shows the semiconductor substrate (1) in which deep trenches (2) were preferably generated in the region of the later cavern. Silicon is preferably used as the semiconductor substrate. By etching the trenches (2), webs (3) were created from a silicon in which later caverns are created. The representation of the trench (2) is only schematically. Their number, shape and distribution are determined by the respective application.
  • a semiconductor layer (5) is subsequently deposited on the exposed areas of the trenches (2).
  • the semiconductor material (5) is deposited on the webs (3).
  • Polycrystalline silicon is preferably used as the semiconductor material, which can be deposited by means of a suitable deposition method, such as, for example. an LPCVD process as evenly as possible on the substrate (1) is deposited.
  • the layer thickness of the polysilicon (5) is determined so that the trench trenches (2) are not completely filled, but only the diameter of Grabeno réelleen (22) is reduced.
  • the silicon surface (5) is oxidized by means of a thermal oxidation process, so that a thin silicon oxide layer (6) is produced on the entire silicon surface (5). Inside the trenches hollow oxide saps (610) are created, which later form the support structures for the membrane (100). This is shown in FIG. IB.
  • This layer (9) serves as a sacrificial layer and closes the existing Grabeno réelleen (22), so that a closed surface with a low topology arises.
  • the closed surface allows a subsequent photolithography step, through which openings in the polycrystalline silicon layer (9) and the underlying oxide layer (6) can be preferably introduced by means of a plasma process.
  • the openings (71) in the oxide layer (6) serving as cover layer (7) represent access openings for the subsequent etching of the silicon substrate (1).
  • the diameter of the access openings (71) is preferably kept smaller than the width of the trench openings (22) after oxidation of the polysilicon layer (5) in order to minimize the necessary thickness of the closure layer (100).
  • the number, arrangement and form of the access openings (71) is in principle freely selectable. They depend in particular on the respective spatial extent of the caverns to be generated.
  • the silicon substrate (1) may be back-etched back in the lands (3) through the access openings (71) by a suitable method to form a cavity (4).
  • a suitable method to form a cavity (4).
  • an isotropic etching process is preferably selected which is selective to the silicon oxide.
  • gas phase etching GPA etching, for example by means of C1F3 is suitable for this purpose.
  • the polycrystalline silicon (52) underneath the silicon oxide cover layer (62) is also removed.
  • the webs (3) are hollowed out by the foundedzuatzen of the bulk silicon (1) from the inside. This creates cavities (4) that form the desired caverns. They are bounded laterally by the oxide layer (61) produced in the trench trenches (2). Their depth is less than the depth of the generated trench trench (2).
  • the oxide gaps (610) formed in the trench (2) are preferably formed to protrude deeper into the semiconductor substrate (2) than the cavities (4) formed by etching. This ensures that the thin oxide columns (610) of the membrane (100) serving as support structures provide sufficient stability.
  • the sacrificial layer (9) made of polycrystalline silicon is also removed, wherein the polycrystalline silicon is preferably completely removed from the trench trench (2).
  • a closure layer (100) is deposited in the region of the membrane in order to close off the access and the trench openings (71, 22).
  • this layer (100) forms the actual membrane onto which further functional layers can be processed. It preferably consists of a dielectric material, such as silicon oxide, silicon nitride or a combination of these two materials.
  • the sealing layer (100) can be planarized by known methods (eg CMP, plasma process).
  • CMP plasma process
  • the necessary thickness of the sealing layer (100) depends strongly on the opening widths to be bridged. As openings widen, their closure becomes increasingly difficult. On the one hand, depressions form inside the sealing layer over the openings, which lead to an uneven surface. Since such bumps may affect the function of the functional elements disposed on the membrane, a thicker membrane layer is needed to balance the pits.
  • the opening width is too wide, the deposited material can also reach the actual trench or gap to be covered, which can likewise lead to undesired effects.
  • FIGS. 2A to 2C an alternative process control of the method according to the invention is shown in more detail with reference to FIGS. 2A to 2C.
  • the process essentially proceeds analogously to the first variant of the method shown in FIGS. 1A to 1D, but no hollow, but thin solid oxide barrels (611) are produced. Because of the completely closed trenches (2), the deposition of a sacrificial layer (9) necessary in the first method variant is no longer necessary here.
  • 2A shows, analogously to FIG. 1A, a silicon substrate (1) in which three trenches (2) have been produced in preceding steps. In the subsequent method steps, a polycrystalline silicon layer (5) is deposited analogously to the first process guide shown in FIGS. 1A to 1D and subsequently oxidized. In contrast to the semiconductor layer shown in FIG.
  • the deposited silicon layer (5) is thicker, so that the trenches (2) are now narrowed down to a narrow gap.
  • a gap with a high aspect ratio, the depth of which substantially corresponds to the trench depth, is formed. This is shown in FIG. 2B.
  • the trenches (2) are completely filled with silicon oxide, so that massive oxide gaps (611) are formed within the trenches (2), which later form the truss structures for the membrane (100). Since the surface is completely closed, the lithography for producing the access openings (71) for the etching of the cavities (4) can take place without a further sacrificial layer (9).
  • the procedure of the first variant (FIGS. 1C to 1D) is analogous.
  • the membrane is also made here by gas phase etching (GPA) and applying a dielectric sealing layer (100).
  • FIGS. 3A to 3E show a further variant of the method according to the invention.
  • the oxide columns (61) serving as support structures are produced by direct oxidation of the silicon substrate (1) into the trench (2).
  • a hard mask layer (8) is used, which is deposited on the silicon substrate (1) and then patterned in a known manner. In this case, openings (81) are produced in the hard mask layer (8), through which the trenches (2) are then etched.
  • a hard mask material for example, thermal or PECVD oxide is suitable.
  • the hard mask (8) is not removed after the etching of the trench (2), but serves below as a cover layer (7) for the formation of the cavities (4).
  • An advantage of this method variant is that the opening widths in the hard mask (8) are significantly lower than those of the deep trench trenches (2) produced in the silicon substrate (1). This facilitates the later closure of these openings (81).
  • the side walls (21) of the trench trenches (2) are completely covered with oxide (61) by thermal oxidation.
  • the hollow oxide tubes (610) formed in the trench (2) later form the support structures for the membrane (100). This is shown in FIG. 3B.
  • a sacrificial layer (9) is required to cover the trenches (2) in front of the photoresist prior to the lithographic step taking place to produce the access openings (71).
  • the material used is preferably polycrystalline silicon.
  • the access openings (71) in the hardmask (8) serving as covering layer (7) are produced by means of photolithography. As shown in FIG. 3C, the access openings (71) have substantially the same opening width as the openings (81) formed in the hard mask (8) over the trench trench (2).
  • the cavities (4) are produced in the webs (3) by means of gas phase etching analogously to the process variants shown in FIGS.
  • FIG. 3D shows the completed caverns (4). Also, the deposition of the sealing layer (100) to Closing the openings (71, 81) in the hard mask (8) and forming a membrane takes place in the manner already described.
  • the deposited sealant layer (100) spans the caverns (4) supported by stud structures (610, 611) formed from thin hollow or solid oxide barrels.
  • the sealing layer (100) forms the basic structure of the actual membrane on which further functional layers or structures can be produced depending on the application. Since the openings (71, 81) to be closed according to the invention have very small opening widths, the deposited sealing layer (100) is particularly thin compared to conventional membranes.
  • the number and distribution of the access openings (71) can in principle be freely selected in all variants of the method according to the invention. This also applies to the shape of these openings (71). These parameters are preferably based on the respective spatial extent of the caverns to be generated. In particular, e.g. also elongated or one or more trench (2) enclosing access openings (71) conceivable.
  • the number, shape and arrangement of the caverns (4) can vary as desired. However, the caverns are designed primarily with the aim of insulating the membrane (100) thermally as well as possible from the substrate (1). Thus, embodiments of support elements (61) and caverns (4) are preferred, which have a low density of support elements. At the same time, according to the invention, particularly narrow trench openings (22) are produced in order to make the sealing layer (100) as thin as possible.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Element Separation (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

Es wird ein Verfahren zum Herstellen einer Membran (100) auf einem Halbleitersubstrat (1) beschrieben, das die folgenden Verfahrensschritte umfasst: a) Bereitstellen eines Halbleitersubstrats (1); b) Erzeugen von Gräben (2) im Halbleitersubstrat (1), wobei zwischen den Gräben (2) Stege (3) aus Halbleitersubstrat (1) übrig bleiben; c) Erzeugen einer Oxidschicht (61) auf den Wänden (21) der Gräben (2) mithilfe eines thermischen Oxidationsverfahrens; d) Erzeugen von Zugangsöffnungen (71) in einer in einem vorhergehenden Verfahrensschritt auf dem Halbleitersubstrat (1) erzeugten Deckschicht (7), um das Halbleitersubstrat (1) im Bereichen der Stege (3) freizulegen; e) isotropes Ätzen des im Verfahrensschritt d) freigelegten Halbleitersubstrats (1) mittels eines zur Oxidschicht (61) und zur Deckschicht (7) selektiven Verfahrens, wobei in den Stegen (3) wenigstens ein Hohlraum (4) unter der Deckschicht (7) erzeugt wird, der seitlich durch die Oxidschicht (61) mindestens eines Grabens (2) begrenzt wird; und f) Abscheiden einer Verschlussschicht (100), um die Zugangsöffnungen (71) in der Deckschicht (7) zu verschließen.

Description

Verfahren zum Herstellen einer Membran auf einem Halbleiter- substrat und mikromechanisches Bauelement mit einer solchen Membran
Stand der Technik
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer freitragenden Membran auf einem Halbleitersubstrat. Ferner betrifft die Erfindung ein mikromechanisches Bauelement mit einer solchen Membran, wie zum Beispiel ein mikromechanischer Sensor.
Freitragende Membranen kommen in verschiedenen mikromechanischen Bauelementen zum Einsatz, wie zum Beispiel Sensorbau- elemente von Druck- oder Massenflusssensoren . Je nach Anwendung und verwendetem Messprinzip, werden dabei unterschiedliche Anforderungen an die jeweilige Membran gestellt.
Insbesondere mechanische Sensoren, die auf thermischen Mess- prinzipien beruhen, wie etwa Massenflusssensoren, benotigen eine gute Warmeisolation ihrer Heizelemente und Temperaturfühler. Hierfür werden zur Zeit freitragende Membranen verwendet, die in sogenannter Bulk-Mikromechanik hergestellt werden. Bei dieser Methode erfolgt die Atzung des Siliziums durch den gesamten Wafer hindurch. Die Herstellung solcher dielektrischer Membranen in der Oberflachen-Mikromechanik- Technik (OMM) bietet große Vorteile bei der Produktion der Sensorchips sowie bei der anschließenden Aufbau- und Verbindungstechnik. Insbesondere unterstutzte, dielektrische Memb- ranen, die in OMM-Technik hergestellt wurden, zeichnen sich durch ihr großes Potenzial bezuglich mechanischer Stabilität und guter Warmeisolation aus. Hierbei müssen, um eine gute Warmeisolation zu erreichen, möglichst tiefe Kavernen mit Stutzstrukturen von geringer Wandstarke gebildet werden. Gleichzeitig ist die eigentliche Membranschicht so dünn wie möglich zu halten.
Zur Herstellung solcher Membranen sind bereits verschiedene Verfahren bekannt.
So beschreibt die DE 10130379 Al zum Beispiel ein Herstel- lungsverfahren, bei dem Membranen auf massiven oxidierten Säulen erzeugt werden. Aufgrund der als massive Oxidsaulen ausgebildeten Stutzstrukturen haben die so hergestellten Membranen jedoch noch eine verhältnismäßig hohe thermische Leitfähigkeit zum Substrat hin.
In DE 10352001 Al werden unter anderem Techniken zur Herstellung von Membransensoren beschrieben, bei denen die Membran von oxidischen Hohlsaulen getragen werden. Die deutlich geringeren Wandstarken der hohlen Stutzstrukturen bedingen ei- nen geringeren Warmetransport und damit eine verbesserte War- meisolation zwischen der Membran und dem Substrat. Allerdings ist bei diesem Verfahren, bei dem die Stutzstrukturen innerhalb eines auf dem Substrat angeordneten Schichtstapels erzeugt werden, die Designfreiheit stark eingeschränkt. So ist insbesondere die Tiefe der Kavernen durch die Schichtdicke des Schichtstapels begrenzt. Weiterhin ist die Offnungsweite nicht unabhängig von der Trenchtiefe, und es bedarf zweier Verschlussschichten, um die Kavernen wieder hermetisch zu verschließen .
Aus DE 10144847 Al ist ferner ein Verfahren bekannt, bei dem eine Membran auf massiven Oxidsaulen hergestellt wird. Die Säulen werden durch Abscheidung eines Dielektrikums in zuvor im Substrat strukturierten Graben erzeugt. Anschließend wird das Substrat unter der Membran zuruckgeatzt . Aufgrund der massiven Oxidsaulen ist die Warmeisolation der Membranschicht zum Substrat jedoch begrenzt. Ausgehend von diesem Stand der Technik ist es Aufgabe der Erfindung, ein Herstellungsverfahren für eine Membran auf Halbleitersubstraten bereitzustellen, die eine besonders gute thermische Isolation aufweist. Ferner ist es Aufgabe der Erfindung ein mikromechanisches Bauelement mit einer solchen Membran bereitzustellen.
Diese Aufgabe wird durch ein Verfahren zur Herstellung einer Membran auf einem Halbleitersubstrat gemäß Anspruch 1 gelost. Ferner wird die Aufgabe durch ein mikromechanisches Bauelement gemäß Anspruch 13 gelost. Weitere vorteilhafte Ausfuhrungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhangigen Ansprüchen.
Das erfindungsgemaße Verfahren basiert auf einer Kombination von tiefen Trenchgraben und Gasphasenatzen zur Herstellung eines eine Kaverne bildenden Hohlraums unter einer Membran. Dies wird erfindungsgemaß dadurch erreicht, dass in einem ersten Verfahrensschritt zunächst Graben in einem bereitgestellten Halbleitersubstrat erzeugt werden (Tranchen) . Dabei bleiben zwischen den Graben Stege aus Halbleitersubstrat stehen. Als Nächstes wird auf den Wanden der Graben eine Oxidschicht mithilfe eines thermischen Oxidationsverfahrens er- zeugt. Anschließend werden Zugangsoffnungen in eine in einem vorhergehenden Verfahrensschritt auf dem Halbleitersubstrat erzeugten Deckschicht geatzt, um das Halbleitersubstrat im Bereich der Stege freizulegen. Durch isotropes Atzen des freigelegten Halbleitersubstrats im Bereich der Zugangsoff- nungen wird in den Halbleiterstegen wenigstens ein Hohlraum unter der Deckschicht erzeugt. Dabei erfolgt die Atzung mittels eines zur Oxidschicht und zur Deckschicht selektiven Verfahrens, sodass der entstandene Hohlraum seitlich durch die Oxidschicht mindestens eines Grabens begrenzt wird. Schließlich wird eine Verschlussschicht abgeschieden, um die Zugangsoffnungen in der Deckschicht wieder zu verschließen. Besonders vorteilhaft bei diesem Verfahren ist, dass die hiermit erzeugten Stutzstrukturen eine sehr geringe Wandstarke aufweisen. Dies bedingt eine besonders gute thermische I- solation der Membran vom Substrat.
In einer vorteilhaften Ausfuhrungsform der Erfindung ist vorgesehen, dass die Oxidschicht dadurch erzeugt wird, dass auf den Wanden der Graben eine Halbeiterschicht abgeschieden und anschließend thermisch oxidiert wird, wobei beim Abscheiden der Halbleiterschicht der Durchmesser der Grabenoffnung reduziert und das Aspektverhaltnis der Graben erhöht wird. Besonders vorteilhaft bei diesem Verfahren ist, dass insbesondere die Offnungsweite der Trenchgraben an der Oberflache weitge- hend unabhängig von der Tiefe der Graben gestaltet werden kann. Dadurch kann auch die für die Membran notige Verschlussschicht vergleichsweise dünn ausgelegt werden. Dies wirkt sich positiv auf die Warmeleitung der Membran aus, da mit der Dicke der Membranschicht insbesondere die laterale Warmeleitung reduziert wird. Ferner wirkt sich eine dünnere Verschlussschicht auch positiv auf die Wärmekapazität der Membran aus .
In einer weiteren vorteilhaften Ausfuhrungsform der Erfindung ist vorgesehen, dass die Halbleiterschicht auch auf der Oberflache des Halbleitersubstrats im Bereich der Stege abgeschieden und anschließend oxidiert wird. Im Bereich der Stege bildet die oxidierte Halbleiterschicht anschließend die Deckschicht für die Strukturierung der Zugangsoffnungen . Hier- durch wird der Prozess vereinfacht, da keine zusatzliche Deckschicht abgeschieden werden muss. Bei einer besonderen Variante der Erfindung werden die Graben beim Abscheiden der Halbleiterschicht verengt, so dass ein Spalt mit einer geringen Offnungsweite in den Graben verbleibt, wobei beim anschließenden Oxidieren der Halbleiter- schicht im Inneren der Graben jeweils eine hohle Oxidsaule erzeugt wird. Die enge Offnungsweite der Graben hat den Vorteil, dass die zum Verschließen der Grabenoffnungen notwendige Verschlussschicht besonders dünn ausfallen kann. Hierdurch kann die Wärmeleitfähigkeit bzw. die Wärmekapazität der Memb- ran reduziert werden.
In einer besonders vorteilhaften Ausgestaltung der Erfindung werden die Graben beim Abscheiden der Halbleiterschicht verengt, so dass in den Graben jeweils ein enger Spalt ver- bleibt, der sich beim anschließenden Oxidieren der Halbleiterschicht vollständig mit Oxid füllt , wobei im Inneren der Graben jeweils eine dünne massive Oxidsaule erzeugt wird. Die derart erzeugten Oxidsaulen weisen einen sehr geringen Durchmesser auf. Hierdurch wird die Warmeisolation der Membran zum Substrat verbessert.
In weiteren vorteilhaften Ausfuhrungsformen der Erfindung wird als Halbleiterschicht Polysilizium oder Germanium verwendet. Die so erzeugte Halbleiterschicht wird beim Ruckatzen des Siliziumsubstrats, um eine Kaverne in den Stegen zu erzeugen, ebenfalls geatzt. Vorteilhafterweise wird das Polysilizium bzw. das Germanium mittels eines LPCVD-Verfahrens abgeschieden. Diese Methode eignet sich besonders gut zum Aufbringen einer dünnen Polysilizium- bzw. Germaniumschicht auf den Wanden eines Grabens.
Bei einer besonderen Variante der Erfindung werden die Graben im Halbleitersubstrat mittels einer Hartmaske erzeugt. Diese Hartmaske bildet nachfolgend die Deckschicht. Da die Off- nungsweite in der Hartmaske typischerweise geringer als die der darunter erzeugten Graben ist, genügt zum Verschließen der Offnungen eine relativ dünne Verschlussschicht. Dies wirkt sich wiederum positiv auf die Warmeleitung und die Wärmekapazität der Membran aus.
In einer vorteilhaften Ausfuhrungsform der Erfindung ist vorgesehen, dass die Oxidschicht erzeugt wird, indem das HaIb- leitersubstrat auf den Wanden der mittels der Hartmaskenschicht erzeugten Graben thermisch oxidiert wird. Da in diesem Fall das Abscheiden einer zusatzlichen Halbleiterschicht entfallt, reduziert sich der Prozessaufwand.
In einer weiteren vorteilhaften Ausfuhrungsform der Erfindung werden die Zugangsoffnungen in der Deckschicht mit einem im Wesentlichen gleichen Durchmesser wie die Grabenoffnungen erzeugt. Hierdurch wird das Verschließen der Zugangsoffnungen und der Grabenoffnungen vereinfacht. Die zum Verschluss der Offnungen notwendige Schichtdicke wird optimiert.
Eine weitere Ausfuhrungsform der Erfindung sieht vor, dass nach dem Erzeugen einer Oxidschicht und vor dem Erzeugen von Zugangsoffnungen eine Opferschicht abgeschieden wird, wobei die Graben vollständig verschlossen werden, und dass die Opferschicht beim isotropen Atzen wieder entfernt wird. Mithilfe der Opferschicht wird sichergestellt, dass ein anschließender Belackungsprozess mit Fotolack homogen durchgeführt werden kann.
Im Folgenden wird die Erfindung anhand von Zeichnungen naher dargestellt. Es zeigen: Fig. 1A-1D die Verfahrensschritte eines erfindungsgemaßen Verfahrens zur Herstellung einer Membran auf einem Halbleitersubstrat mit hohlen Stutzstrukturen;
Fig. 2A-2C die Verfahrensschritte einer zweiten Variante des erfindungsgemaßen Verfahrens zur Herstellung einer Membran auf einem Halbleitersubstrat mit massiven Stutzstrukturen;
Fig. 3A-3E die Verfahrensschritte einer dritten Variante des erfindungsgemaßen Verfahrens zur Herstellung einer Membran mit hohlen Stutzstrukturen und einer Hartmaskenschicht als Deckschicht;
Die Figuren IA bis ID zeigen eine erste Ausfuhrungsform des erfindungsgemaßen Verfahrens zur Herstellung einer Membran auf einem Halbleitersubstrat. Hierbei werden im Bereich der spateren Kaverne vorzugsweise mit Hilfe einer Fotolackmaske und eines Atzschrittes tiefe Graben (2) in das Halbleitersubstrat (1) eingebracht. Vorteilhaft ist die Ausfuhrung der Graben (2) in Langlochform. Jedoch sind auch andere Formen (Runde beziehungsweise quadratische Säulen, Kurzform, etc.) denkbar. Die Grabenform bestimmt auch die Form der spateren Stutzstrukturen der Membran und die notwendige Dicke der spateren Verschlussschicht.
Die Atzung der Graben (2) erfolgt dabei vorzugsweise mithilfe einer Lack- oder Hartmaskenschicht, die auf das Substrat (1) aufgebracht und anschließend strukturiert wird (hier nicht gezeigt) .
Figur IA zeigt das Halbleitersubstrat (1), in dem vorzugsweise tiefe Graben (2) im Bereich der spateren Kaverne erzeugt wurden. Als Halbleitersubstrat wird dabei vorzugsweise Silizium verwendet. Durch die Atzung der Graben (2) sind Stege (3) aus einem Silizium entstanden, in denen spater Kavernen erzeugt werden. Die Darstellung der Graben (2) ist lediglich schematisch. Ihre Anzahl, Form und Verteilung bestimmt sich nach der jeweiligen Anwendung.
Um Stutzstrukturen (610) für die spatere Membran zu erzeugen, wird nachfolgend eine Halbleiterschicht (5) auf den freiliegenden Flachen der Graben (2) abgeschieden. Dabei wird das Halbleitermaterial (5) auch auf den Stegen (3) abgeschieden. Als Halbleitermaterial wird vorzugsweise polykristallines Silizium verwendet, dass mit einem geeigneten Abscheideverfah- ren, wie z.B. einem LPCVD-Verfahren möglichst gleichmaßig auf das Substrat (1) abgeschieden wird. Die Schichtdicke des Po- lysiliziums (5) wird dabei so bestimmt, dass die Trench- Graben (2) nicht vollständig aufgefüllt werden, sondern nur der Durchmesser der Grabenoffnungen (22) verringert wird. An- schließend wird die Siliziumoberflache (5) mithilfe eines thermischen Oxidationsverfahrens oxidiert, so dass auf der gesamten Siliziumoberflache (5) eine dünne Siliziumoxidschicht (6) erzeugt wird. Innerhalb der Graben entstehen hierdurch hohle Oxidsaulen (610), die spater die Stutzstruk- turen für die Membran (100) bilden. Dies ist in Figur IB dargestellt .
Wie in Figur IC gezeigt ist, wird im folgenden Verfahrensschritt eine weitere Schicht (9), vorzugsweise polykristalli- nes Silizium, auf die Siliziumoxidschicht (6) abgeschieden. Diese Schicht (9) dient als Opferschicht und verschließt die vorhandenen Grabenoffnungen (22), sodass eine geschlossene Oberflache mit geringer Topologie entsteht. Die geschlossene Oberflache ermöglicht einen nachfolgenden Fotolithografie- schritt, durch den Offnungen in die polykristalline Siliziumsschicht (9) und die darunter liegende Oxidschicht (6) vorzugsweise mittels eines Plasmaprozesses eingebracht werden können. Die Offnungen (71) in der als Deckschicht (7) dienenden Oxidschicht (6) stellen Zugangsoffnungen für die nachfol- gende Atzung des Siliziumsubstrats (1) dar. Der Durchmesser der Zugangsoffnungen (71) wird vorzugsweise kleiner als die Breite der Grabenoffnungen (22) nach Oxidati- on der Polysiliziumschicht (5) gehalten, um die notwendige Dicke der Verschlussschicht (100) möglichst gering zu halten. Die Zahl, Anordnung und Form der Zugangsoffnungen (71) ist prinzipiell frei wahlbar. Sie richten sich insbesondere nach der jeweiligen raumlichen Ausdehnung der zu erzeugenden Kavernen .
Anschließend kann das Siliziumsubstrat (1) in den Stegen (3) durch die Zugangsoffnungen (71) mittels eines geeigneten Verfahrens zuruckgeatzt werden, um eine Kaverne (4) zu bilden. Dabei wird vorzugsweise ein isotropes Atzverfahren gewählt, das selektiv zum Siliziumoxid ist. Hierfür kommt insbesondere das Gasphasenatzen (GPA-Atzen, z.B. mittels C1F3) in Frage. Bei diesem Atzvorgang wird auch das polykristalline Silizium (52) unterhalb der Siliziumoxid-Deckschicht (62) entfernt. Schließlich werden die Stege (3) durch das Zuruckatzen des Bulk-Siliziums (1) von innen her ausgehöhlt. Dabei entstehen Hohlräume (4), die gewünschten Kavernen bilden. Sie werden seitlich von der in den Trench-Graben (2) erzeugten Oxidschicht (61) begrenzt. Ihre Tiefe ist dabei geringer als die Tiefe der erzeugten Trench-Graben (2).
Wie in Figur ID dargestellt ist, werden die in den Graben (2) erzeugten Oxidsaulen (610) vorzugsweise so ausgebildet, dass sie tiefer in das Halbleitersubstrat (2) hineinragen, als die durch Atzung gebildeten Kavernen (4) . Somit wird sichergestellt, dass die als Stutzstrukturen dienenden dünnen Oxid- saulen (610) der Membran (100) genügend Stabilität bieten.
Vorzugsweise wird bei dem Atzschritt auch die Opferschicht (9) aus polykristallinem Silizium mitentfernt, wobei das polykristalline Silizium aus den Trench-Graben (2) vorzugsweise vollständig entfernt wird. Im folgenden Verfahrensschritt wird eine Verschlussschicht (100) im Bereich der Membran abgeschieden, um die Zugangsund die Grabenoffnungen (71,22) zu verschließen. Diese Schicht (100) bildet in der Regel die eigentliche Membran, auf die weitere funktionale Schichten prozessiert werden können. Sie besteht vorzugsweise aus einem dielektrischen Material, wie zum Beispiel Siliziumoxid, Siliziumnitrid oder einer Kombination aus diesen beiden Materialien. Beim Abscheiden der Verschlussschicht (100) wird das dielektrische Mate- rial lediglich im Offnungsbereich (22) der Trench-Graben (2) bzw. der Zugangsoffnungen (71) abgeschieden, ohne dass die Graben (2) bzw. Kavernen (4) aufgefüllt werden. Optional kann die Verschlussschicht (100) mit bekannten Verfahren (z.B. CMP, Plasma-Prozess) planarisiert werden. Die notwendige Di- cke der Verschlussschicht (100) hangt stark von den zu überbrückenden Offnungsweiten ab. Bei breiter werdenden Offnungen gestaltet sich ihr Verschluss zunehmend schwieriger. Zum einen bilden sich über den Offnungen Vertiefungen innerhalb der Verschlussschicht, die zu einer unebenen Oberflache fuhren. Da solche Unebenheiten die Funktion der auf der Membran angeordneten funktonalen Elemente beeinträchtigen können, ist eine dickere Membranschicht notwendig, um die Vertiefungen auszugleichen. Ferner kann bei einer zu breiten Offnungsweite das abgeschiedene Material auch in den eigentliche abzude- ckenden Graben oder Spalt gelangen, was ebenfalls zu unerwünschten Effekten fuhren kann.
Im Folgenden wird anhand der Figuren 2A bis 2C eine alternative Prozessfuhrung des erfindungsgemaßen Verfahrens naher dargestellt. Der Prozess verlauft in wesentlichen analog zu der ersten in den Figuren IA bis ID gezeigten Verfahrensvariante, wobei jedoch keine hohlen, sondern dünne massive Oxidsaulen (611) erzeugt werden. Aufgrund der vollständig geschlossenen Graben (2) ist das in der ersten Verfahrensvari- ante notwendige Abscheiden einer Opferschicht (9) hier nicht mehr notwendig. Dabei zeigt Figur 2A analog zur Figur IA ein Siliziumsubstrat (1), in dem in vorhergehenden Schritten drei Graben (2) erzeugt wurden. In den anschließenden Verfahrensschritten wird analog zu der in den Figuren IA bis ID dargestellten ersten Prozessfuhrung eine polykristalline Siliziumsschicht (5) abgeschieden und anschließend oxidiert. Die abgeschiedene Siliziumsschicht (5) fallt im Unterschied zu der in Figur IB gezeigten Halbleiterschicht dicker aus, sodass die Graben (2) nun bis auf einen schmalen Spalt verengt werden. Vorzugsweise entsteht dabei ein Spalt mit einem hohen Aspektverhaltnis, dessen Tiefe im wesentlichen der Grabentiefe entspricht. Dies ist in Figur 2B dargestellt.
Durch die nachfolgende thermischen Oxidation werden die Gra- ben (2) vollständig mit Siliziumoxid aufgefüllt, sodass innerhalb der Graben (2) massive Oxidsaulen (611) entstehen, die spater die Stutzstrukturen für die Membran (100) bilden. Da die Oberflache vollständig geschlossen wird, kann die Lithografie zur Erzeugung der Zugangsoffnungen (71) für die At- zung der Hohlräume (4) ohne eine weitere Opferschicht (9) erfolgen .
Zur Ausbildung der die spatere Kaverne bildenden Hohlräume (4) zwischen den Graben (2) wird analog der ersten Variante (Figuren IC bis ID) verfahren. Die Membran wird auch hier mittels Gasphasenatzen (GPA) und Aufbringen einer dielektrischen Verschlussschicht (100) hergestellt.
Figuren 3A bis 3E zeigen eine weitere Variante des erfin- dungsgemaßen Verfahrens. Im Unterschied zu den beiden in den Figuren IA bis ID und 2A bis 2C gezeigten Verfahrensablaufen werden die als Stutzstrukturen dienenden Oxidsaulen (61) durch direkte Oxidation des Siliziumsubstrats (1) in den Graben (2) erzeugt.
Hierzu werden in einem ersten Verfahrensschritt Graben (2) in das Siliziumsubstrat (1) geatzt. Wie in Figur 3A gezeigt ist, wird hierzu eine Hartmaskenschicht (8) verwendet, die auf dem Siliziumsubstrat (1) abgeschieden und anschließend in bekannter Weise strukturiert wird. Dabei werden Offnungen (81) in der Hartmaskenschicht (8) erzeugt, durch die anschließend die Graben (2) geatzt werden. Als Hartmaskenmaterial eignet sich z.B. thermisches oder PECVD-Oxid. Im Unterschied zu den oben bereits beschriebenen Verfahrensvarianten wird die Hartmaske (8) nach dem Atzen des Grabens (2) nicht entfernt, sondern dient im Folgenden als Deckschicht (7) für die Ausbildung der Hohlräume (4) . Vorteilhaft bei dieser Verfahrensvariante ist, dass die Offnungsweiten in der Hartmaske (8) deutlich geringer ist als die der damit erzeugten tiefen Trench-Graben (2) im Siliziumsubstrat (1). Hierdurch wird der spatere Verschluss dieser Offnungen (81) erleichtert.
Zur Ausbildung der die spatere Membran (100) tragenden Oxidsaulen (61) werden die Seitenwande (21) der Trench-Graben (2) durch eine thermische Oxidation vollständig mit Oxid (61) bedeckt. Die hierbei in den Graben (2) entstehenden hohlen O- xidsaulen (610) bilden spater die Stutzstrukturen für die Membran (100) . Dies ist in Figur 3B gezeigt.
Analog zur ersten Variante (Figuren IA bis ID) wird eine Opferschicht (9) benotigt, um die Graben (2) vor dem zur Her- Stellung der Zugangsoffnungen (71) erfolgenden Lithografieschritt gegenüber dem Fotolack abzudecken. Als Material wird dabei vorzugsweise polykristallines Silizium verwendet. Anschließend werden die Zugangsoffnungen (71) in der als Deckschicht (7) dienenden Hartmaske (8) mittels Fotolithografie erzeugt. Wie in der Figur 3C dargestellt, weisen die Zugangs- offnungen (71) im wesentlichen die gleiche Offnungsweite auf wie die in der Hartmaske (8) ausgebildeten Offnungen (81) u- ber den Trench-Graben (2). Anschließend werden analog zu den in Figuren IA bis ID und 2A bis 2C gezeigten Verfahrensvari- anten die Hohlräume (4) in den Stegen (3) mittels Gasphasen- atzen erzeugt. Figur 3D zeigt die fertig ausgebildeten Kavernen (4). Auch das Abscheiden der Verschlussschicht (100), um die Offnungen (71,81) in der Hartmaske (8) zu verschließen und eine Membran zu bilden, erfolgt in der bereits beschriebenen Weise.
Wie in den Figuren ID, 2C und 3E gezeigt ist, überspannt die abgeschiedene Verschlussschicht (100) die Kavernen (4) und wird dabei von Stutzstrukturen (610,611) getragen, die aus dünnen hohlen oder massiven Oxidsaulen gebildet sind. Die Verschlussschicht (100) bildet die Grundstruktur der eigent- liehen Membran, auf der je nach Anwendung weitere funktionale Schichten bzw. Strukturen erzeugt werden können. Da die zu verschließenden Offnungen (71,81) erfindungsgemaß sehr kleine Offnungsweiten aufweisen, fallt die abgeschiedene Verschlussschicht (100) im Vergleich zu herkömmlichen Membranen beson- ders dünn aus.
Die Zahl und die Verteilung der Zugangsoffnungen (71) ist in allen Varianten des erfindungsgemaßen Verfahrens prinzipiell frei wahlbar. Dies gilt auch für die Form dieser Offnungen (71) . Diese Parameter richten sich vorzugsweise nach der jeweiligen raumlichen Ausdehnung der zu erzeugenden Kavernen. Insbesondere sind z.B. auch langgestreckte oder einen oder mehrere Graben (2) umschließende Zugangsoffnungen (71) denkbar. Auch die Zahl, Form und Anordnung der Kavernen (4) kann beliebig variieren. Allerdings erfolgt die Ausgestaltung der Kavernen vor allem mit dem Ziel, die Membran (100) thermisch möglichst gut vom Substrat (1) zu isolieren. Somit sind Ausgestaltungen von Stutzelementen (61) und Kavernen (4) bevorzugt, die eine niedrige Dichte an Stutzelementen aufweisen. Gleichzeitig werden erfindungsgemaß besonders enge Grabenoff- nungen (22) erzeugt, um die Verschlussschicht (100) möglichst dünn gestalten zu können.
Die in den Ansprüchen, der Beschreibung und den Zeichnungen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in Kombination für die Erfindung wesentlich sein.

Claims

Patentanspruche
1. Verfahren zum Herstellen einer Membran (100) auf einem Halbleitersubstrat (1) mit den Verfahrensschritten: a) Bereitstellen eines Halbleitersubstrats (1); b) Erzeugen von Graben (2) im Halbleitersubstrat (1), wobei zwischen den Graben (2) Stege (3) aus Halbleitersubstrat (1) übrig bleiben; c) Erzeugen einer Oxidschicht (61) auf den Wanden (21) der Graben (2) mithilfe eines thermischen Oxidationsverfah- rens; d) Erzeugen von Zugangsoffnungen (71) in einer in einem vorhergehenden Verfahrensschritt auf dem Halbleitersubstrat (1) erzeugten Deckschicht (7), um das Halbleiter- Substrat (1) im Bereichen der Stege (3) freizulegen; e) isotropes Atzen des im Verfahrensschritt d) freigelegten Halbleitersubstrats (1) mittels eines zur Oxidschicht
(61) und zur Deckschicht (7) selektiven Verfahrens, wobei in den Stegen (3) wenigstens ein Hohlraum (4) unter der Deckschicht (7) erzeugt wird, der seitlich durch die Oxidschicht (61) mindestens eines Grabens (2) begrenzt wird; und f) Abscheiden einer Verschlussschicht (100), um die Zugangsoffnungen (71) in der Deckschicht (7) zu verschlie- ßen.
2 . Verfahren nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t , dass die Oxidschicht (61) im Verfahrensschritt c) erzeugt wird, indem auf den Wanden (21) der Graben (2) eine Halbeiterschicht (51) abgeschieden und anschließend thermisch oxi- diert wird, wobei beim Abscheiden der Halbleiterschicht (51) der Durchmesser der Grabenoffnungen (22) reduziert und das Aspektverhaltnis der Graben (2) erhöht wird.
3. Verfahren nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, dass die Halbleiterschicht (52) auch auf der Oberflache des Halbleitersubstrats (1) im Bereich der Stege (3) abgeschieden und anschließend oxidiert wird, wobei die oxidierte Halbleiterschicht (62) nachfolgend die Deckschicht (7) bildet.
4. Verfahren nach Anspruch 2 oder 3, d a d u r c h g e k e n n z e i c h n e t, dass die Graben (2) beim Abscheiden der Halbleiterschicht (51) verengt werden, so dass in den Graben (2) jeweils ein Spalt mit einer geringen Offnungsweite verbleibt, wobei beim anschließenden Oxidieren der Halbleiterschicht (51) im Inneren der Graben (2) jeweils eine hohle Oxidsaule (610) erzeugt wird.
5. Verfahren nach einem der Ansprüche 2 und 3, d a d u r c h g e k e n n z e i c h n e t, dass die Graben (2) beim Abscheiden der Halbleiterschicht (51) verengt werden, so dass in den Graben (2) jeweils ein enger Spalt verbleibt, der sich beim anschließenden Oxidieren der Halbleiterschicht (51) vollständig mit Oxid füllt, wobei im Inneren der Graben (2) jeweils eine dünne massive Oxidsaule (611) erzeugt wird.
6. Verfahren nach einem der Ansprüche 2 bis 5, d a d u r c h g e k e n n z e i c h n e t, dass als Halbleiterschicht (51,52) Polysilizium oder Germanium verwendet wird.
7. Verfahren nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, dass das Polysilizium bzw. das Germanium mittels eines LPCVD- Verfahrens abgeschieden wird.
8. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass im Verfahrensschritt b) die Graben (2) mittels einer Hartmaske (8) erzeugt werden, die nachfolgend die Deckschicht (7) bildet.
9. Verfahren nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t, dass im Verfahrensschritt c) die Oxidschicht (61) erzeugt wird, indem das Halbleitersubstrat (1) auf den Wanden (21) der Graben (2) thermisch oxidiert wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, dass im Verfahrensschritt d) die Zugangsoffnungen (71) mit einer im Wesentlichen gleichen Offnungsweite wie die Graben- offnungen (22) erzeugt werden.
11. Verfahren nach einem der Ansprüche 4, 8 bis 10, d a d u r c h g e k e n n z e i c h n e t, dass beim Abscheiden der Verschlussschicht (100) im Verfahrensschritt f) auch die hohlen Oxidsaulen (610) verschlossen werden .
12. Verfahren nach einem der Ansprüche 2 bis 4, 10 und 11, d a d u r c h g e k e n n z e i c h n e t, dass nach dem Erzeugen der Oxidschicht (61) im Verfahrensschritt c) und vor dem Erzeugen von Zugangsoffnungen (71) im Verfahrensschritt d) eine Opferschicht (9) abgeschieden wird, wobei die Graben (2) verschlossen werden, und dass die Opferschicht (9) beim isotropen Atzen im Verfahrensschritt e) wieder entfernt wird.
13. Mikromechanisches Bauelement mit einer Membran (100), die mithilfe eines Verfahrens nach einem der vorhergehenden Ansprüche hergestellt ist, wobei die Membran (100) wenigstens einen in dem Halbleitersubstrat (2) des mikromechanischen Bauelementes ausgebildeten Hohlraum (4) überspannt, und wobei die Membran (100) durch wenigstens eine im Bereich des Hohlraums (4) angeordnete dünne Stutzstruktur (610,611) getragen wird, d a d u r c h g e k e n n z e i c h n e t, dass die Stutzstruktur (610,611) als eine durch thermische
Oxidation eines Halbleiters (1,51) gebildete hohle oder massive dünne Oxidsaule ausgebildet ist.
14. Mikromechanisches Bauelement nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t, dass die Membran (100) im Bereich des Hohlraums (4) auf einer Deckschicht (7) angeordnet ist, die den Hohlraum (4) unmittelbar nach oben begrenzt, wobei die Deckschicht (7) und die Stutzstruktur (610,611) eine gemeinsame Oxidschicht (6) bil- den.
15. Mikromechanisches Bauelement nach Anspruch 13 oder 14, d a d u r c h g e k e n n z e i c h n e t, dass die Membran (100) im Bereich des Hohlraums (4) auf einer Hartmaskenschicht (8) angeordnet ist, die den Hohlraum (4) unmittelbar nach oben begrenzt.
PCT/EP2006/068514 2005-12-20 2006-11-15 Verfahren zum herstellen einer membran auf einem halbleitersubstrat und mikromechanisches bauelement mit einer solchen membran WO2007071500A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008546320A JP2009525881A (ja) 2005-12-20 2006-11-15 半導体基板上にダイヤフラムを作製するための方法およびこのようなダイヤフラムを備えたマイクロマシニング型の構成エレメント
US12/086,951 US20100025786A1 (en) 2005-12-20 2006-11-15 Method for Manufacturing a Diaphragm on a Semiconductor Substrate and Micromechanical Component Having Such a Diaphragm
EP06819517A EP1966076A1 (de) 2005-12-20 2006-11-15 Verfahren zum herstellen einer membran auf einem halbleitersubstrat und mikromechanisches bauelement mit einer solchen membran

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102005060872.8 2005-12-20
DE102005060872 2005-12-20
DE102006001386.7 2006-01-11
DE102006001386A DE102006001386A1 (de) 2005-12-20 2006-01-11 Verfahren zum Herstellen einer Membran auf einem Halbleitersubstrat und mikromechanisches Bauelement mit einer solchen Membran

Publications (1)

Publication Number Publication Date
WO2007071500A1 true WO2007071500A1 (de) 2007-06-28

Family

ID=37811774

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/068514 WO2007071500A1 (de) 2005-12-20 2006-11-15 Verfahren zum herstellen einer membran auf einem halbleitersubstrat und mikromechanisches bauelement mit einer solchen membran

Country Status (5)

Country Link
US (1) US20100025786A1 (de)
EP (1) EP1966076A1 (de)
JP (1) JP2009525881A (de)
DE (1) DE102006001386A1 (de)
WO (1) WO2007071500A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009027898B4 (de) 2009-07-21 2019-09-05 Robert Bosch Gmbh Herstellungsverfahren für ein mikromechanisches Bauelement
CN103803487B (zh) * 2014-03-10 2016-02-03 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
US11460688B2 (en) * 2019-08-23 2022-10-04 Tohoku University Mirror device, scanning laser device and scanning laser display including same mirror device, and method for manufacturing mirror device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001004955A1 (en) * 1999-07-12 2001-01-18 Robert Bruce Davies Monolithic low dielectric constant platform for passive components and method
DE10130379A1 (de) * 2001-06-23 2003-01-02 Bosch Gmbh Robert Mikromechanischer Massenflusssensor und Verfahren zu dessen Herstellung
DE10144847A1 (de) * 2001-09-12 2003-03-27 Infineon Technologies Ag Verfahren zur Herstellung einer Membran
US20030129785A1 (en) * 2002-01-10 2003-07-10 Barber Bradley Paul Structurally supported thin film resonator and method of fabrication
DE10352001A1 (de) * 2003-11-07 2005-06-09 Robert Bosch Gmbh Mikromechanisches Bauelement mit einer Membran und Verfahren zur Herstellung eines solchen Bauelements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003246070A (ja) * 2002-02-25 2003-09-02 Ricoh Co Ltd 液滴吐出ヘッド及びその製造方法、インクジェット記録装置並びにマイクロデバイス
US7226146B2 (en) * 2004-11-30 2007-06-05 Xerox Corporation Fluid ejection devices and methods for forming such devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001004955A1 (en) * 1999-07-12 2001-01-18 Robert Bruce Davies Monolithic low dielectric constant platform for passive components and method
DE10130379A1 (de) * 2001-06-23 2003-01-02 Bosch Gmbh Robert Mikromechanischer Massenflusssensor und Verfahren zu dessen Herstellung
DE10144847A1 (de) * 2001-09-12 2003-03-27 Infineon Technologies Ag Verfahren zur Herstellung einer Membran
US20030129785A1 (en) * 2002-01-10 2003-07-10 Barber Bradley Paul Structurally supported thin film resonator and method of fabrication
DE10352001A1 (de) * 2003-11-07 2005-06-09 Robert Bosch Gmbh Mikromechanisches Bauelement mit einer Membran und Verfahren zur Herstellung eines solchen Bauelements

Also Published As

Publication number Publication date
US20100025786A1 (en) 2010-02-04
EP1966076A1 (de) 2008-09-10
DE102006001386A1 (de) 2007-06-21
JP2009525881A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
DE10063991B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE102009045385B4 (de) Verfahren zum Herstellen eines Durchkontaktes und entsprechendes mikromechanisches Bauelement
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4402085C2 (de) Verfahren zur mikrotechnischen Herstellung eines kapazitiven Differenzdrucksensors und mikrotechnisch hergestellter Differenzdrucksensor
DE102010000888B4 (de) Verfahren zum Ausbilden von Aussparungen in einem Halbleiterbauelement und mit dem Verfahren hergestelltes Bauelement
DE102011080978B4 (de) Verfahren zur Herstellung einer mikromechanischen Struktur
DE102013209266A1 (de) Bauelement mit einem Hohlraum
DE102011081033B4 (de) Verfahren zur Herstellung einer mikromechanischen Struktur und mikromechanische Struktur
WO2006125691A1 (de) Mikromechanisches bauelement mit einer membran und verfahren zur herstellung eines solchen bauelements
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
WO2007071500A1 (de) Verfahren zum herstellen einer membran auf einem halbleitersubstrat und mikromechanisches bauelement mit einer solchen membran
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE102018222377A1 (de) Verfahren zum Ätzen einer Opferschicht für die Herstellung einer mikromechanischen Struktur und mikromechanische Vorrichtung
DE10138510B4 (de) Grabenisolation mit selbstjustierender Oberflächenversiegelung und Verfahren zur Herstellung einer solchen Grabenisolation
WO2006063885A1 (de) Verfahren zum bilden eines grabens in einer mikrostruktur
EP1076826B1 (de) Herstellverfahren für mikromechanische bauelemente
WO2002062698A2 (de) Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor
EP3790839B1 (de) Verfahren zum herstellen einer sequenziereinheit zum sequenzieren eines biochemischen materials
DE102005029802A1 (de) Mikromechanisches Bauelement mit einer Doppelmembran sowie ein dafür geeignetes Herstellungsverfahren
EP2217526B1 (de) Verfahren zur herstellung von mikromechanischen strukturen mit reliefartigem seitenwandverlauf oder einstellbarem neigungswinkel
DE102009027321A1 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
DE4336774A1 (de) Verfahren zur Herstellung von Strukturen
DE19935130C1 (de) Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement
DE102009026639A1 (de) Elektromechanische Mikrostruktur
DE10022266B4 (de) Verfahren zum Herstellen und Verschließen eines Hohlraums für Mikrobauelemente oder Mikrosysteme und entsprechendes Mikrobauelement

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006819517

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2008546320

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2006819517

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12086951

Country of ref document: US