JPH0821619B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0821619B2 JPH0821619B2 JP1265266A JP26526689A JPH0821619B2 JP H0821619 B2 JPH0821619 B2 JP H0821619B2 JP 1265266 A JP1265266 A JP 1265266A JP 26526689 A JP26526689 A JP 26526689A JP H0821619 B2 JPH0821619 B2 JP H0821619B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- substrate
- film
- oxide film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はSOI型の半導体装置に関するもので、特にイ
ンテリジェント・パワー・デバイス（Inteligent Power
Device）に使用されるものである。
ンテリジェント・パワー・デバイス（Inteligent Power
Device）に使用されるものである。
（従来の技術） 第４図（ａ）乃至（ｄ）は、現在、検討されている完
全誘電体分離基板のプロセスフローチャートを示してい
る。このプロセスは、トレンチ形成、コーナー丸め、埋
め込み、平坦化の４つの工程から成る。
全誘電体分離基板のプロセスフローチャートを示してい
る。このプロセスは、トレンチ形成、コーナー丸め、埋
め込み、平坦化の４つの工程から成る。
トレンチ形成工程（同図（ａ）参照）では、シリコン
（Si）基板11上に約1.5μｍの酸化膜12を形成する。ま
た、ウェーハ接着技術を用いて、酸化膜12が形成された
シリコン基板11と、シリコン（Si）基板13との接着を行
う。この後、シリコン基板13をグラインダー等により所
望の厚さに加工研磨する（Si残し厚20±５μｍ）。さら
に、厚さ約2.3μｍのSiO2から成るマスク材14をシリコ
ン基板13上に形成する。この後、PEPにより、RIE（reac
tive ion etching）を用いてシリコン基板13をエッチン
グし、酸化膜12まで達するトレンチ15を形成する。
（Si）基板11上に約1.5μｍの酸化膜12を形成する。ま
た、ウェーハ接着技術を用いて、酸化膜12が形成された
シリコン基板11と、シリコン（Si）基板13との接着を行
う。この後、シリコン基板13をグラインダー等により所
望の厚さに加工研磨する（Si残し厚20±５μｍ）。さら
に、厚さ約2.3μｍのSiO2から成るマスク材14をシリコ
ン基板13上に形成する。この後、PEPにより、RIE（reac
tive ion etching）を用いてシリコン基板13をエッチン
グし、酸化膜12まで達するトレンチ15を形成する。
コーナー丸め工程（同図（ｂ）参照）では、例えばHF
（フッ化水素）を用いるCDE（chemical dry etching）
により、トレンチ15内のコーナーの丸め処理を行う。
（フッ化水素）を用いるCDE（chemical dry etching）
により、トレンチ15内のコーナーの丸め処理を行う。
埋め込み工程（同図（ｃ）参照）では、酸素ガス雰囲
気中、約1050℃の温度で熱酸化を行い、トレンチ15側壁
に側壁酸化膜17を形成する。この後、例えば減圧（1Tor
r以下）CVD（chemical vapour deposition）法を用い
て、全面にポリシリコン（Poly Si）膜16を堆積形成す
る。この時、トレンチ15は、ポリシリコン膜16により埋
め込まれる。
気中、約1050℃の温度で熱酸化を行い、トレンチ15側壁
に側壁酸化膜17を形成する。この後、例えば減圧（1Tor
r以下）CVD（chemical vapour deposition）法を用い
て、全面にポリシリコン（Poly Si）膜16を堆積形成す
る。この時、トレンチ15は、ポリシリコン膜16により埋
め込まれる。
平坦化工程（同図（ｄ）参照）では、例えばHFを用い
るCDEにより、ポリシリコン膜16のエッチバックを行
い、シリコン基板13上を平坦化する。さらに、全面に酸
化膜をかぶせることにより、完全誘電体分離基板を完成
する。
るCDEにより、ポリシリコン膜16のエッチバックを行
い、シリコン基板13上を平坦化する。さらに、全面に酸
化膜をかぶせることにより、完全誘電体分離基板を完成
する。
ところで、このようなプロセスでの最大の焦点は、ト
レンチ15底部のコーナーにおける結晶欠陥を抑制するこ
とにある。そこで、上述のプロセスにはコーナー丸め工
程が挿入されている。
レンチ15底部のコーナーにおける結晶欠陥を抑制するこ
とにある。そこで、上述のプロセスにはコーナー丸め工
程が挿入されている。
第５図は、コーナー丸め工程を挿入しないプロセスで
完全誘電体分離基板を作成した場合（同図（ａ）参照）
と、挿入したプロセスで完全誘電体分離基板を作成した
場合（同図（ｂ）参照）のトレンチ形状を示している。
完全誘電体分離基板を作成した場合（同図（ａ）参照）
と、挿入したプロセスで完全誘電体分離基板を作成した
場合（同図（ｂ）参照）のトレンチ形状を示している。
即ち、コーナー丸め工程を挿入した完全誘電体分離基
板は、トレンチ15底部の酸化膜12にアンダーカットが形
成されている。また、側壁酸化後のPoly Siデポでは、
トレンチ15がポリシリコン膜16により埋め込まれ、又ト
レンチ15底部の酸化膜12のアンダーカット形状にポリシ
リコン膜16がピッタリと被着している。
板は、トレンチ15底部の酸化膜12にアンダーカットが形
成されている。また、側壁酸化後のPoly Siデポでは、
トレンチ15がポリシリコン膜16により埋め込まれ、又ト
レンチ15底部の酸化膜12のアンダーカット形状にポリシ
リコン膜16がピッタリと被着している。
しかしながら、このような完全誘電体分離基板では、
十分な分離耐圧が得られないことが知られている。
十分な分離耐圧が得られないことが知られている。
第６図（ａ）乃至（ｃ）は完全誘電体分離基板の分離
耐圧を測定した結果を示す図である。
耐圧を測定した結果を示す図である。
即ち、製造工程において分離耐圧に最も影響を与える
と考えられるトレンチ内の側壁酸化膜17厚を、それぞれ
4000、6000、8000Åとした基板を試作した。そして、こ
れらの基板について、領域−領域間耐圧（同図（ａ）参
照）、基板−領域間耐圧（同時（ｂ）参照）の測定を行
った。
と考えられるトレンチ内の側壁酸化膜17厚を、それぞれ
4000、6000、8000Åとした基板を試作した。そして、こ
れらの基板について、領域−領域間耐圧（同図（ａ）参
照）、基板−領域間耐圧（同時（ｂ）参照）の測定を行
った。
その結果、同図（ｃ）に示すように、分離耐圧は側壁
酸化膜17厚に比例することがわかったが、必要な分離耐
圧が得られていないことが確認された。具体的には、ト
レンチ底部の酸化膜12厚を1.6μｍ、側壁酸化膜17厚を
0.8μｍ（8000Å）（トレンチ側壁の両側を合せて合計
1.6μｍ）程度与えてやっても、600V程度の分離耐圧し
か得られていない。
酸化膜17厚に比例することがわかったが、必要な分離耐
圧が得られていないことが確認された。具体的には、ト
レンチ底部の酸化膜12厚を1.6μｍ、側壁酸化膜17厚を
0.8μｍ（8000Å）（トレンチ側壁の両側を合せて合計
1.6μｍ）程度与えてやっても、600V程度の分離耐圧し
か得られていない。
ところが、側壁酸化膜17厚が0.8μｍ程度ある場合に
は、単純に見積もっても1400V程度の分離耐圧があって
おかしくない。
は、単純に見積もっても1400V程度の分離耐圧があって
おかしくない。
（発明が解決しようとする課題） このように、従来の完全誘電体分離基板では、トレン
チ内の側壁酸化膜厚を十分に与えても、十分な分離耐圧
を得ることができないという欠点があった。
チ内の側壁酸化膜厚を十分に与えても、十分な分離耐圧
を得ることができないという欠点があった。
そこで、本発明は、トレンチ内の側壁酸化膜厚に見合
った十分な分離耐圧を得ることができる半導体装置を提
供することを目的とする。
った十分な分離耐圧を得ることができる半導体装置を提
供することを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体装置は、
第１の材料からなる素子形成領域下に第１の絶縁膜を有
する基板と、前記第１の絶縁膜に達するように前記素子
形成領域に形成されるトレンチと、前記トレンチの側壁
に形成される第２の絶縁膜と、前記トレンチの底部に形
成される空洞部と、前記トレンチの上部にのみ埋め込ま
れる、前記第１の材料と同程度の熱膨張係数を有する第
２の材料からなる膜とを有している。
第１の材料からなる素子形成領域下に第１の絶縁膜を有
する基板と、前記第１の絶縁膜に達するように前記素子
形成領域に形成されるトレンチと、前記トレンチの側壁
に形成される第２の絶縁膜と、前記トレンチの底部に形
成される空洞部と、前記トレンチの上部にのみ埋め込ま
れる、前記第１の材料と同程度の熱膨張係数を有する第
２の材料からなる膜とを有している。
また、前記トレンチは、そのコーナに丸め処理が施さ
れているものである。
れているものである。
（作用） このような構成によれば、トレンチの底部には空洞部
が形成されている。また、そのトレンチ上部にのみ第２
の材料からなる膜が埋め込まれている。このため、前記
第２の材料からなる膜は、例えば丸め処理によるトレン
チ底部のアンダーカット形状に沿って被着されることが
ない。よって、トレンチが前記第２の材料からなる膜に
より埋め込まれる場合に比べて、トレンチ底部及びその
コーナー部での電界集中が抑えられ、十分な分離耐圧を
得ることができる。
が形成されている。また、そのトレンチ上部にのみ第２
の材料からなる膜が埋め込まれている。このため、前記
第２の材料からなる膜は、例えば丸め処理によるトレン
チ底部のアンダーカット形状に沿って被着されることが
ない。よって、トレンチが前記第２の材料からなる膜に
より埋め込まれる場合に比べて、トレンチ底部及びその
コーナー部での電界集中が抑えられ、十分な分離耐圧を
得ることができる。
（実施例） 以下、図面を参照しながら本発明の一実施例について
詳細に説明する。
詳細に説明する。
第１図は本発明の一実施例に係わる半導体装置を示す
ものである。
ものである。
単結晶シリコン基板21上には酸化膜（第１の絶縁膜）
22が形成されている。酸化膜22上には、単結晶シリコン
（第１の材料）からなる基板（素子形成領域）23が形成
されている。基板23には、酸化膜22に達するコーナーの
丸め処理が施されたトレンチ24が形成されている。トレ
ンチ24内の側壁には側壁酸化膜（第２の絶縁膜）25が形
成されている。また、トレンチ24底部には空洞（Air）
部26が形成されている。また、トレンチ24の上部にのみ
ポリシリコン（第２の材料）からなる膜27が埋め込まれ
ている。なお、前記ポリシリコンからなる膜27は、トレ
ンチ24底部に空洞部26が形成されているため、丸め処理
によるトレンチ24底部の酸化膜22のアンダーカット形状
に沿って被着されていない。
22が形成されている。酸化膜22上には、単結晶シリコン
（第１の材料）からなる基板（素子形成領域）23が形成
されている。基板23には、酸化膜22に達するコーナーの
丸め処理が施されたトレンチ24が形成されている。トレ
ンチ24内の側壁には側壁酸化膜（第２の絶縁膜）25が形
成されている。また、トレンチ24底部には空洞（Air）
部26が形成されている。また、トレンチ24の上部にのみ
ポリシリコン（第２の材料）からなる膜27が埋め込まれ
ている。なお、前記ポリシリコンからなる膜27は、トレ
ンチ24底部に空洞部26が形成されているため、丸め処理
によるトレンチ24底部の酸化膜22のアンダーカット形状
に沿って被着されていない。
次に、前記半導体装置の製造方法について第２図
（ａ）及び（ｂ）を参照しながら説明する。
（ａ）及び（ｂ）を参照しながら説明する。
まず、同図（ａ）に示すように、単結晶シリコン（S
i）基板21上に膜厚が約1.5μｍの酸化膜（SiO2）22を形
成する。また、ウェーハ接着技術を用いて、酸化膜22が
形成されたシリコン基板21と、単結晶シリコンからなる
基板23との接着を行う。この後、基板23をグラインダー
等により所望の厚さに加工研磨する（例えばSi残し厚20
±５μｍ）。さらに、厚さ約2.3μｍのSiO2から成るマ
スク材を基板23上に形成する。この後、PEPにより、RIE
（reactive ion etching）を用いて基板23をエッチング
し、酸化膜22まで達するトレンチ24を形成する。また、
例えばHF（フッ化水素）を用いるCDE（chemical dry et
ching）により、トレンチ24内のコーナーの丸め処理を
行う。さらに、酸素ガス雰囲気中、約1050℃の温度で、
熱酸化を行い、トレンチ24側壁に側壁酸化膜（SiO2）25
を形成する。
i）基板21上に膜厚が約1.5μｍの酸化膜（SiO2）22を形
成する。また、ウェーハ接着技術を用いて、酸化膜22が
形成されたシリコン基板21と、単結晶シリコンからなる
基板23との接着を行う。この後、基板23をグラインダー
等により所望の厚さに加工研磨する（例えばSi残し厚20
±５μｍ）。さらに、厚さ約2.3μｍのSiO2から成るマ
スク材を基板23上に形成する。この後、PEPにより、RIE
（reactive ion etching）を用いて基板23をエッチング
し、酸化膜22まで達するトレンチ24を形成する。また、
例えばHF（フッ化水素）を用いるCDE（chemical dry et
ching）により、トレンチ24内のコーナーの丸め処理を
行う。さらに、酸素ガス雰囲気中、約1050℃の温度で、
熱酸化を行い、トレンチ24側壁に側壁酸化膜（SiO2）25
を形成する。
次に、同図（ｂ）に示すように、例えばCVD法等を用
いて、全面に単結晶シリコンと同程度の熱膨張係数をも
つ材料、例えばポリシリコン（Poly Si）からなる膜27
を堆積形成する。この時、ポリシリコンからなる膜27
は、トレンチ24内においてその側壁での被着量が上部か
ら下部に向って減少するようにコントロールされ堆積さ
れる。即ち、ポリシリコンからなる膜27は、トレンチ24
底部に空洞部26が形成されるように、トレンチ24の上部
のみを埋め込んで形成される。具体的には、ポリシリコ
ンからなる膜27の堆積時の圧力を制御（例えば常圧）す
ることにより、SiH4（シラン）を熱分解して得られるシ
リコン（Si）分子の平均自由行程をトレンチ24に対して
短くすればよい。
いて、全面に単結晶シリコンと同程度の熱膨張係数をも
つ材料、例えばポリシリコン（Poly Si）からなる膜27
を堆積形成する。この時、ポリシリコンからなる膜27
は、トレンチ24内においてその側壁での被着量が上部か
ら下部に向って減少するようにコントロールされ堆積さ
れる。即ち、ポリシリコンからなる膜27は、トレンチ24
底部に空洞部26が形成されるように、トレンチ24の上部
のみを埋め込んで形成される。具体的には、ポリシリコ
ンからなる膜27の堆積時の圧力を制御（例えば常圧）す
ることにより、SiH4（シラン）を熱分解して得られるシ
リコン（Si）分子の平均自由行程をトレンチ24に対して
短くすればよい。
この後、図示しないが、例えばHFを用いるCDEによ
り、ポリシリコン膜26のエッチバックを行い、単結晶シ
リコン基板23上を平坦化する。さらに、全面に酸化膜を
かぶせることにより、完全誘電体分離基板を完成する。
り、ポリシリコン膜26のエッチバックを行い、単結晶シ
リコン基板23上を平坦化する。さらに、全面に酸化膜を
かぶせることにより、完全誘電体分離基板を完成する。
このような製造方法によれば、シリコン（Si）分子の
平均自由行程を短くしてポリシリコンからなる膜27を堆
積しているため、トレンチ24の底部に空洞部26を形成す
ることができる。
平均自由行程を短くしてポリシリコンからなる膜27を堆
積しているため、トレンチ24の底部に空洞部26を形成す
ることができる。
ところで、例えば、コーナー丸め工程を取り入れた完
全誘電体分離基板では、側壁酸化膜17厚が0.8μｍ（800
0Å）程度ある場合には、単純に見積もっても1400V程度
の分離耐圧が得られてもおかしくない。ところが、従
来、600V程度の分離耐圧しか得られない原因は、トレン
チ24底部の酸化膜22のアンダーカット形状にポリシリコ
ンがピッタリと被着しているため、そのコーナーにおい
て電界集中を起こすためであると考えられる。
全誘電体分離基板では、側壁酸化膜17厚が0.8μｍ（800
0Å）程度ある場合には、単純に見積もっても1400V程度
の分離耐圧が得られてもおかしくない。ところが、従
来、600V程度の分離耐圧しか得られない原因は、トレン
チ24底部の酸化膜22のアンダーカット形状にポリシリコ
ンがピッタリと被着しているため、そのコーナーにおい
て電界集中を起こすためであると考えられる。
第３図（ａ）乃至（ｃ）は、トレンチ24底部に空洞部
26を有する場合の基板と、トレンチ24が完全にポリシリ
コンからなる膜27により埋め込まれている場合（即ち、
トレンチ24底部の酸化膜22のアンダーカット形状にポリ
シリコンからなる膜27がピッタリと被着している場合）
の基板とについて、トレンチ24構造内の電位分布を解析
したものである。なお、同図（ａ）は、ポアソン方程式
を有限要素法を用いて解く場合に使用する領域分割図を
示している。
26を有する場合の基板と、トレンチ24が完全にポリシリ
コンからなる膜27により埋め込まれている場合（即ち、
トレンチ24底部の酸化膜22のアンダーカット形状にポリ
シリコンからなる膜27がピッタリと被着している場合）
の基板とについて、トレンチ24構造内の電位分布を解析
したものである。なお、同図（ａ）は、ポアソン方程式
を有限要素法を用いて解く場合に使用する領域分割図を
示している。
即ち、同図（ａ）に示すように、素子領域28及び29に
1000V、単結晶シリコン基板21に0Vを印加し、そのとき
トレチ24構造内の電位分布を解析した。その結果、トレ
ンチ24底部が空洞（被誘電率1.0）の場合の基板は、ト
レンチ底部及びそのコーナー部での等電位線の分布が穏
やかになっている（同図（ｂ）参照）。しかしながら、
トレンチ24底部の酸化膜22のアンダーカット形状にポリ
シリコンからなる膜（被誘電率11.7）27がピッタリと被
着している場合の基板は、トレンチ24底部及びそのコー
ナー部での等電位線の分布が密になっており、電界集中
を起こしていることがわかる（同図（ｃ）参照）。よっ
て、本発明のように、トレンチ24底部に空洞部26を設け
ることは、トレンチ24底部及びそのコーナー部での電界
集中を抑え、分離耐圧を向上させるのに有効であること
が確認された。なお、同図（ｂ）及び（ｃ）において、
等電位線は100V間隔で設けられている。
1000V、単結晶シリコン基板21に0Vを印加し、そのとき
トレチ24構造内の電位分布を解析した。その結果、トレ
ンチ24底部が空洞（被誘電率1.0）の場合の基板は、ト
レンチ底部及びそのコーナー部での等電位線の分布が穏
やかになっている（同図（ｂ）参照）。しかしながら、
トレンチ24底部の酸化膜22のアンダーカット形状にポリ
シリコンからなる膜（被誘電率11.7）27がピッタリと被
着している場合の基板は、トレンチ24底部及びそのコー
ナー部での等電位線の分布が密になっており、電界集中
を起こしていることがわかる（同図（ｃ）参照）。よっ
て、本発明のように、トレンチ24底部に空洞部26を設け
ることは、トレンチ24底部及びそのコーナー部での電界
集中を抑え、分離耐圧を向上させるのに有効であること
が確認された。なお、同図（ｂ）及び（ｃ）において、
等電位線は100V間隔で設けられている。
［発明の効果］ 以上、説明したように、本発明の半導体装置によれ
ば、次のような効果を奏する。
ば、次のような効果を奏する。
トレンチの底部に空洞（Air）部を設け、そのトレン
チ上部にのみポリシリコン膜を埋め込んでいる。また、
トレンチの底部が空洞の場合は、トレンチが完全にポリ
シリコンにより埋め込まれている場合に比べて、トレン
チ底部及びコーナー部での電界集中が抑えられ、十分な
分離耐圧を得ることが可能になる。これにより、トレン
チ内の側壁酸化膜厚に見合った分離耐圧を得ることがで
きる。
チ上部にのみポリシリコン膜を埋め込んでいる。また、
トレンチの底部が空洞の場合は、トレンチが完全にポリ
シリコンにより埋め込まれている場合に比べて、トレン
チ底部及びコーナー部での電界集中が抑えられ、十分な
分離耐圧を得ることが可能になる。これにより、トレン
チ内の側壁酸化膜厚に見合った分離耐圧を得ることがで
きる。
第１図は本発明の一実施例に係わる半導体装置を示す断
面図、第２図（ａ）及び（ｂ）は本発明の一実施例に係
わる半導体装置の製造方法を示す断面図、第３図（ａ）
乃至（ｃ）は、トレンチ底部が空洞（Air）の場合の基
板と、トレンチが完全にポリシリコンにより埋め込まれ
ている場合との基板とについて、トレンチ構造内の電位
分布を解析した図、第４図（ａ）乃至（ｄ）は従来の完
全誘電体分離基板の製造行程図、第５図（ａ）及び
（ｂ）はコーナー丸め工程を挿入しないプロセスと挿入
したプロセスとについて、完全誘電体分離基板を作成し
た場合のトレンチ形状を示す図、第６図（ａ）乃至
（ｃ）は従来の完全誘電体分離基板の分離耐圧を測定し
た結果を示す図である。 21……単結晶シリコン基板、22……酸化膜（第１の絶縁
膜）、23……基板（素子形成領域）、24……トレンチ、
25……側壁酸化膜（第２の絶縁膜）、26……空洞部、27
……ポリシリコンからなる膜、28,29……素子領域。
面図、第２図（ａ）及び（ｂ）は本発明の一実施例に係
わる半導体装置の製造方法を示す断面図、第３図（ａ）
乃至（ｃ）は、トレンチ底部が空洞（Air）の場合の基
板と、トレンチが完全にポリシリコンにより埋め込まれ
ている場合との基板とについて、トレンチ構造内の電位
分布を解析した図、第４図（ａ）乃至（ｄ）は従来の完
全誘電体分離基板の製造行程図、第５図（ａ）及び
（ｂ）はコーナー丸め工程を挿入しないプロセスと挿入
したプロセスとについて、完全誘電体分離基板を作成し
た場合のトレンチ形状を示す図、第６図（ａ）乃至
（ｃ）は従来の完全誘電体分離基板の分離耐圧を測定し
た結果を示す図である。 21……単結晶シリコン基板、22……酸化膜（第１の絶縁
膜）、23……基板（素子形成領域）、24……トレンチ、
25……側壁酸化膜（第２の絶縁膜）、26……空洞部、27
……ポリシリコンからなる膜、28,29……素子領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大澤 明彦 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 山脇 健治 神奈川県座間市相模が丘６丁目25番22号 株式会社徳田製作所内 (56)参考文献 特開 昭60−21539（ＪＰ，Ａ)
Claims (2)
- 【請求項１】第１の材料からなる素子形成領域下に第１
の絶縁膜を有する基板と、前記第１の絶縁膜に達するよ
うに前記素子形成領域に形成され、少なくとも底部のコ
ーナーに丸め処理が施されているトレンチと、前記トレ
ンチの側壁に形成される第２の絶縁膜と、前記トレンチ
の底部に形成される空洞部と、前記トレンチの上部にの
み埋め込まれる、前記第１の材料と同程度の熱膨張係数
を有する第２の材料からなる膜とを具備することを特徴
とする半導体装置。 - 【請求項２】前記第１の材料は、単結晶シリコンであ
り、前記第２の材料は、ポリシリコンであることを特徴
とする請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1265266A JPH0821619B2 (ja) | 1989-10-13 | 1989-10-13 | 半導体装置 |
| US07/596,286 US5126817A (en) | 1989-10-13 | 1990-10-12 | Dielectrically isolated structure for use in soi-type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1265266A JPH0821619B2 (ja) | 1989-10-13 | 1989-10-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127850A JPH03127850A (ja) | 1991-05-30 |
| JPH0821619B2 true JPH0821619B2 (ja) | 1996-03-04 |
Family
ID=17414842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1265266A Expired - Lifetime JPH0821619B2 (ja) | 1989-10-13 | 1989-10-13 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5126817A (ja) |
| JP (1) | JPH0821619B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5416354A (en) * | 1989-01-06 | 1995-05-16 | Unitrode Corporation | Inverted epitaxial process semiconductor devices |
| WO1993008596A1 (en) * | 1991-10-14 | 1993-04-29 | Nippondenso Co., Ltd. | Method for fabrication of semiconductor device |
| US5324683A (en) * | 1993-06-02 | 1994-06-28 | Motorola, Inc. | Method of forming a semiconductor structure having an air region |
| US5448102A (en) * | 1993-06-24 | 1995-09-05 | Harris Corporation | Trench isolation stress relief |
| US5416041A (en) * | 1993-09-27 | 1995-05-16 | Siemens Aktiengesellschaft | Method for producing an insulating trench in an SOI substrate |
| US6242336B1 (en) * | 1997-11-06 | 2001-06-05 | Matsushita Electronics Corporation | Semiconductor device having multilevel interconnection structure and method for fabricating the same |
| US6495900B1 (en) * | 1997-11-12 | 2002-12-17 | Micron Technology, Inc. | Insulator for electrical structure |
| US6586802B2 (en) * | 1999-01-14 | 2003-07-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6307247B1 (en) | 1999-07-12 | 2001-10-23 | Robert Bruce Davies | Monolithic low dielectric constant platform for passive components and method |
| US6524929B1 (en) | 2001-02-26 | 2003-02-25 | Advanced Micro Devices, Inc. | Method for shallow trench isolation using passivation material for trench bottom liner |
| US6486038B1 (en) * | 2001-03-12 | 2002-11-26 | Advanced Micro Devices | Method for and device having STI using partial etch trench bottom liner |
| US6521510B1 (en) | 2001-03-23 | 2003-02-18 | Advanced Micro Devices, Inc. | Method for shallow trench isolation with removal of strained island edges |
| US6583488B1 (en) | 2001-03-26 | 2003-06-24 | Advanced Micro Devices, Inc. | Low density, tensile stress reducing material for STI trench fill |
| US6534379B1 (en) | 2001-03-26 | 2003-03-18 | Advanced Micro Devices, Inc. | Linerless shallow trench isolation method |
| JP5037766B2 (ja) * | 2001-09-10 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6677645B2 (en) * | 2002-01-31 | 2004-01-13 | International Business Machines Corporation | Body contact MOSFET |
| KR100829368B1 (ko) * | 2002-12-05 | 2008-05-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트렌치 및 트렌치 형성 방법 |
| US6709969B1 (en) * | 2002-12-19 | 2004-03-23 | Mark E. Murray | Method for fabricating a gas insulated gate field effect transistor |
| DE102004005804B4 (de) * | 2004-02-06 | 2007-04-05 | X-Fab Semiconductor Foundries Ag | Verfahren zur Verfüllung von Isolationsgräben unter Nutzung von CMOS-Standardprozessen zur Realisierung dielektrisch isolierter Gebiete auf SOI Scheiben |
| GB0407363D0 (en) * | 2004-03-31 | 2004-05-05 | Koninkl Philips Electronics Nv | Trench semiconductor device and method of manufacturing it |
| JP4613565B2 (ja) * | 2004-09-29 | 2011-01-19 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2010135444A (ja) * | 2008-12-03 | 2010-06-17 | Hitachi Ltd | 半導体装置 |
| US8395217B1 (en) * | 2011-10-27 | 2013-03-12 | International Business Machines Corporation | Isolation in CMOSFET devices utilizing buried air bags |
| JP5849112B2 (ja) * | 2014-02-03 | 2016-01-27 | 株式会社 日立パワーデバイス | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6021539A (ja) * | 1983-07-15 | 1985-02-02 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS61184843A (ja) * | 1985-02-13 | 1986-08-18 | Toshiba Corp | 複合半導体装置とその製造方法 |
| JPH0656865B2 (ja) * | 1988-10-13 | 1994-07-27 | 株式会社東芝 | 高耐圧素子用接着基板 |
-
1989
- 1989-10-13 JP JP1265266A patent/JPH0821619B2/ja not_active Expired - Lifetime
-
1990
- 1990-10-12 US US07/596,286 patent/US5126817A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03127850A (ja) | 1991-05-30 |
| US5126817A (en) | 1992-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0821619B2 (ja) | 半導体装置 | |
| US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
| US7714325B2 (en) | Trench isolation structure | |
| US6110793A (en) | Method for making a trench isolation having a conformal liner oxide and top and bottom rounded corners for integrated circuits | |
| US6642596B2 (en) | Semiconductor device having trench isolation structure and method of forming same | |
| KR100275908B1 (ko) | 집적 회로에 트렌치 아이솔레이션을 형성하는방법 | |
| JPH05160251A (ja) | 集積回路製造方法 | |
| US5496765A (en) | Method for manufacturing an insulating trench in a substrate for smart-power technologies | |
| US6551897B2 (en) | Wafer trench article and process | |
| US5318663A (en) | Method for thinning SOI films having improved thickness uniformity | |
| JP2737808B2 (ja) | Ｓｏｉウエハ上の下地絶縁体層の上のシリコン・デバイス層にシリコンの複数の薄いデバイス・メサを形成する方法 | |
| CN102024743A (zh) | 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法 | |
| JP2000183157A (ja) | Ｓｏｉウェ―ハの製造方法 | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| JP2000031262A (ja) | 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法 | |
| US6060394A (en) | Method for forming shallow trench isolation with global planarization | |
| KR20050070674A (ko) | 반도체 소자 제조 방법 | |
| US6764921B2 (en) | Semiconductor device and method for fabricating the same | |
| JPH03147327A (ja) | 半導体装置の製造方法 | |
| CN106531680A (zh) | 隔离结构及其制造方法 | |
| KR0150998B1 (ko) | 이중 스토퍼를 이용한 소이 웨이퍼 제조방법 | |
| US6410405B2 (en) | Method for forming a field oxide film on a semiconductor device including mask spacer and rounding edge | |
| JPH0555357A (ja) | 半導体装置の製造方法 | |
| JPH0555358A (ja) | 半導体装置の製造方法 | |
| JPH07335742A (ja) | 半導体基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |