CN116565012A - 一种sgt器件的工艺方法及sgt器件 - Google Patents
一种sgt器件的工艺方法及sgt器件 Download PDFInfo
- Publication number
- CN116565012A CN116565012A CN202310849593.8A CN202310849593A CN116565012A CN 116565012 A CN116565012 A CN 116565012A CN 202310849593 A CN202310849593 A CN 202310849593A CN 116565012 A CN116565012 A CN 116565012A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- groove
- thickness
- depositing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000008569 process Effects 0.000 title claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 60
- 229920005591 polysilicon Polymers 0.000 claims abstract description 60
- 238000000151 deposition Methods 0.000 claims abstract description 58
- 238000005516 engineering process Methods 0.000 claims abstract description 49
- 230000003647 oxidation Effects 0.000 claims abstract description 46
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 44
- 238000001039 wet etching Methods 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 13
- 239000002994 raw material Substances 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 7
- 238000000227 grinding Methods 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 22
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种SGT器件的工艺方法及SGT器件，通过热氧化的方式，在沟槽内壁生长第一氧化层；采用CVD设备在第一氧化层和掩膜层的表面沉积第二氧化层；在沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在沟槽内形成屏蔽栅；采用湿法刻蚀技术，将掩膜层表面的第二氧化层去除，同时，将沟槽内壁的第一氧化层和第二氧化层刻蚀预设深度；通过热氧化的方式，沉积预设厚度的第三氧化层；在第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，以完成栅极的制作，具体的，通过热氧化方式和CVD方式制备氧化层，一方面可以控制氧化层的厚度，另一方面，可以在有效改善掩膜层翘曲的同时，杜绝剥离缺陷现象的发生。
Description
技术领域
本发明涉及半导体器件制造的技术领域，特别涉及一种SGT器件的工艺方法及SGT器件。
背景技术
MOSFET大致可以分为以下几类：平面型MOSFET；Trench （沟槽型）MOSFET，主要用于低压领域；SGT（Shielded Gate Transistor，屏蔽栅沟槽）MOSFET，主要用于中压和低压领域；SJ-（超结）MOSFET，主要在高压领域应用。
其中，SGT MOSFET结构具有电荷耦合效应，在传统沟槽型MOSFET器件PN结垂直耗尽的基础上引入了水平耗尽，在采用同样掺杂浓度的外延材料规格情况下，器件可以获得更高的击穿电压。较深的沟槽深度，可以利用更多的硅体积来吸收EAS（Energy AvalancheStress，雪崩能量测试）能量，所以SGT在雪崩时可以做得更好，更能承受雪崩击穿和浪涌电流。在开关电源，电机控制，动力电池系统等应用领域中，SGT MOSFET配合先进封装，非常有助于提高系统的效能和功率密度。
由于SGT需要挖较深的沟槽，因此除了光刻胶之外还需要掩膜层做阻挡层，而氮化硅是常用的比较好的掩膜层，其作用除了刻蚀沟槽外，还可以作为CMP（ChemicalMechanical Polishing，化学机械研磨）以及HDP（High Density Plasma，高浓度等离子体）的阻挡层，以保护衬底表面不会被损伤。
在现有热氧形成的沟槽侧壁氧化层SGT工艺中，若使用氮化硅作为掩膜层，在生成侧壁氧化层时，会在mesa（沟槽旁边的衬底）区域产生“鸟嘴效应”，氮化硅的边缘会翘起，在后续湿法刻蚀侧壁氧化层时，氧化层的横向蚀刻会造成mesa上方氮化硅的脱落，形成剥离缺陷。
发明内容
基于此，本发明的目的是提供一种SGT器件的工艺方法及SGT器件，旨在解决现有技术中，现有热氧形成的沟槽侧壁氧化层SGT工艺中，使用氮化硅作为掩膜层时，氧化层横向蚀刻造成mesa上方氮化硅脱落产生的剥离缺陷问题。
根据本发明实施例当中的一种SGT器件的工艺方法，针对在沟槽中形成栅极，所述工艺方法包括：
通过热氧化的方式，在沟槽内壁生长第一氧化层；
采用CVD设备在所述第一氧化层和掩膜层的表面沉积第二氧化层；
在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀预设深度；
通过热氧化的方式，沉积预设厚度的第三氧化层；
在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，以完成栅极的制作。
进一步的，所述通过热氧化的方式，在沟槽内壁生长第一氧化层的步骤之前包括：
提供一外延衬底，并在所述外延衬底上沉积具有复合结构的掩膜层，其中，所述掩膜层依次由第四氧化层、氮化层以及第五氧化层组成；
在沉积有掩膜层的外延衬底上进行蚀刻，以形成沟槽。
进一步的，所述通过热氧化的方式，在沟槽内壁生长第一氧化层的步骤中，在温度为800℃~1100℃的条件下通入氧气，生长厚度为2500Å~3500Å的第一氧化层。
进一步的，所述采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层的步骤中，以正硅酸乙酯为原料，生长厚度为2500Å~3500Å的第二氧化层。
进一步的，所述将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀预设深度的步骤中，控制沟槽内的多晶硅的表面高于所述第一氧化层和所述第二氧化层的表面。
进一步的，所述将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀预设深度的步骤中，所述预设深度为1.5μm~2.5μm。
进一步的，所述通过热氧化的方式，沉积预设厚度的第三氧化层的步骤中，所述第五氧化层的厚度为400Å~600Å。
进一步的，所述通过热氧化的方式，沉积预设厚度的第三氧化层的步骤中，沉积第三氧化层时的温度小于沉积第一氧化层时的温度。
进一步的，所述在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，以完成栅极的制作的步骤中，所述栅极的厚度为1.2μm~1.4μm。
根据本发明实施例当中的一种SGT器件，通过上述的SGT器件的工艺方法制备得到。
与现有技术相比：通过提出一种SGT器件的工艺方法，其中，通过热氧化的方式，在沟槽内壁生长第一氧化层；采用CVD设备在第一氧化层和掩膜层的表面沉积第二氧化层；在沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在沟槽内形成屏蔽栅；采用湿法刻蚀技术，将掩膜层表面的第二氧化层去除，同时，将沟槽内壁的第一氧化层和第二氧化层刻蚀预设深度；通过热氧化的方式，沉积预设厚度的第三氧化层；在第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，以完成栅极的制作，具体的，通过热氧化方式和CVD方式制备氧化层，一方面可以控制氧化层的厚度，另一方面，采用上述工艺方法可以在有效改善掩膜层翘曲的同时，杜绝剥离缺陷现象的发生。
附图说明
图1为本发明实施例提供的一种SGT器件的工艺方法的实现流程图；
图2为本发明实施例提供的一种SGT器件的制备工序示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
参考图1和图2，图1为本发明实施例提供的一种SGT器件的工艺方法的实现流程图，图2为本发明实施例提供的一种SGT器件的制备工序示意图，该工艺方法具体包括以下步骤：
S100：通过热氧化的方式，在沟槽内壁生长第一氧化层；
具体的，首先提供一外延衬底2，可以为硅衬底，外延衬底2不限定N衬底或P衬底，并在外延衬底2上沉积具有复合结构的掩膜层1，其中，掩膜层1依次由第四氧化层、氮化层以及第五氧化层组成，也即ONO(氧化层/氮化层/氧化层)结构，氮化层为氮化硅，在此氧化层/氮化层/氧化层三层结构，其中氧化层与基晶的结合较氮化层好，而氮化层居中，则可阻挡缺陷的延展，故此三层结构可互补所缺。
当掩膜层1制备完成后，在沉积有掩膜层1的外延衬底2上进行蚀刻，以形成沟槽，需要说明的是，沟槽越深，蚀刻时所需的光阻就越厚，但是，光阻太厚曝光后容易倒掉，因此，需要掩膜层1来替代光阻的作用，以此减薄光阻，除了刻蚀沟槽外，还可以作为CMP以及HDP的阻挡层，以保护衬底表面不会被损伤。
在本实施例当中，在温度为800℃~1100℃的条件下通入氧气，生长厚度为2500Å~3500Å的第一氧化层3，该第一氧化层3作为屏蔽栅侧壁的介质层，起到隔离作用，第一氧化层3的质量越高，隔离效果越好。
S200：采用CVD设备在所述第一氧化层和掩膜层的表面沉积第二氧化层；
具体的，采用CVD（Chemical Vapor Deposition,化学气相沉积）设备，以正硅酸乙酯为原料，生长厚度为2500Å~3500Å的第二氧化层4，生长温度为800℃~1100℃，由于CVD技术是采用沉积的方式生长氧化层，不会消耗衬底硅，因此不会产生“鸟嘴效应”，另外，通过热氧化方式和CVD方式进行配合制备氧化层，可以在有效改善掩膜层翘曲。
S300：在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
具体的，该步骤的目的在于形成屏蔽栅5，作为SGT水平方向耗尽的场板，回刻后，多晶硅的表面低于衬底表面，即处于沟槽内。
S400：采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀预设深度；
其中，控制沟槽内的多晶硅的表面高于第一氧化层3和第二氧化层4的表面，具体的，将沟槽内壁的第一氧化层3和第二氧化层4刻蚀1.5μm~2.5μm。
S500：通过热氧化的方式，沉积预设厚度的第三氧化层；
具体的，沉积第三氧化层6时的温度小于沉积第一氧化层3时的温度，目的在于减小一部分应力，在本实施例当中，沉积第三氧化层6时的温度为700℃~900℃，沉积第三氧化层6的厚度为400Å~600Å，该第三氧化层6为较薄的栅氧化层。
S600：在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，以完成栅极的制作。
具体的，采用CMP技术磨平时，衬底表面的掩膜层1也被去除，仅留下多晶硅将剩余的沟槽填充，得到厚度为1.2μm~1.4μm的栅极7。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供一种SGT器件的工艺方法，包括以下步骤：
（1）通过热氧化的方式，在沟槽内壁生长第一氧化层，其中，在温度为800℃的条件下通入氧气，生长厚度为2500Å的第一氧化层；
（2）采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层，其中，以正硅酸乙酯为原料，生长厚度为2500Å的第二氧化层，生长温度为800℃；
（3）在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
（4）采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀1.5μm；
（5）通过热氧化的方式，沉积预设厚度的第三氧化层，其中，沉积第三氧化层时的温度为700℃，沉积第三氧化层的厚度为400Å；
（6）在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，得到厚度为1.2μm的栅极。
实施例2
本实施例提供一种SGT器件的工艺方法，包括以下步骤：
（1）通过热氧化的方式，在沟槽内壁生长第一氧化层，其中，在温度为800℃的条件下通入氧气，生长厚度为2500Å的第一氧化层；
（2）采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层，其中，以正硅酸乙酯为原料，生长厚度为3000Å的第二氧化层，生长温度为800℃；
（3）在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
（4）采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀1.5μm；
（5）通过热氧化的方式，沉积预设厚度的第三氧化层，其中，沉积第三氧化层时的温度为700℃，沉积第三氧化层的厚度为400Å；
（6）在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，得到厚度为1.2μm的栅极。
实施例3
本实施例提供一种SGT器件的工艺方法，包括以下步骤：
（1）通过热氧化的方式，在沟槽内壁生长第一氧化层，其中，在温度为800℃的条件下通入氧气，生长厚度为2500Å的第一氧化层；
（2）采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层，其中，以正硅酸乙酯为原料，生长厚度为3500Å的第二氧化层，生长温度为800℃；
（3）在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
（4）采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀1.5μm；
（5）通过热氧化的方式，沉积预设厚度的第三氧化层，其中，沉积第三氧化层时的温度为700℃，沉积第三氧化层的厚度为400Å；
（6）在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，得到厚度为1.2μm的栅极。
实施例4
本实施例提供一种SGT器件的工艺方法，包括以下步骤：
（1）通过热氧化的方式，在沟槽内壁生长第一氧化层，其中，在温度为800℃的条件下通入氧气，生长厚度为3000Å的第一氧化层；
（2）采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层，其中，以正硅酸乙酯为原料，生长厚度为2500Å的第二氧化层，生长温度为800℃；
（3）在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
（4）采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀1.5μm；
（5）通过热氧化的方式，沉积预设厚度的第三氧化层，其中，沉积第三氧化层时的温度为700℃，沉积第三氧化层的厚度为400Å；
（6）在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，得到厚度为1.2μm的栅极。
实施例5
本实施例提供一种SGT器件的工艺方法，包括以下步骤：
（1）通过热氧化的方式，在沟槽内壁生长第一氧化层，其中，在温度为800℃的条件下通入氧气，生长厚度为3500Å的第一氧化层；
（2）采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层，其中，以正硅酸乙酯为原料，生长厚度为2500Å的第二氧化层，生长温度为800℃；
（3）在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
（4）采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀1.5μm；
（5）通过热氧化的方式，沉积预设厚度的第三氧化层，其中，沉积第三氧化层时的温度为700℃，沉积第三氧化层的厚度为400Å；
（6）在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，得到厚度为1.2μm的栅极。
实施例6
本实施例提供一种SGT器件的工艺方法，包括以下步骤：
（1）通过热氧化的方式，在沟槽内壁生长第一氧化层，其中，在温度为800℃的条件下通入氧气，生长厚度为3000Å的第一氧化层；
（2）采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层，其中，以正硅酸乙酯为原料，生长厚度为3000Å的第二氧化层，生长温度为800℃；
（3）在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
（4）采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀1.5μm；
（5）通过热氧化的方式，沉积预设厚度的第三氧化层，其中，沉积第三氧化层时的温度为700℃，沉积第三氧化层的厚度为400Å；
（6）在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，得到厚度为1.2μm的栅极。
实施例7
本实施例提供一种SGT器件的工艺方法，包括以下步骤：
（1）通过热氧化的方式，在沟槽内壁生长第一氧化层，其中，在温度为800℃的条件下通入氧气，生长厚度为3500Å的第一氧化层；
（2）采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层，其中，以正硅酸乙酯为原料，生长厚度为3500Å的第二氧化层，生长温度为800℃；
（3）在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
（4）采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀1.5μm；
（5）通过热氧化的方式，沉积预设厚度的第三氧化层，其中，沉积第三氧化层时的温度为700℃，沉积第三氧化层的厚度为400Å；
（6）在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，得到厚度为1.2μm的栅极。
实施例8
本实施例提供一种SGT器件的工艺方法，包括以下步骤：
（1）通过热氧化的方式，在沟槽内壁生长第一氧化层，其中，在温度为950℃的条件下通入氧气，生长厚度为2500Å的第一氧化层；
（2）采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层，其中，以正硅酸乙酯为原料，生长厚度为3500Å的第二氧化层，生长温度为950℃；
（3）在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
（4）采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀1.5μm；
（5）通过热氧化的方式，沉积预设厚度的第三氧化层，其中，沉积第三氧化层时的温度为700℃，沉积第三氧化层的厚度为400Å；
（6）在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，得到厚度为1.2μm的栅极。
实施例9
本实施例提供一种SGT器件的工艺方法，包括以下步骤：
（1）通过热氧化的方式，在沟槽内壁生长第一氧化层，其中，在温度为950℃的条件下通入氧气，生长厚度为2500Å的第一氧化层；
（2）采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层，其中，以正硅酸乙酯为原料，生长厚度为3500Å的第二氧化层，生长温度为950℃；
（3）在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
（4）采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀2μm；
（5）通过热氧化的方式，沉积预设厚度的第三氧化层，其中，沉积第三氧化层时的温度为800℃，沉积第三氧化层的厚度为500Å；
（6）在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，得到厚度为1.3μm的栅极。
实施例10
本实施例提供一种SGT器件的工艺方法，包括以下步骤：
（1）通过热氧化的方式，在沟槽内壁生长第一氧化层，其中，在温度为950℃的条件下通入氧气，生长厚度为2500Å的第一氧化层；
（2）采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层，其中，以正硅酸乙酯为原料，生长厚度为3500Å的第二氧化层，生长温度为950℃；
（3）在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
（4）采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀2.5μm；
（5）通过热氧化的方式，沉积预设厚度的第三氧化层，其中，沉积第三氧化层时的温度为900℃，沉积第三氧化层的厚度为600Å；
（6）在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，得到厚度为1.4μm的栅极。
对比例1
本对比例提供一种SGT器件的工艺方法，与实施例9的区别在于，只通过热氧化的方式，在沟槽内壁生长第一氧化层，第一氧化层的厚度为6000Å，后续不采用CVD设备在第一氧化层和掩膜层的表面沉积第二氧化层。
将实施例1-10，对比例1制备SGT器件的工艺方法过程中的氮化硅的翘曲角度进行测试，具体结果如下：
由表中可以看出，采用本发明实施例中的方法制备得到的SGT器件氮化硅的翘曲角度和剥离缺陷率均小于对比例1中的传统方法制备得到的SGT器件，其中，实施例9为最优方案，具体的，实施例1至实施例3中，区别在于第一氧化层生长厚度和第二氧化层生长厚度的不同，随着第二氧化层生长厚度越大，翘曲角度越小，而在实施例4至实施例5中，第一氧化层生长厚度大于第二氧化层生长厚度，显然效果并不如实施例1至实施例3中的好，虽然在第一氧化层的基础上沉积了第二氧化层，但是翘曲角度还是较大（相比于对比例1而言小），在实施例1、实施例6以及实施例7中，第一氧化层生长厚度和第二氧化层生长厚度相同，在其它条件一样的情况下，第一氧化层生长厚度较大，相应的翘曲角度也大，另外，在实施例9中，此工艺下制备的SGT器件效果最佳，第一氧化层和第二氧化层生长温度也对翘曲角度产生一定影响，但基本不受第三氧化层生长的影响。
本发明实施例还提供一种SGT器件，通过上述的SGT器件的工艺方法制备得到。
综上，本发明实施例当中的一种SGT器件的工艺方法及SGT器件，通过热氧化的方式，在沟槽内壁生长第一氧化层；采用CVD设备在第一氧化层和掩膜层的表面沉积第二氧化层；在沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在沟槽内形成屏蔽栅；采用湿法刻蚀技术，将掩膜层表面的第二氧化层去除，同时，将沟槽内壁的第一氧化层和第二氧化层刻蚀预设深度；通过热氧化的方式，沉积预设厚度的第三氧化层；在第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，以完成栅极的制作，具体的，通过热氧化方式和CVD方式制备氧化层，一方面可以控制氧化层的厚度，另一方面，采用上述工艺方法可以在有效改善掩膜层翘曲的同时，杜绝剥离缺陷现象的发生。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种SGT器件的工艺方法，针对在沟槽中形成栅极，其特征在于，所述工艺方法包括：
通过热氧化的方式，在沟槽内壁生长第一氧化层；
采用CVD设备在所述第一氧化层和掩膜层的表面沉积第二氧化层；
在所述沟槽内填充多晶硅，并采用CMP技术磨平后回刻，以在所述沟槽内形成屏蔽栅；
采用湿法刻蚀技术，将所述掩膜层表面的所述第二氧化层去除，同时，将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀预设深度；
通过热氧化的方式，沉积预设厚度的第三氧化层；
在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，以完成栅极的制作。
2.根据权利要求1所述的SGT器件的工艺方法，其特征在于，所述通过热氧化的方式，在沟槽内壁生长第一氧化层的步骤之前包括：
提供一外延衬底，并在所述外延衬底上沉积具有复合结构的掩膜层，其中，所述掩膜层依次由第四氧化层、氮化层以及第五氧化层组成；
在沉积有掩膜层的外延衬底上进行蚀刻，以形成沟槽。
3.根据权利要求1或2所述的SGT器件的工艺方法，其特征在于，所述通过热氧化的方式，在沟槽内壁生长第一氧化层的步骤中，在温度为800℃~1100℃的条件下通入氧气，生长厚度为2500Å~3500Å的第一氧化层。
4.根据权利要求1或2所述的SGT器件的工艺方法，其特征在于，所述采用CVD设备在所述第一氧化层和所述掩膜层的表面沉积第二氧化层的步骤中，以正硅酸乙酯为原料，生长厚度为2500Å~3500Å的第二氧化层。
5.根据权利要求1或2所述的SGT器件的工艺方法，其特征在于，所述将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀预设深度的步骤中，控制沟槽内的多晶硅的表面高于所述第一氧化层和所述第二氧化层的表面。
6.根据权利要求5所述的SGT器件的工艺方法，其特征在于，所述将沟槽内壁的所述第一氧化层和所述第二氧化层刻蚀预设深度的步骤中，所述预设深度为1.5μm~2.5μm。
7.根据权利要求1或2所述的SGT器件的工艺方法，其特征在于，所述通过热氧化的方式，沉积预设厚度的第三氧化层的步骤中，所述第三氧化层的厚度为400Å~600Å。
8.根据权利要求7所述的SGT器件的工艺方法，其特征在于，所述通过热氧化的方式，沉积预设厚度的第三氧化层的步骤中，沉积第三氧化层时的温度小于沉积第一氧化层时的温度。
9.根据权利要求1或2所述的SGT器件的工艺方法，其特征在于，所述在所述第三氧化层上沉积多晶硅，以使多晶硅填满沟槽，并采用CMP技术磨平，以完成栅极的制作的步骤中，所述栅极的厚度为1.2μm~1.4μm。
10.一种SGT器件，其特征在于，通过权利要求1至9中任一项所述的SGT器件的工艺方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310849593.8A CN116565012A (zh) | 2023-07-12 | 2023-07-12 | 一种sgt器件的工艺方法及sgt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310849593.8A CN116565012A (zh) | 2023-07-12 | 2023-07-12 | 一种sgt器件的工艺方法及sgt器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116565012A true CN116565012A (zh) | 2023-08-08 |
Family
ID=87493336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310849593.8A Pending CN116565012A (zh) | 2023-07-12 | 2023-07-12 | 一种sgt器件的工艺方法及sgt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116565012A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426771A (zh) * | 2012-05-14 | 2013-12-04 | 半导体元件工业有限责任公司 | 制造具有屏蔽电极结构的绝缘栅半导体器件的方法 |
| CN111799161A (zh) * | 2019-04-08 | 2020-10-20 | 上海先进半导体制造股份有限公司 | 低压屏蔽栅场效应晶体管制作方法 |
| CN112864237A (zh) * | 2021-03-09 | 2021-05-28 | 上海恒灼科技有限公司 | 一种中压屏蔽栅场效应晶体管的制备方法 |
| CN113745337A (zh) * | 2021-07-19 | 2021-12-03 | 四川遂宁市利普芯微电子有限公司 | 一种屏蔽栅沟槽mosfet制造方法 |
-
2023
- 2023-07-12 CN CN202310849593.8A patent/CN116565012A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426771A (zh) * | 2012-05-14 | 2013-12-04 | 半导体元件工业有限责任公司 | 制造具有屏蔽电极结构的绝缘栅半导体器件的方法 |
| CN111799161A (zh) * | 2019-04-08 | 2020-10-20 | 上海先进半导体制造股份有限公司 | 低压屏蔽栅场效应晶体管制作方法 |
| CN112864237A (zh) * | 2021-03-09 | 2021-05-28 | 上海恒灼科技有限公司 | 一种中压屏蔽栅场效应晶体管的制备方法 |
| CN113745337A (zh) * | 2021-07-19 | 2021-12-03 | 四川遂宁市利普芯微电子有限公司 | 一种屏蔽栅沟槽mosfet制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6741010B2 (ja) | 炭化珪素半導体装置 | |
| US6465325B2 (en) | Process for depositing and planarizing BPSG for dense trench MOSFET application | |
| US8273664B2 (en) | Method for etching and filling deep trenches | |
| JP2020507211A (ja) | 半導体デバイスのゲート構造および製造方法 | |
| US20120235229A1 (en) | Inter-poly dielectric in a shielded gate mosfet device | |
| US6074927A (en) | Shallow trench isolation formation with trench wall spacer | |
| US6143624A (en) | Shallow trench isolation formation with spacer-assisted ion implantation | |
| EP1592045A1 (en) | Silicon semiconductor substrate and its manufacturing method | |
| US20160308007A1 (en) | Poly sandwich for deep trench fill | |
| US6180466B1 (en) | Isotropic assisted dual trench etch | |
| CN102208336B (zh) | 形成交替排列的p型和n型半导体薄层的工艺方法 | |
| US20220352308A1 (en) | Selective polysilicon growth for deep trench polysilicon isolation structure | |
| US20200006529A1 (en) | Method for manufacturing isolation structure for ldmos | |
| US6391784B1 (en) | Spacer-assisted ultranarrow shallow trench isolation formation | |
| US6599810B1 (en) | Shallow trench isolation formation with ion implantation | |
| CN102142363B (zh) | 具有薄氮化硅层的金刚石soi | |
| CN115799072B (zh) | 屏蔽栅沟槽功率器件及其制作方法 | |
| US6486038B1 (en) | Method for and device having STI using partial etch trench bottom liner | |
| CN116565012A (zh) | 一种sgt器件的工艺方法及sgt器件 | |
| CN109216439B (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| CN109216256B (zh) | 沟槽隔离结构及其制造方法 | |
| TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
| CN114256077A (zh) | 低压分离栅沟槽mos器件的制作方法 | |
| TW201436099A (zh) | 保護週邊半導體元件之結構與方法 | |
| US6849493B2 (en) | Methods of forming polished material and methods of forming isolation regions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |