CN101958268A - 隔离结构的制作方法 - Google Patents
隔离结构的制作方法 Download PDFInfo
- Publication number
- CN101958268A CN101958268A CN2009100551681A CN200910055168A CN101958268A CN 101958268 A CN101958268 A CN 101958268A CN 2009100551681 A CN2009100551681 A CN 2009100551681A CN 200910055168 A CN200910055168 A CN 200910055168A CN 101958268 A CN101958268 A CN 101958268A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- layer
- oxide layer
- hydrofluoric acid
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种隔离结构的制作方法,该方法包括:在半导体衬底上依次形成隔离氧化层和氮化硅层;依次刻蚀氮化硅层、隔离氧化层及半导体衬底,在所述半导体衬底内形成沟槽;在所述沟槽内部表面生长一层衬垫氧化硅;在沟槽内进行氧化物的填充及抛光,形成浅沟槽隔离区,并去除所述氮化硅层,露出隔离氧化层;采用氢氟酸对隔离氧化层进行厚度及均匀性控制;以隔离氧化层为掩膜,在半导体衬底上进行有源区注入;去除所述隔离氧化层。采用该方法在制作栅氧化层之前,只对半导体衬底进行了一次氧化,能够使半导体衬底和沟槽氧化物的拐角处的硅比较平滑,减少了半导体器件漏电现象的发生。
Description
技术领域
本发明涉及半导体元器件制造技术领域,特别涉及一种隔离结构的制作方法。
背景技术
目前,现有的互补金属氧化物半导体(CMOS)技术中,在制作栅氧化层之前,需要进行浅沟槽隔离工艺的制作,以及在半导体衬底上定义CMOS的有源区。
现有技术中在制作栅氧化层之前,隔离结构的制作过程示意图请参阅图1a至图1e,具体制作方法包括如下步骤:
步骤11、在半导体衬底100上热氧化生长隔离氧化层101,以保护有源区在后续去掉氮化硅层的过程中免受化学玷污,以及作为氮化硅层与硅衬底之间的应力缓冲层,所述半导体衬底为硅衬底;
步骤12、在所述隔离氧化层101的表面沉积氮化硅层102;其中,本步骤中沉积得到的氮化硅层是一层坚固的掩膜材料;
步骤13、浅沟槽的刻蚀:依次刻蚀氮化硅层102、隔离氧化层101及半导体衬底100,在所述半导体衬底100内形成沟槽;
步骤14、沟槽衬垫氧化硅103的生长,在沟槽内部表面生长一层衬垫氧化硅103,该衬垫氧化硅103用于改善半导体衬底与后续填充的氧化物之间的界面特性;
步骤15、沟槽氧化物104填充及抛光,采用化学气相沉积的方法,在沟槽内填充氧化物,然后进行氧化物的抛光;其中,在步骤12中沉积得到的氮化硅层,可以在执行本步骤的过程中保护有源区,充当抛光的阻挡材料,防止氧化物的过度抛光;
步骤11至15在半导体衬底上形成了浅沟槽隔离区,结构示意图如图1a所示。
步骤16、去除所述氮化硅层102,结构示意图如图1b所示;
步骤17、去除所述隔离氧化层101,结构示意图如图1c所示;
步骤18、在所述半导体衬底100的表面热氧化生长牺牲层(SAC)105,并以SAC105为掩膜,在半导体衬底100上进行有源区注入,其中SAC105一般为牺牲氧化硅层,结构示意图如图1d所示;
步骤19、牺牲氧化硅层的去除,结构示意图如图1e所示。
现有技术中,氮化硅层102的去除,一般采用磷酸,将氮化硅层102清洗掉,虽然所用磷酸溶液对氮化硅层102及其下面的隔离氧化层101具有很高的选择比,即确保在去除氮化硅层102的同时,尽量不消耗隔离氧化硅层101,但是仍然会不可避免的造成隔离氧化层101被部分的消耗,可能出现有的位置的隔离氧化层101厚度不均匀。如果后续以隔离氧化层101为掩膜,进行有源区的注入,就会影响到有源区注入的质量。所以现有对有源区的注入,是通过生长牺牲氧化硅层,然后以牺牲氧化硅层为掩膜来实现的。
步骤11和步骤18中,都对半导体衬底进行了氧化,由于二次氧化,都是采用热氧化生长的方式,需要消耗一定的半导体衬底,而且氧化时,气体在器件表面流动,形成隔离结构的示意图如图2所示,即并没有形成如图1e所示的理想结构。半导体衬底100平面上的硅被相对大量的消耗,而在半导体衬底100和沟槽氧化物104的拐角处的硅,由于处于拐角位置,被气流氧化的速度要比在半导体衬底100平面上氧化的慢,因而被较多地保留下来,形成具有尖角的形状,尖角越大,形成的电场也就越大,在最终形成的半导体器件施加电压之后,很容易出现击穿或者漏电的现象。
发明内容
有鉴于此,本发明解决的技术问题是:半导体衬底和沟槽氧化物的拐角处,形成了具有尖角的硅。
为解决上述技术问题,本发明的技术方案具体是这样实现的:
本发明公开了一种隔离结构的制作方法,该方法包括:
在半导体衬底上依次形成隔离氧化层和氮化硅层;
依次刻蚀氮化硅层、隔离氧化层及半导体衬底,在所述半导体衬底内形成沟槽;
在所述沟槽内部表面生长一层衬垫氧化硅;
在沟槽内进行氧化物的填充及抛光,形成浅沟槽隔离区,并去除所述氮化硅层,露出隔离氧化层;
采用氢氟酸对隔离氧化层进行厚度及均匀性控制;
以隔离氧化层为掩膜,在半导体衬底上进行有源区注入;
去除所述隔离氧化层。
所述氢氟酸为被水稀释的氢氟酸,49%的氢氟酸与水的比例为30∶1~500∶1。
所述氢氟酸为缓冲氧化硅腐蚀液BOE,40%的NH4F∶49%的氢氟酸∶水的比例为10∶1∶0~200∶1∶10。
由上述的技术方案可见,本发明在制作栅氧化层之前,只对半导体衬底进行了一次氧化,即直接利用隔离氧化层作为有源区注入时的掩蔽,而且采用氢氟酸对隔离氧化层进行厚度及均匀性控制,消除了隔离氧化层受到氮化硅层腐蚀的缺陷。而不像现有技术中再次氧化形成牺牲氧化层,以牺牲氧化层作为有源区注入时的掩蔽。因为只进行了一次氧化,所以能够使半导体衬底和沟槽氧化物的拐角处的硅比较平滑,减少了半导体器件漏电现象的发生。
附图说明
图1a至1e为现有技术制作栅氧化层前,隔离结构的制作过程示意图。
图2为气体在器件表面流动,形成具有缺陷的隔离结构的结构示意图。
图3a至3c为本发明制作栅氧化层前,隔离结构的制作过程示意图。
图4为本发明制作栅氧化层前,隔离结构具体制作方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明利用示意图对实施例进行了详细描述,在详述本发明实施例时,为了便于说明,表示结构的示意图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
本发明中在制作栅氧化层之前,隔离结构的制作过程示意图请参阅图3a至图3c,具体制作方法的流程示意图如图4所示,包括如下步骤:
步骤31、在半导体衬底100上热氧化生长隔离氧化层101,以保护有源区在后续去掉氮化硅层的过程中免受化学玷污,以及作为氮化硅层与硅衬底之间的应力缓冲层;
步骤32、在所述隔离氧化层101的表面沉积氮化硅层102;其中,本步骤中沉积得到的氮化硅层是一层坚固的掩膜材料;
步骤33、浅沟槽的刻蚀:依次刻蚀氮化硅层102、隔离氧化层101及半导体衬底100,在所述半导体衬底100内形成沟槽;
步骤34、沟槽衬垫氧化硅103的生长,在沟槽内部表面生长一层衬垫氧化硅103,该衬垫氧化硅103用于改善半导体衬底与后续填充的氧化物之间的界面特性;
步骤35、沟槽氧化物104填充及抛光,采用化学气相沉积的方法,在沟槽内填充氧化物,然后进行氧化物的抛光;
其中,在步骤32中沉积得到的氮化硅层,可以在执行本步骤的过程中保护有源区,充当抛光的阻挡材料,防止氧化物的过度抛光;
步骤31至35在半导体衬底上形成了浅沟槽隔离区,结构示意图如图3a所示。
步骤36、去除所述氮化硅层102;
步骤37、采用氢氟酸对隔离氧化层101进行厚度及均匀性控制;
本发明后续是以隔离氧化层101为掩膜,进行有源区的注入,而且在步骤36去除氮化硅层102时,可能会对隔离氧化层101造成一定的损伤,所以隔离氧化层101的质量需要进行比较严格的控制,以保证有源区注入时注入的深度以及注入的质量。所以本步骤中采用氢氟酸对隔离氧化层厚度及表面均匀性进行控制,而且确保热氧化生长的隔离氧化层101的厚度,在采用氢氟酸刻蚀之后,仍然可以保证有源区注入的深度。具体地,可以为被水稀释的氢氟酸,其中浓度为49%的氢氟酸与水的比例为30∶1~500∶1;也可以为缓冲氧化硅腐蚀液(BOE),即被氟化氨(NH4F)缓冲的稀氢氟酸,其中浓度为40%的NH4F∶浓度为49%的氢氟酸∶水的比例为10∶1∶0~200∶1∶10。
步骤38、以隔离氧化层101为掩膜,在半导体衬底100上进行有源区注入,结构示意图如图3b所示;
步骤39、去除所述隔离氧化层101,结构示意图如图3c所示。
本发明中以隔离氧化层101为掩膜,进行有源区的注入,不再像现有技术那样,形成牺牲氧化层。这样减少了氧化步骤,进一步减少了对半导体衬底的损伤,半导体衬底和沟槽氧化物的拐角处的硅不再那么突出,以致形成强电场。形成隔离结构的示意图为图3c中所示的理想结构。
在晶片验收测试(Wafer Acceptance Test,WAT)中可以发现,与现有技术相比,本发明所得到的器件的电学特性明显提高。相同饱和电流(Idsat)下,通过采用本发明的方法得到器件的关断电流(Ioff)比现有技术要小。说明通过采用本发明使半导体衬底和沟槽氧化物的拐角处的硅比较平滑,减少了漏电现象的发生,从而使得器件在不工作的情况下,有相对更长的待机时间。
本发明采用氢氟酸对隔离氧化层101进行厚度及均匀性控制,就可以确保在以隔离氧化层101为掩膜,进行有源区注入时注入的深度以及注入的质量,从而省略了二次氧化的步骤,而且生长了牺牲层、在有源区注入之后还需要将牺牲层去除,这些工序,相比于本发明来说,既花费成本,又消耗时间。所以本发明的制作方法不但节省了生产成本,而且提高了生产效率。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种隔离结构的制作方法,该方法包括:
在半导体衬底上依次形成隔离氧化层和氮化硅层;
依次刻蚀氮化硅层、隔离氧化层及半导体衬底,在所述半导体衬底内形成沟槽;
在所述沟槽内部表面生长一层衬垫氧化硅;
在沟槽内进行氧化物的填充及抛光,形成浅沟槽隔离区,并去除所述氮化硅层,露出隔离氧化层;
采用氢氟酸对隔离氧化层进行厚度及均匀性控制;
以隔离氧化层为掩膜,在半导体衬底上进行有源区注入;
去除所述隔离氧化层。
2.如权利要求1所述的方法,其特征在于,所述氢氟酸为被水稀释的氢氟酸,49%的氢氟酸与水的比例为30∶1~500∶1。
3.如权利要求1所述的方法,其特征在于,所述氢氟酸为缓冲氧化硅腐蚀液BOE,40%的NH4F∶49%的氢氟酸∶水的比例为10∶1∶0~200∶1∶10。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100551681A CN101958268B (zh) | 2009-07-21 | 2009-07-21 | 隔离结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100551681A CN101958268B (zh) | 2009-07-21 | 2009-07-21 | 隔离结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101958268A true CN101958268A (zh) | 2011-01-26 |
CN101958268B CN101958268B (zh) | 2012-05-30 |
Family
ID=43485526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100551681A Expired - Fee Related CN101958268B (zh) | 2009-07-21 | 2009-07-21 | 隔离结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101958268B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102810503A (zh) * | 2011-06-02 | 2012-12-05 | 无锡华润上华半导体有限公司 | 半导体器件制造方法 |
CN103578942A (zh) * | 2013-11-12 | 2014-02-12 | 中国科学院微电子研究所 | 带有选择性截止层的碳化硅高温离子注入掩模的制造方法 |
CN109411404A (zh) * | 2018-10-31 | 2019-03-01 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法和半导体器件 |
CN109830526A (zh) * | 2019-02-27 | 2019-05-31 | 中山汉臣电子科技有限公司 | 一种功率半导体器件及其制备方法 |
CN110707045A (zh) * | 2018-10-09 | 2020-01-17 | 联华电子股份有限公司 | 一种制作半导体元件的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6541351B1 (en) * | 2001-11-20 | 2003-04-01 | International Business Machines Corporation | Method for limiting divot formation in post shallow trench isolation processes |
CN101295663A (zh) * | 2007-04-28 | 2008-10-29 | 中芯国际集成电路制造(上海)有限公司 | 小尺寸器件的浅沟隔离制作方法 |
-
2009
- 2009-07-21 CN CN2009100551681A patent/CN101958268B/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102810503A (zh) * | 2011-06-02 | 2012-12-05 | 无锡华润上华半导体有限公司 | 半导体器件制造方法 |
CN103578942A (zh) * | 2013-11-12 | 2014-02-12 | 中国科学院微电子研究所 | 带有选择性截止层的碳化硅高温离子注入掩模的制造方法 |
CN103578942B (zh) * | 2013-11-12 | 2016-03-16 | 中国科学院微电子研究所 | 带有选择性截止层的碳化硅高温离子注入掩模的制造方法 |
CN110707045A (zh) * | 2018-10-09 | 2020-01-17 | 联华电子股份有限公司 | 一种制作半导体元件的方法 |
CN110707045B (zh) * | 2018-10-09 | 2023-05-12 | 联华电子股份有限公司 | 一种制作半导体元件的方法 |
CN109411404A (zh) * | 2018-10-31 | 2019-03-01 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法和半导体器件 |
CN109830526A (zh) * | 2019-02-27 | 2019-05-31 | 中山汉臣电子科技有限公司 | 一种功率半导体器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101958268B (zh) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI255012B (en) | Method of manufacturing a flash memory cell | |
CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
CN101958268B (zh) | 隔离结构的制作方法 | |
CN102024848A (zh) | 用于功率器件的沟槽结构及其制造方法 | |
CN105336695A (zh) | 半导体器件的形成方法 | |
KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
CN102569159A (zh) | 高压半导体器件制造方法 | |
CN102468176B (zh) | 超级结器件制造纵向区的方法 | |
CN102184868B (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
CN102339782B (zh) | 浅沟道隔离区的制作方法 | |
CN100499064C (zh) | 半导体隔离结构及其形成方法 | |
CN103632943A (zh) | 半导体器件制造方法 | |
CN100539083C (zh) | 闪存器件的制造方法 | |
CN101740461B (zh) | 半导体器件的制造方法 | |
CN102479699A (zh) | 超级结半导体器件结构的制作方法 | |
CN102456609B (zh) | 一种利用侧向边墙技术提高sti凹陷区特性的方法 | |
CN104217986A (zh) | 浅沟槽隔离结构的制作方法和nand闪存的制作方法 | |
CN102005379B (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
CN104867860A (zh) | 一种浅沟槽隔离结构的制作方法 | |
CN103681449A (zh) | 形成浅沟槽隔离区的方法 | |
CN103531454A (zh) | 半导体器件制造方法 | |
CN102194684B (zh) | 栅极介质层制造方法 | |
CN104517886A (zh) | 一种浅沟槽隔离结构的形成方法 | |
CN105336697A (zh) | 一种制造快闪存储器的方法 | |
CN104779162B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 Termination date: 20200721 |