CN105336697A - 一种制造快闪存储器的方法 - Google Patents
一种制造快闪存储器的方法 Download PDFInfo
- Publication number
- CN105336697A CN105336697A CN201410307077.3A CN201410307077A CN105336697A CN 105336697 A CN105336697 A CN 105336697A CN 201410307077 A CN201410307077 A CN 201410307077A CN 105336697 A CN105336697 A CN 105336697A
- Authority
- CN
- China
- Prior art keywords
- silicon oxide
- oxide layer
- layer
- semiconductor substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 168
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 164
- 239000004065 semiconductor Substances 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 74
- 230000003647 oxidation Effects 0.000 claims abstract description 73
- 238000002955 isolation Methods 0.000 claims abstract description 68
- 238000000280 densification Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 83
- 229910052710 silicon Inorganic materials 0.000 claims description 83
- 239000010703 silicon Substances 0.000 claims description 83
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 35
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 18
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 238000003701 mechanical milling Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000010025 steaming Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 230000006378 damage Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000011049 filling Methods 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种制造快闪存储器的方法，包括：在半导体衬底上刻蚀隔离区和有源区；在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构，其中，所述第二衬垫氧化硅层采用高温氧化法形成；在所述半导体衬底结构上形成隔离氧化硅层，以得到半导体结构；对所述半导体结构进行回刻；在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层。本发明提供的一种制造快闪存储器的方法，采用高温氧化法形成第二衬垫氧化硅层并致密化处理，使有源区只有一次损耗和隔离氧化硅层免受损耗，实现了降低有源区和浮栅层间距，达到了提高器件性能和减小快闪存储器尺寸的效果。
Description
技术领域
本发明涉及半导体制造技术，尤其涉及一种可以降低有源区和浮栅间距的制造快闪存储器的方法。
背景技术
快闪存储器为一种非易失性存储器，即使在没有电源的情况下仍然能够保存数据。目前快闪存储器中，多采用现场蒸汽生成(In-SituSteamGeneration，ISSG)方法成长衬垫氧化物，原因在于ISSG是一种低压快速氧化热退火技术，主要应用于超薄氧化薄膜生长、浅槽隔离边缘圆角化和氮氧薄膜的制备，在对沉积的薄膜热退火的同时还能够进行补偿氧化生长。因此制备快闪存储器的工艺中多采用ISSG技术实现沟道边界的圆角化(CornerRounding)。
参考图1为现有技术提供的一种快闪存储器的剖面图，包括：半导体衬底17、有源区11、隔离区(已填充)、第二衬垫氧化硅层13、隔离氧化硅层14、隧道氧化硅层15和浮栅层16，其中，有源区11和隔离区在半导体衬底17上，第二衬垫氧化硅层13位于隔离区的侧壁，隔离氧化硅层14位于第二衬垫氧化硅层13的表面，隧道氧化硅层15位于有源区11和浮栅层16之间，AA为有源区11的宽度，FG为浮栅层16的宽度，Offset作为补偿，可表示有源区11和浮栅层16的间距。
图2(a)～图2(i)是图1所示的快闪存储器的制造方法相对应的剖面示意图。具体制造方法的步骤为：步骤1、采用干法刻蚀工艺，在半导体衬底17上通过浅沟道隔离(ShallowTrenchIsolation，STI)刻蚀隔离区12，其中，半导体衬底17由硅衬底21和其上的牺牲氧化硅层22和掩膜氮化硅层23构成，如图2(a)所示；步骤2、采用湿法刻蚀工艺，去除隔离区12侧面的部分掩膜氮化硅层23和部分牺牲氧化硅层22，以在半导体衬底17上形成有源区11，此时去除牺牲氧化硅层22后硅界面部分显露，如图2(b)所示；步骤3、采用ISSG工艺生长第一衬垫氧化硅层并去除，该步骤中第一衬垫氧化硅层消耗了侧面硅界面以在转角处形成圆角和消弱了硅界面厚度，如图2(c)所示；步骤4、采用ISSG工艺生长第二衬垫氧化硅层13，其中，圆角的侧面硅界面再次被消耗而导致有源区11的宽度二次变窄，而掩膜氮化硅层23和牺牲氧化硅层22表面不被氧化，如图2(d)所示；步骤5、沉淀隔离氧化硅层14并进行平坦化处理，如图2(e)所示；步骤6、用热磷酸溶液(H3PO4)去除掩膜氮化硅层23，如图2(f)所示；步骤7、用氢氟酸溶液(HF)去除牺牲氧化硅层22，由于HF可对隔离氧化硅层14刻蚀且其刻蚀速率快于牺牲氧化硅层22，因此当HF去除全部牺牲氧化硅层22时，隔离氧化硅层14侧壁被刻蚀厚度大于牺牲氧化硅层22的膜层厚度，隔离氧化硅层14宽度降低，如图2(g)所示，已知该图中隔离氧化硅层14被刻蚀掉15-20nm，而牺牲氧化硅层22厚度仅为10-15nm；步骤8、生长隧道氧化硅层15，在生长前进行的清洗再次对隔离氧化硅层14侧壁产生刻蚀导致其宽度降低，从而使浮栅层的预沉积区域宽度增大，如图2(h)所示；步骤9、淀积浮栅多晶硅，形成浮栅层16，如图2(i)所示。
由以上步骤可知，采用ISSG生长两次衬垫氧化硅层就会对有源区11产生两次消耗，导致有源区11宽度两次降低，其次隔离氧化硅层14侧壁与牺牲氧化硅层22直接接触，当去除牺牲氧化硅层22时，隔离氧化硅14被刻蚀的厚度大于牺牲氧化硅层22的膜层厚度，并且生长隧道氧化硅层15之前的清洗步骤也会对隔离氧化硅层14产生二次刻蚀，导致隔离氧化硅层14的宽度严重降低，相应的沉积浮栅层16的区域宽度增加，从而导致有源区11和浮栅层16间距(offset)较大，限制了快闪存储器件的性能提升和尺寸缩小。
发明内容
本发明提供一种制造快闪存储器的方法，通过采用高温氧化法生长第二衬垫氧化硅层再进行致密处理，使有源区和隔离氧化硅层所受损耗均非常小，从而降低快闪存储器的有源区和浮栅层的间距以及提升器件的绝缘性能，以实现快闪存储器的尺寸缩小和性能提升。
本发明实施例提供一种制造快闪存储器的方法，包括：
在半导体衬底上刻蚀隔离区和有源区；
在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构，其中，所述第二衬垫氧化硅层采用高温氧化法形成；
在所述半导体衬底结构上形成隔离氧化硅层，以得到半导体结构；
对所述半导体结构进行回刻；
在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层。
进一步地，在半导体衬底上刻蚀隔离区和有源区，包括：
通过干法刻蚀工艺，在所述半导体衬底上进行刻蚀，以刻蚀所述半导体衬底的隔离区和有源区，其中，所述半导体衬底由硅衬底和在其上依次形成的牺牲氧化硅层和掩膜氮化硅层构成；
通过湿法刻蚀工艺，对所述有源区上的所述掩膜氮化硅层和所述牺牲氧化硅层进行回刻。
进一步地，通过湿法刻蚀工艺，对所述有源区上的所述掩膜氮化硅层和所述牺牲氧化硅层进行回刻，包括：
采用热磷酸溶液刻蚀所述有源区上部分的掩膜氮化硅层以及采用氢氟酸溶液刻蚀所述有源区上部分的牺牲氧化硅层。
进一步地，在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构，包括：
在该刻蚀后的半导体衬底上形成第一衬垫氧化硅层，以及采用氢氟酸溶液去除所述第一衬垫氧化硅层；
采用高温氧化法淀积第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构。
进一步地，所述致密化处理的条件为：温度在700℃-900℃之间，处理时间在10min-60min之间，气体氛围为氮与氩混合气体或氮气。
进一步地，所述致密化处理后的第二衬垫氧化硅层的厚度等于所述硅衬底上形成的牺牲氧化硅层的厚度。
进一步地，所述致密化处理后的第二衬垫氧化硅层的厚度处于5nm-15nm之间。
进一步地，在所述半导体衬底结构上形成隔离氧化硅层之后，还包括：
对具有所述隔离氧化硅层的半导体衬底结构进行蒸汽处理，其中，蒸汽处理温度在600℃-800℃之间；
对蒸汽处理后的半导体衬底结构进行致密化处理，以得到处理后的半导体衬底，其中，致密处理温度在900℃-1100℃之间；
在所述处理后的半导体衬底表面进行化学机械研磨处理，通过终点检测控制研磨至所述掩膜氮化硅层表面，形成半导体结构。
进一步地，对所述半导体结构进行回刻，包括：
采用热磷酸溶液去除所述半导体结构表面的掩膜氮化硅层；以及
采用氢氟酸溶液去除牺牲氧化硅层，同时去除露出的所述第二衬垫氧化硅层。
进一步地，氢氟酸溶液对所述牺牲氧化硅层和所述第二衬垫氧化硅层的刻蚀速率相等。
进一步地，在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层之前，还包括：
对所述回刻后的半导体结构进行清洗。
进一步地，所述浮栅层为浮栅多晶硅层。
进一步地，在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层之后，还包括：
通过化学机械研磨工艺对所述浮栅层进行平坦化处理。
进一步地，其特征在于，所述快闪存储器为NOR快闪存储器。。
本发明实施例提供的一种制造快闪存储器的方法，采用高温氧化法(HTO)淀积第二衬垫氧化硅层并致密化处理，使有源区的侧面免受第二衬垫氧化硅层的损耗，保证了有源区的宽度略宽于现有技术，再通过在第二衬垫氧化硅层上沉积隔离氧化硅层并致密化处理，保证了隔离氧化硅层良好的绝缘性能和避免其侧壁被氢氟酸刻蚀，使隔离氧化硅层宽度几乎不变，因此与现有技术相比，浮栅层宽度降低，从而实现了降低快闪存储器的有源区和浮栅层间距，达到了提高器件性能和减小快闪存储器尺寸的效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种快闪存储器的剖面图；
图2(a)～图2(i)为现有技术提供的快闪存储器的制造方法的相对应的剖面示意图，其中，
图2(a)为半导体衬底上刻蚀隔离区的剖面图；
图2(b)为半导体衬底上形成有源区的剖面图；
图2(c)为采用ISSG生长第一衬垫氧化硅层再去除后的剖面图；
图2(d)为采用ISSG生长第二衬垫氧化硅层的剖面图；
图2(e)为沉淀隔离氧化硅层的剖面图；
图2(f)为去除掩膜氮化硅层的剖面图；
图2(g)为去除牺牲氧化硅层的剖面图；
图2(h)为生长隧道氧化硅层的剖面图；
图2(i)为淀积浮栅层的剖面图；
图3是本发明实施例提供的一种制造快闪存储器的方法的流程示意图；
图4(a)～图4(i)是本发明实施例提供的与快闪存储器的制造方法相对应的剖面示意图，其中，
图4(a)为半导体衬底上刻蚀隔离区的剖面图；
图4(b)为半导体衬底上形成有源区的剖面图；
图4(c)为采用ISSG生长第一衬垫氧化硅层再去除后的剖面图；
图4(d)为采用HTO淀积第二衬垫氧化硅层的剖面图；
图4(e)为沉淀隔离氧化硅层的剖面图；
图4(f)为去除掩膜氮化硅层的剖面图；
图4(g)为去除牺牲氧化硅层的剖面图；
图4(h)为生长隧道氧化硅层的剖面图；
图4(i)为淀积浮栅层的剖面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参考图3所示，为本发明实施例提供的一种制造快闪存储器的方法的流程示意图，本实施例的技术方案可适用于基于缩小尺寸和提升器件性能的目的制造NOR快闪存储器的情况。该快闪存储器可以为内存或便携性器件应用于任意数码、电子、智能化仪表等产品中，在没有电流供应的条件下也能够长久地保持数据。基于本发明实施例提供的方法制造的快闪存储器具备尺寸缩小和性能提高的优势。
如图3所示，该方法的步骤如下：
步骤110、在半导体衬底上刻蚀隔离区40和有源区90；
上述步骤中，所述的刻蚀工艺是半导体制造工艺的重要步骤，即通过光刻将光刻胶进行光刻曝光处理再腐蚀处理掉所需去除的部分，在半导体衬底上留下永久的图像。隔离区40是指采用浅沟道隔离(ShallowTrenchIsolation，STI)等干法刻蚀技术在半导体衬底上形成浅沟道隔离槽，以将器件的有源区90进行隔离。有源区90是半导体衬底上做有源器件的区域，由隔离区40限定。在上述步骤的基础上，可以选择多种制造方法来实现，以下提供优选实施方式进行详细说明。
该步骤具体执行过程如下：
S111、通过干法刻蚀工艺，在所述半导体衬底上进行刻蚀，以刻蚀所述半导体衬底的隔离区40和有源区90，其中，所述半导体衬底由硅衬底10和在其上依次形成的牺牲氧化硅层20和掩膜氮化硅层30构成；
牺牲氧化硅层20用以消除硅衬底10和掩膜氮化硅层30之间的应力，掩膜氮化硅层30用以作为刻蚀浅沟道时的掩膜和化学机械研磨(ChemicalMechanicalPolishing，CMP)的阻止层。该STI刻蚀过程通过干法刻蚀工艺，根据制作需要刻蚀隔离区40，半导体衬底上由隔离区40隔离开的区域即为有源区90，如图4(a)所示为半导体衬底上刻蚀隔离区40的剖面图。
S112、通过湿法刻蚀工艺，对所述有源区90上的所述掩膜氮化硅层30和所述牺牲氧化硅层20进行回刻；
该步骤中的回刻是指在上述S111的基础上，从侧壁刻蚀部分掩膜氮化硅层30和牺牲氧化硅层20，具体是采用湿法刻蚀工艺，利用化学反应过程去除有源区90上部分的牺牲氧化硅层20和掩膜氮化硅层30，其中，首先采用热磷酸溶液刻蚀所述有源区90上部分的掩膜氮化硅层30，再采用氢氟酸溶液刻蚀所述有源区90上部分的牺牲氧化硅层20，如图4(b)所示为半导体衬底上形成有源区90的剖面图。
该步骤110基于干湿法刻蚀工艺，根据制作需要在半导体衬底上刻蚀隔离区40和有源区90，显露出半导体衬底的硅界面，以便于后续工艺在硅衬底10的转角处进行转角圆滑化，使转角处形成圆滑的圆角结构。
步骤120、在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层50，并对所述第二衬垫氧化硅层50进行致密化处理，以形成半导体衬底结构，其中，所述第二衬垫氧化硅层50采用高温氧化法形成；
上述步骤中，形成两层衬垫氧化硅层的作用在于：1)修复STI刻蚀对硅界面的损伤；2)在有源区90转角形成圆滑的圆角(Corner)结构；3)缓解后续隔离氧化硅层的应力；4)防止后续隔离氧化硅层中的杂质穿透到有源区90造成污染；5)保证Corner处的隧道氧化硅层厚度和绝缘性能。高温氧化(HighTemperatureOxidation，HTO)是指高温下，材料与氧气反应生成氧化物。在上述步骤的基础上，可以选择多种制造方法来实现，以下提供优选实施方式进行详细说明。
本步骤的具体执行过程如下：
S121、在该刻蚀后的半导体衬底上形成第一衬垫氧化硅层，以及采用氢氟酸溶液去除所述第一衬垫氧化硅层；
已知STI刻蚀对硅界面产生损伤，在本步骤中采用ISSG生长第一衬垫氧化硅层，再通过HF溶液去除该第一衬垫氧化硅层，实现了对硅界面损伤的修复和有源区90转角的转角圆滑化，形成圆滑的圆角半导体衬底，如图4(c)所示为采用ISSG生长第一衬垫氧化硅层再去除后的剖面图。
S122、采用高温氧化法淀积第二衬垫氧化硅层50，并对所述第二衬垫氧化硅层50进行致密化处理，以形成半导体衬底结构；
该过程采用HTO淀积第二衬底氧化硅层，该高温氧化过程属于化学气相沉积工艺(ChemicalVaporDeposition，CVD)，在有源区90、牺牲氧化硅层20和掩膜氮化硅层30的表面和/或侧壁沉积厚度均匀的第二衬垫氧化硅层50，不仅没有对硅表面进行二次消耗导致有源区90变窄，而且还保护了后续隔离氧化硅层免受氢氟酸腐蚀，因此在此有源区90的宽度不会二次降低。而现有技术(参考图2(d))是通过ISSG工艺仅在硅表面形成第二衬垫氧化硅层13，导致硅表面经过两次消耗，从而导致有源区11宽度二次降低，由于掩膜氮化硅层23不能生长第二衬垫氧化硅层13，因而也不能对后续隔离氧化硅层14进行保护。本步骤中，还对第二衬垫氧化硅层50进行致密化处理以提高该第二衬垫氧化硅层50的绝缘性能。由此，致密化后的HTO第二衬垫氧化硅层50不仅缓解了后续隔离氧化硅层的应力，还阻止了后续隔离氧化硅层的杂质向有源区90扩散，以及保证Corner处的隧道氧化硅厚度和器件的绝缘性能，更重要的是使有源区90宽度宽于现有技术。图4(d)为采用HTO淀积第二衬垫氧化硅层50的剖面图。
优选地，致密化条件为：温度在700℃-900℃之间，处理时间在10min-60min之间，气体氛围为氮/氩混合气体或氮气。
优选地，致密化处理后的第二衬垫氧化硅层50的厚度等于所述硅衬底10上形成的牺牲氧化硅层20的厚度。
优选地，所述致密化处理后的第二衬垫氧化硅层50的厚度处于5nm-15nm之间。
本步骤通过采用ISSG生长第一衬垫氧化硅层，实现了对硅衬底10STI刻蚀损伤的修复和有源区90转角的转角圆滑化，采用HTO淀积第二衬垫氧化硅层50，不仅缓解了后续隔离氧化硅层的应力，还阻止了后续隔离氧化硅层的杂质向有源区90扩散，以及保证Corner处的隧道氧化硅厚度和器件的绝缘性能，更重要的是使有源区90宽度宽于现有技术。
步骤130、在所述半导体衬底结构上形成隔离氧化硅层60，以得到半导体结构；
上述步骤中，通过高纵深比填沟工艺(HighAspectRatioProcess，HARP)填充半导体衬底结构的浅沟道隔离区，其中填充的隔离氧化硅层60可作为绝缘层用以隔离半导体衬底结构的有源区90，隔离氧化硅层60填充的宽厚度以填满浅沟道隔离区为准，如图4(e)所示为沉淀隔离氧化硅层60的剖面图。在上述步骤的基础上，还需进行多种制造步骤才能实现，以下提供优选实施方式进行详细说明。在此填充完成之后还包括以下步骤：
S131、对具有所述隔离氧化硅层60的半导体衬底结构进行蒸汽处理，其中，蒸汽处理温度在600℃-800℃之间；
S132、对蒸汽后的半导体衬底结构进行致密化处理，以得到处理后的半导体衬底，其中，致密处理温度在900℃-1100℃之间；
S133、在所述处理后的半导体衬底表面进行化学机械研磨处理，通过终点检测控制研磨至所述掩膜氮化硅层30表面，形成半导体结构；
上述步骤S133的目的在于对处理后的半导体衬底表面进行平坦化处理，所采用的方法是化学机械研磨(ChemicalMechanicalPolishing，CMP)，通过终点检测技术(EndpointDetect)控制研磨厚度具体为研磨至掩膜氮化硅层30表面即可。此时该半导体的掩膜氮化硅层30上通过HTO方法淀积的第二衬垫氧化硅层50和浅沟道隔离区40填充的部分隔离氧化硅层60一同被研磨去除而平坦化。
上述步骤S130～S133，基于隔离氧化硅层60隔离了有源区90的作用，不仅实现了对半导体衬底的浅沟道隔离填充，而且其填充过程中，由于第二衬垫氧化硅层50的作用，使降低了隔离氧化硅层60与有源区90的应力以及填充造成的损伤，从而并未对有源区90造成损伤和晶格缺陷，因此可以保证半导体器件的良好的性能。
步骤140、对所述半导体结构进行回刻；
该步骤中，对半导体结构进行回刻的目的在于将沉积在硅衬底10上的牺牲氧化硅层20和掩膜氮化硅层30进行刻蚀。在上述步骤的基础上，可以选择多种制造方法来实现，以下提供优选实施方式进行详细说明。具体过程是：
S141、采用热磷酸溶液去除所述半导体结构表面的掩膜氮化硅层30，如图4(f)所示为去除掩膜氮化硅层30的剖面图；
S142、采用氢氟酸溶液去除牺牲氧化硅层20，同时去除露出的所述第二衬垫氧化硅层50；
此过程中，已知掩膜氮化硅层30下的牺牲氧化硅层20和第二衬垫氧化硅层50均由氧化硅组成，并且氢氟酸溶液对所述牺牲氧化硅层和所述第二衬垫氧化硅层的刻蚀速率相等，以及第二衬垫氧化硅层50的厚度等于牺牲氧化硅层20厚度，那么采用氢氟酸刻蚀全部厚度的牺牲氧化硅层20后，第二衬垫氧化硅层50在硅界面以上部分也几乎全部被去除，第二衬垫氧化硅层50厚度已知为5～15nm，并且牺牲氧化硅层20和第二衬垫氧化硅层50的交界处的腐蚀速率高从而产生一处凹角，此时牺牲氧化硅层20下的硅界面和第二衬垫氧化硅层50后的隔离氧化硅层60显露出且几乎未受刻蚀。而现有技术中(参考图2(g))，隔离氧化硅层14外侧并未有第二衬垫氧化硅层13保护，当去除全部牺牲氧化硅层22时，隔离氧化硅层14侧壁会被去除的厚度大于牺牲氧化硅层22的膜层厚度。因此本步骤中隔离氧化硅层60免受腐蚀，且宽度不减，如图4(g)所示为去除牺牲氧化硅层20的剖面图。
上述步骤中，采用热磷酸溶液去除掩膜氮化硅层30以及采用氢氟酸溶液去除牺牲氧化硅层20和第二衬垫氧化硅层50，第二衬垫氧化硅层50对隔离氧化硅层60进行保护，使隔离氧化硅层60几乎不被刻蚀，因此隔离氧化硅层60宽度几乎不变，相应的浮栅层的预沉积区域的宽度与现有技术相比有所减小，实现了降低后续沉积的浮栅层宽度的效果。
步骤150、在该回刻后的半导体结构上依次形成隧道氧化硅层70和浮栅层80；
本实施例中，生长隧道氧化硅层70的方法为采用的是现有的ISSG工艺或传统的干法氧化工艺。
在本步骤前，即在该回刻后的半导体结构上依次形成隧道氧化硅层70和浮栅层80之前，还可以包括：
步骤149、对所述回刻后的半导体结构进行清洗；
生长隧道氧化硅层70之前需进行清洗，其中清洗溶液中包含氢氟酸，因此该清洗过程会对隔离氧化硅层60和第二衬垫氧化硅层50产生损耗，此处清洗为隔离氧化硅层60的第一次损耗，其中，隔离氧化硅层60的损耗厚度约为5-8nm，并且该清洗将回刻后的半导体结构的硅衬底10表面平坦化以及将隔离氧化硅层60的侧部平滑，此时步骤140中形成的凹角已随该损耗消失，保证了隧道氧化硅层70能够生长出均匀的厚度。随后根据步骤150生长隧道氧化硅层70和沉积浮栅层80，其中，隧道氧化硅层70为氧化硅，浮栅层80为浮栅多晶硅层，如图4(h)所示为生长隧道氧化硅层70的剖面图，如图4(i)所示为淀积浮栅层80的剖面图。
在步骤150之后，即在该回刻后的半导体结构上依次形成隧道氧化硅层70和浮栅层80之后，还可以包括：
步骤151、通过化学机械研磨工艺对所述浮栅层80进行平坦化处理。
上述步骤149-151中，通过对回刻后的半导体结构进行清洗，从而对沉积的隔离氧化硅层60产生第一次损耗，约为5-8nm，该损耗值较小，而现有技术(参考图2(g)、图2(h))，其中隔离氧化硅层14经受两次损耗，使浮栅层16的宽度增大，而本实施例中的浮栅层80宽度降低。综合以上流程，本实施例相对现有技术而言，浮栅层80宽度降低和有源区90宽度增大，从而使有源区90和浮栅层80的间距降低。
优选地，所述快闪存储器为NOR快闪存储器。
本发明实施例提供的一种制造快闪存储器的方法，采用高温氧化法(HTO)淀积第二衬垫氧化硅层50并致密化处理，使有源区90的侧面免受第二衬垫氧化硅层50的损耗，保证了有源区90的宽度宽于现有技术，再通过在第二衬垫氧化硅层50上沉积隔离氧化硅层60并致密化处理，保证了隔离氧化硅层60良好的绝缘性能和避免其侧壁被氢氟酸刻蚀，使隔离氧化硅层60宽度几乎不变，因此与现有技术相比，浮栅层80宽度降低，从而实现了降低快闪存储器的有源区90和浮栅层80间距，达到了提高器件性能和减小快闪存储器尺寸的效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (14)
1.一种制造快闪存储器的方法，其特征在于，包括：
在半导体衬底上刻蚀隔离区和有源区；
在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构，其中，所述第二衬垫氧化硅层采用高温氧化法形成；
在所述半导体衬底结构上形成隔离氧化硅层，以得到半导体结构；
对所述半导体结构进行回刻；
在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层。
2.根据权利要求1所述的方法，其特征在于，在半导体衬底上刻蚀隔离区和有源区，包括：
通过干法刻蚀工艺，在所述半导体衬底上进行刻蚀，以刻蚀所述半导体衬底的隔离区和有源区，其中，所述半导体衬底由硅衬底和在其上依次形成的牺牲氧化硅层和掩膜氮化硅层构成；
通过湿法刻蚀工艺，对所述有源区上的所述掩膜氮化硅层和所述牺牲氧化硅层进行回刻。
3.根据权利要求2所述的方法，其特征在于，通过湿法刻蚀工艺，对所述有源区上的所述掩膜氮化硅层和所述牺牲氧化硅层进行回刻，包括：
采用热磷酸溶液刻蚀所述有源区上部分的掩膜氮化硅层以及采用氢氟酸溶液刻蚀所述有源区上部分的牺牲氧化硅层。
4.根据权利要求3所述的方法，其特征在于，在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构，包括：
在该刻蚀后的半导体衬底上形成第一衬垫氧化硅层，以及采用氢氟酸溶液去除所述第一衬垫氧化硅层；
采用高温氧化法淀积第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构。
5.根据权利要求4所述的方法，其特征在于，所述致密化处理的条件为：温度在700℃-900℃之间，处理时间在10min-60min之间，气体氛围为氮与氩混合气体或氮气。
6.根据权利要求5所述的方法，其特征在于，所述致密化处理后的第二衬垫氧化硅层的厚度等于所述硅衬底上形成的牺牲氧化硅层的厚度。
7.根据权利要求6所述的方法，其特征在于，所述致密化处理后的第二衬垫氧化硅层的厚度处于5nm-15nm之间。
8.根据权利要求7所述的方法，其特征在于，在所述半导体衬底结构上形成隔离氧化硅层之后，还包括：
对具有所述隔离氧化硅层的半导体衬底结构进行蒸汽处理，其中，蒸汽处理温度在600℃-800℃之间；
对蒸汽处理后的半导体衬底结构进行致密化处理，以得到处理后的半导体衬底，其中，致密处理温度在900℃-1100℃之间；
在所述处理后的半导体衬底表面进行化学机械研磨处理，通过终点检测控制研磨至所述掩膜氮化硅层表面，形成半导体结构。
9.根据权利要求8所述的方法，其特征在于，对所述半导体结构进行回刻，包括：
采用热磷酸溶液去除所述半导体结构表面的掩膜氮化硅层；以及
采用氢氟酸溶液去除牺牲氧化硅层，同时去除露出的所述第二衬垫氧化硅层。
10.根据权利要求9所述的方法，其特征在于，氢氟酸溶液对所述牺牲氧化硅层和所述第二衬垫氧化硅层的刻蚀速率相等。
11.根据权利要求10所述的方法，其特征在于，在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层之前，还包括：
对所述回刻后的半导体结构进行清洗。
12.根据权利要求11所述的方法，其特征在于，所述浮栅层为浮栅多晶硅层。
13.根据权利要求11所述的方法，其特征在于，在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层之后，还包括：
通过化学机械研磨工艺对所述浮栅层进行平坦化处理。
14.根据权利要求1-13任一项所述的方法，其特征在于，所述快闪存储器为NOR快闪存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410307077.3A CN105336697B (zh) | 2014-06-30 | 2014-06-30 | 一种制造快闪存储器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410307077.3A CN105336697B (zh) | 2014-06-30 | 2014-06-30 | 一种制造快闪存储器的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105336697A true CN105336697A (zh) | 2016-02-17 |
| CN105336697B CN105336697B (zh) | 2019-04-19 |
Family
ID=55287134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410307077.3A Active CN105336697B (zh) | 2014-06-30 | 2014-06-30 | 一种制造快闪存储器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336697B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105742171A (zh) * | 2016-03-03 | 2016-07-06 | 上海格易电子有限公司 | 一种浮栅及其制备方法 |
| CN110085514A (zh) * | 2019-04-29 | 2019-08-02 | 上海华力微电子有限公司 | Nand闪存结构的双重曝光方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037018A (en) * | 1998-07-01 | 2000-03-14 | Taiwan Semiconductor Maufacturing Company | Shallow trench isolation filled by high density plasma chemical vapor deposition |
| US20030045124A1 (en) * | 2001-09-06 | 2003-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for protecting sidewalls of etched openings to prevent via poisoning |
| US6541382B1 (en) * | 2000-04-17 | 2003-04-01 | Taiwan Semiconductor Manufacturing Company | Lining and corner rounding method for shallow trench isolation |
| CN101071786A (zh) * | 2006-05-09 | 2007-11-14 | 茂德科技股份有限公司（新加坡子公司） | 在集成电路制造工艺中平坦化一表面的方法 |
| CN101118870A (zh) * | 2006-08-04 | 2008-02-06 | 台湾积体电路制造股份有限公司 | 绝缘结构及其形成方法、以及浅沟槽绝缘结构的形成方法 |
| CN101459115A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| US20090191688A1 (en) * | 2008-01-28 | 2009-07-30 | Texas Instruments Incorporated | Shallow Trench Isolation Process Using Two Liners |
| CN102024737A (zh) * | 2009-09-17 | 2011-04-20 | 上海华虹Nec电子有限公司 | 采用牺牲衬垫氧化层来改善浅沟隔离角部圆化的方法 |
| CN102420141A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法 |
-
2014
- 2014-06-30 CN CN201410307077.3A patent/CN105336697B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037018A (en) * | 1998-07-01 | 2000-03-14 | Taiwan Semiconductor Maufacturing Company | Shallow trench isolation filled by high density plasma chemical vapor deposition |
| US6541382B1 (en) * | 2000-04-17 | 2003-04-01 | Taiwan Semiconductor Manufacturing Company | Lining and corner rounding method for shallow trench isolation |
| US20030045124A1 (en) * | 2001-09-06 | 2003-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for protecting sidewalls of etched openings to prevent via poisoning |
| CN101071786A (zh) * | 2006-05-09 | 2007-11-14 | 茂德科技股份有限公司（新加坡子公司） | 在集成电路制造工艺中平坦化一表面的方法 |
| CN101118870A (zh) * | 2006-08-04 | 2008-02-06 | 台湾积体电路制造股份有限公司 | 绝缘结构及其形成方法、以及浅沟槽绝缘结构的形成方法 |
| CN101459115A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
| US20090191688A1 (en) * | 2008-01-28 | 2009-07-30 | Texas Instruments Incorporated | Shallow Trench Isolation Process Using Two Liners |
| CN102024737A (zh) * | 2009-09-17 | 2011-04-20 | 上海华虹Nec电子有限公司 | 采用牺牲衬垫氧化层来改善浅沟隔离角部圆化的方法 |
| CN102420141A (zh) * | 2011-05-26 | 2012-04-18 | 上海华力微电子有限公司 | 带有多晶牺牲衬垫层的浅沟槽隔离结构的制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105742171A (zh) * | 2016-03-03 | 2016-07-06 | 上海格易电子有限公司 | 一种浮栅及其制备方法 |
| CN105742171B (zh) * | 2016-03-03 | 2018-09-28 | 上海格易电子有限公司 | 一种浮栅及其制备方法 |
| CN110085514A (zh) * | 2019-04-29 | 2019-08-02 | 上海华力微电子有限公司 | Nand闪存结构的双重曝光方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336697B (zh) | 2019-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
| US20080003739A1 (en) | Method for forming isolation structure of flash memory device | |
| CN104752363A (zh) | 快闪存储器的形成方法 | |
| CN101930941A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN104779195A (zh) | 一种浅沟槽隔离结构的制备方法 | |
| JP2005197475A (ja) | 半導体装置のドライエッチング方法 | |
| CN105118775A (zh) | 屏蔽栅晶体管形成方法 | |
| CN102005375B (zh) | 构造浮栅的方法 | |
| CN102446724B (zh) | 一种制作栅极的方法 | |
| CN105336697A (zh) | 一种制造快闪存储器的方法 | |
| CN101847655B (zh) | 一种可提高沟槽栅mos器件性能的沟槽栅及其制造方法 | |
| CN104134627B (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN104134628A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN101958268A (zh) | 隔离结构的制作方法 | |
| CN102456561B (zh) | 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法 | |
| CN104867860B (zh) | 一种浅沟槽隔离结构的制作方法 | |
| US20060141717A1 (en) | Method of forming isolation film in semiconductor device | |
| CN102456609A (zh) | 一种利用侧向边墙技术提高sti凹陷区特性的方法 | |
| CN105448803B (zh) | 一种提高闪存单元有效沟道宽度的方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN110120364A (zh) | 浅沟槽隔离结构的制备方法 | |
| CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN106783865A (zh) | 一种存储单元的制作方法 | |
| KR20090081614A (ko) | 활성영역 모서리의 라운딩을 포함하는 플래시 메모리소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee before: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |