CN105742171B - 一种浮栅及其制备方法 - Google Patents
一种浮栅及其制备方法 Download PDFInfo
- Publication number
- CN105742171B CN105742171B CN201610119567.XA CN201610119567A CN105742171B CN 105742171 B CN105742171 B CN 105742171B CN 201610119567 A CN201610119567 A CN 201610119567A CN 105742171 B CN105742171 B CN 105742171B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- groove
- layer
- shallow trench
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 238000011049 filling Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910017604 nitric acid Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种浮栅及其制备方法。所述制备方法包括：在衬底上依次形成衬垫氧化层和保护介质层，对所述保护介质层、所述衬垫氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区，并对所述浅沟槽隔离区进行氧化层填充；剥离剩余保护介质层形成第一凹槽；在所述第一凹槽内壁上形成侧墙；去除剩余衬垫氧化层，以保留靠近所述侧墙的浅沟槽氧化层；依次去除所述侧墙和多余的浅沟槽氧化层，形成第二凹槽；在所述第二凹槽内露出的有源区上形成隧穿氧化层；在所述隧穿氧化层上形成栅极。本发明实施例提供的技术方案，在保证衬垫氧化层去除干净的前提下，避免了因相邻浮栅距离减小导致的浮栅器件的存储性能降低。
Description
技术领域
本发明实施例涉及半导体领域，尤其涉及一种浮栅及其制备方法。
背景技术
浮栅晶体管被广泛应用于非易失性存储器中。浮栅型存储器件通过在浮栅上存储电荷来存储信息，具体的，当在浮栅晶体管的漏、栅极加上足够高的电压，源极和衬底接地时，漏极和衬底之间的PN结反向击穿，产生大量的高能电子，这些电子穿过很薄的隧穿氧化层堆积在浮栅上。当移去外加电压后，浮栅上的电子由于没有放电回路，而被长期保存。隧穿氧化层的作用包括阻断电子放电回路，因此其质量对器件的存储性能影响较大。
现有技术制备浮栅的过程中，隧穿氧化层存在衬垫氧化层残留问题，由于衬垫氧化层质量较差，会导致浮栅电荷的泄露，进而降低浮栅型存储器件的存储性能。目前可以通过增加湿法刻蚀时间来解决衬垫氧化层的残留问题，但是延长刻蚀时间会刻蚀掉部分浅沟槽氧化层，导致相邻浮栅的间距变小，干扰增加。
发明内容
本发明提供一种浮栅及其制作方法，以改善浮栅器件的存储性能。
第一方面，本发明实施例提供了一种浮栅的制备方法，所述方法包括：
在衬底上依次形成衬垫氧化层和保护介质层，对所述保护介质层、所述衬垫氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区，并对所述浅沟槽隔离区进行氧化层填充；剥离剩余保护介质层形成第一凹槽；
在所述第一凹槽内壁上形成侧墙；
去除剩余衬垫氧化层，以保留靠近所述侧墙的浅沟槽氧化层；
依次去除所述侧墙和多余的浅沟槽氧化层，形成第二凹槽；
在所述第二凹槽内露出的有源区上形成隧穿氧化层；
在所述隧穿氧化层上形成栅极。
第二方面，本发明实施例还提供了一种浮栅，所述浮栅由本发明任意实施例所述的制作方法制得。
本发明实施例提供的技术方案，在衬底上形成依次覆盖衬垫氧化层和保护介质层的有源区，以及氧化层填充的浅沟槽隔离区，剥离有源区的保护介质层形成第一凹槽，在第一凹槽内壁上形成侧墙，依次去除剩余衬垫氧化层、侧墙和多余的浅沟槽氧化层，形成第二凹槽，在第二凹槽内露出的有源区上形成隧穿氧化层，在隧穿氧化层上形成栅极，其中，侧墙起到了保护第一凹槽内壁上的浅沟槽氧化层免受刻蚀的作用，在保证衬垫氧化层去除干净的前提下，避免了第二凹槽宽度增大导致相邻浮栅距离减小的问题，改善了浮栅器件的存储性能。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1a-图1e是现有技术中浮栅的制备方法的示意图；
图2为本发明实施例中提供的浮栅的制备方法的流程示意图；
图3a-图3h是本发明实施例中提供的浮栅的制备方法的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1a-图1e是现有技术中浮栅的制备方法的示意图。如图1a所示，在衬底11上依次形成衬垫氧化层12和保护介质层13，对保护介质层13、衬垫氧化层12和衬底11进行图像化处理，形成有源区111和浅沟槽隔离区(未示出)，并对浅沟槽隔离区进行氧化物填充形成浅沟槽氧化层14。结合图1a和图1b，剥离保护介质层13，形成第一凹槽15。如图1c所示，去除第一凹槽底部剩余的衬垫氧化层12，形成第二凹槽16。需要说明的是，第二凹槽16底部边缘处会存在衬垫氧化层12残留，且由于浅沟槽氧化层14和衬垫氧化层12一样属于氧化物层，因此第一凹槽内壁上的浅沟槽氧化层14也会随衬垫氧化层12一同被刻蚀掉。如图1d所示，在第二凹槽16内漏出的有源区111表面形成隧穿氧化层17。如图1e所示，在隧穿氧化层17上形成栅极18。
现有技术中采用湿法刻蚀工艺去除第一凹槽15底部剩余的衬垫氧化层12，仅能够将第二凹槽16内中间部分的衬垫氧化层12去除干净，但是靠近第二凹槽16内壁的边缘会有残留。衬垫氧化层12和浅沟槽氧化层14的质量差，会严重影响器件的可靠性。若将湿法刻蚀时间延长可以解决上述衬垫氧化层12的残留问题，但由于第二凹槽16内壁上的浅沟槽氧化层14也会被同时刻蚀，导致形成的第二凹槽16宽度加大，相邻浮栅结构之间的距离减小，干扰增加。
针对上述问题，本发明提供了一种浮栅的制备方法，该方法通过在第一凹槽内壁形成侧墙，保护第一凹槽内壁上的浅沟槽氧化层免受刻蚀的作用，在保证衬垫氧化层去除干净的前提下，避免了第二凹槽宽度增大导致相邻浮栅距离减小的问题。
基于以上描述，本发明实施例提供了如下的解决方案。
图2为本发明实施例中提供的浮栅的制备方法的流程示意图，如图2所示，该方法可以包括以下步骤：
步骤21、在衬底上依次形成衬垫氧化层和保护介质层，对所述保护介质层、所述衬垫氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区，并对所述浅沟槽隔离区进行氧化层填充。
其中，对所述保护介质层、所述衬垫氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区之前，可以包括：采用化学气相沉积工艺在所述保护介质层上形成光刻抗反射层。
步骤22、剥离剩余保护介质层形成第一凹槽。
其中，剥离剩余保护介质层形成第一凹槽，可以包括：采用热硝酸剥离剩余保护介质层，以形成第一凹槽。
步骤23、在所述第一凹槽内壁上形成侧墙。
其中，在所述第一凹槽内壁上形成侧墙，可以包括：在所述第一凹槽内表面以及所述浅沟槽氧化层上表面形成氮化硅层；去除所述第一凹槽内露出的衬垫氧化层上以及所述浅沟槽氧化层上表面的氮化硅层，形成所述侧墙。
步骤24、去除剩余衬垫氧化层，以保留靠近所述侧墙的浅沟槽氧化层。
在本实施例中，由于侧墙为氮化硅层，不属于氧化物层，在通过湿法刻蚀工艺去除剩余衬垫氧化层时，侧墙不会被刻蚀，因而虽然浅沟槽氧化层与衬底氧化层一样同属氧化物层，但是浅沟槽氧化层与衬底氧化层之间的侧墙保护浅沟槽氧化层不被刻蚀。因此，本实施例不仅解决了现有技术中衬垫氧化层的残留问题，还避免了浅沟槽氧化层受刻蚀影响所导致的相邻浮栅结构之间的距离减小。
步骤25、依次去除所述侧墙和多余的浅沟槽氧化层，形成第二凹槽。
其中，依次去除所述侧墙和多余的浅沟槽氧化层，形成第二凹槽，可以包括：采用热硝酸剥离所述侧墙；通过湿法刻蚀去除多余的浅沟槽氧化层，形成第二凹槽。
步骤26、在所述第二凹槽内露出的有源区上形成隧穿氧化层。
其中，在所述第二凹槽内露出的有源区上形成隧穿氧化层，可以包括：采用现场水汽生成工艺，在所述第二凹槽内露出的有源区上形成隧穿氧化层。
步骤27、在所述隧穿氧化层上形成栅极。
本实施例剥离剩余保护介质层之后，在形成的第一凹槽内壁上形成侧墙，侧墙起到了保护第一凹槽内壁上的浅沟槽氧化层免受刻蚀的作用，在保证衬垫氧化层去除干净的前提下，避免了第二凹槽宽度增大导致相邻浮栅距离减小的问题。
下面对本发明提供的浮栅的制备方法进行具体说明。
参考图3a所示，在衬底31上依次形成衬垫氧化层32和保护介质层33，对所述保护介质层33、所述衬垫氧化层32和所述衬底31进行图像化处理，形成有源区311和浅沟槽隔离区(未示出)，并对浅沟槽隔离区进行氧化物填充形成浅沟槽氧化层34。
需要说明的是，本发明对衬底31的材料不作具体限定，可以为半导体衬底31或复合结构衬底31。衬垫氧化层32的材料可以是氧化硅，其用于作为隔离层保护有源区311在后续去掉保护介质层33的过程中免受化学污染，具有较小的厚度，一般可以为保护介质层33的材料可以是氮化硅，厚度大于衬垫氧化层32。
还需要说明的是，可以采用光刻工艺，依次对所述保护介质层33、所述衬垫氧化层32和所述衬底31进行图像化处理。具体的，为避免衬底31和光刻胶反射率不同引起条宽变化，本实施例可以采用化学气相沉积技术在所述保护介质层33上形成一层光刻抗反射层。
对所述浅沟槽隔离区进行氧化层填充之前，还可以包括：采用线形氧化工艺对有源区311进行圆滑处理，以修补形成浅沟槽结构时刻蚀造成的基材损伤，并将上述刻蚀工艺造成的尖角圆化。对所述浅沟槽隔离区进行氧化层填充时，可以采用化学气相沉积工艺形成浅沟槽氧化层34，具体的，可以采用高纵深比制程技术或高密度等离子体化学气相沉积工艺。再采用化学机械抛光工艺处理浅沟槽氧化层34，以使浅沟槽氧化层34上表面平整，并与保护介质层33上表面平齐。
参考图3b所示，剥离剩余保护介质层形成第一凹槽35。具体的，可以采用热硝酸剥离剩余保护介质层。热硝酸与氧化物不发生反应，因此，仅有保护介质层被剥离，而衬垫氧化层32和浅沟槽氧化层34不会受到影响。
参考图3c和图3d所示，在所述第一凹槽35内壁上形成侧墙40。
如图3c所示，在所述第一凹槽35内表面以及所述浅沟槽氧化层34上表面形成氮化硅层30。具体的，可以采用化学气相沉积工艺，在所述第一凹槽35内表面以及所述浅沟槽氧化层34上表面形成氮化硅层30，氮化硅层30的厚度取值范围可以为采用氮化硅材料的原因是：此处氮化硅用于形成侧墙，以在后续去除剩余衬垫氧化层32的过程中，保护第一凹槽35内壁上的浅沟槽氧化层34免受刻蚀，而氮化硅不与用于去除剩余衬垫氧化层32的氢氟酸反应。
如图3d所示，去除所述第一凹槽35内露出的衬垫氧化层32上以及浅沟槽氧化层34上表面的氮化硅层，形成所述侧墙40。具体的，采用干法刻蚀工艺，去除所述第一凹槽35内露出的衬垫氧化层32上以及浅沟槽氧化层34上表面的氮化硅层，形成所述侧墙40。所述第一凹槽35内露出的衬垫氧化层32上以及浅沟槽氧化层34上表面的氮化硅层厚度相同，且分别处于两个平行的表面上，因此使用一次刻蚀工艺即可将所述第一凹槽35内露出的衬垫氧化层32上以及浅沟槽氧化层34上表面的氮化硅层去除干净。
参考图3e所示，去除剩余衬垫氧化层，以保留靠近侧墙40的浅沟槽氧化层34。具体的，采用稀氢氟酸去除剩余衬垫氧化层。氢氟酸不和侧墙40发生反应，仅去除了衬垫氧化层，而被侧墙40保护的浅沟槽氧化层34则不受影响。
需要说明的是，现有技术去除衬垫氧化层的过程中，第一凹槽内壁上的浅沟槽氧化层34会被同时刻蚀，但第一凹槽底部边缘处的衬垫氧化层和与衬垫氧化层相邻的浅沟槽氧化层34却未被刻蚀掉，后续形成隧穿氧化层时，底部边缘未被刻蚀掉的衬垫氧化层和浅沟槽氧化层34既存在于隧穿氧化层和有源区311衬底上表面之间，衬垫氧化层和浅沟槽氧化层34的质量都很低，因此会影响形成浮栅器件的可靠性。而本发明中的浮栅的制备方法，能够将隧穿氧化层和有源区311衬底表面之间存在的衬垫氧化层残留以及浅沟槽氧化层34去除干净，同时不减小相邻浮栅之间的间隔距离。本发明实现上述效果的思路是：形成侧墙40结构，在去除衬垫氧化层的过程中，保护第一凹槽内壁上的浅沟槽氧化层34免受刻蚀，并控制刻蚀区域宽度大于衬垫氧化层宽度，即与衬垫氧化层相邻的部分浅沟槽氧化层34也会被刻蚀，以保证衬垫氧化层刻蚀干净，并控制刻蚀区域宽度略小于现有技术中浮栅的宽度，这样设置的原因是，后续去除多余浅沟槽氧化层34的过程中，凹槽底部的浅沟槽隔离氧化层会被同时少量刻蚀，本步骤中刻蚀区域宽度略小于现有技术中浮栅宽度的部分，会在后续去除多余浅沟槽氧化层34的过程中刻蚀掉，进而得到和现有技术浮栅宽度相等的沟槽。
参考图3f所示，依次去除所述侧墙和多余的浅沟槽氧化层34，形成第二凹槽36。具体的，采用热硝酸剥离所述侧墙，并通过湿法刻蚀去除多余的浅沟槽氧化层34。
需要说明的是，此步骤获得的第二凹槽36的宽度与现有技术浮栅宽度相同，且底部边缘没有衬垫氧化层残余和浅沟槽氧化层34存在。
参考图3g所示，在所述第二凹槽36内露出的有源区311上形成隧穿氧化层37。需要说明的是，可以采用现场水汽生成工艺，在所述第二凹槽36内露出的有源区311上形成隧穿氧化层37。形成的隧穿氧化层37质量好，且和有源区311表面是直接接触的，避免漏电，提高了浮栅器件的可靠性。具体的，隧穿氧化层36的厚度取值范围可以为
参考图3h所示，在所述隧穿氧化层37上形成栅极38。需要说明的是，这里栅极38可以包括浮栅层、介质层以及控制栅层。
本发明实施例提供的技术方案，在衬底上形成依次覆盖衬垫氧化层和保护介质层的有源区，以及氧化层填充的浅沟槽隔离区，剥离有源区的保护介质层形成第一凹槽，在第一凹槽内壁上形成侧墙，依次去除剩余衬垫氧化层、侧墙和多余的浅沟槽氧化层，形成第二凹槽，在第二凹槽内露出的有源区上形成隧穿氧化层，在隧穿氧化层上形成栅极，其中，侧墙起到了保护第一凹槽内壁上的浅沟槽氧化层免受刻蚀的作用，在保证衬垫氧化层去除干净的前提下，避免了第二凹槽宽度增大导致相邻浮栅距离减小的问题，改善了浮栅器件的存储性能。
本发明实施例还提供一种浮栅，所述浮栅可以由本发明任意实施例提供的浮栅的制备方法制得。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种浮栅的制备方法，其特征在于，包括：
在衬底上依次形成衬垫氧化层和保护介质层，对所述保护介质层、所述衬垫氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区，并对所述浅沟槽隔离区进行氧化层填充；
剥离剩余保护介质层形成第一凹槽；
在所述第一凹槽内壁上形成侧墙；
去除剩余衬垫氧化层，以保留靠近所述侧墙的浅沟槽氧化层；
依次去除所述侧墙和多余的浅沟槽氧化层，形成第二凹槽；
在所述第二凹槽内露出的有源区上形成隧穿氧化层；
在所述隧穿氧化层上形成栅极；
其中，所述去除剩余衬垫氧化层过程中，控制去除部分的宽度大于衬垫氧化层的宽度。
2.根据权利要求1所述的方法，其特征在于，剥离剩余保护介质层形成第一凹槽，包括：
采用热硝酸剥离剩余保护介质层，以形成第一凹槽。
3.根据权利要求1所述的方法，其特征在于，在所述第一凹槽内壁上形成侧墙，包括：
在所述第一凹槽内表面以及所述浅沟槽氧化层上表面形成氮化硅层；
去除所述第一凹槽内露出的衬垫氧化层上以及所述浅沟槽氧化层上表面的氮化硅层，形成所述侧墙。
4.根据权利要求3所述的方法，其特征在于，在所述第一凹槽内表面以及所述浅沟槽氧化层上表面形成氮化硅层，包括：
采用化学气相沉积工艺，在所述第一凹槽内表面以及所述浅沟槽氧化层上表面形成氮化硅层。
5.根据权利要求3或4所述的方法，其特征在于，所述氮化硅层的厚度取值范围为
6.根据权利要求3所述的方法，其特征在于，去除所述第一凹槽内露出的衬垫氧化层上以及所述浅沟槽氧化层上表面的氮化硅层，形成所述侧墙，包括：
采用干法刻蚀工艺，去除所述第一凹槽内露出的衬垫氧化层上以及所述浅沟槽氧化层上表面的氮化硅层，形成所述侧墙。
7.根据权利要求1所述的方法，其特征在于，依次去除所述侧墙和多余的浅沟槽氧化层，形成第二凹槽，包括：
采用热硝酸剥离所述侧墙；
通过湿法刻蚀去除多余的浅沟槽氧化层，形成第二凹槽。
8.根据权利要求1所述的方法，其特征在于，在所述第二凹槽内露出的有源区上形成隧穿氧化层，包括：
采用现场水汽生成工艺，在所述第二凹槽内露出的有源区上形成隧穿氧化层。
9.根据权利要求1或8所述的方法，其特征在于，所述隧穿氧化层的厚度取值范围为
10.一种浮栅，其特征在于，所述浮栅由权利要求1-9任一项所述的制备方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610119567.XA CN105742171B (zh) | 2016-03-03 | 2016-03-03 | 一种浮栅及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610119567.XA CN105742171B (zh) | 2016-03-03 | 2016-03-03 | 一种浮栅及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105742171A CN105742171A (zh) | 2016-07-06 |
| CN105742171B true CN105742171B (zh) | 2018-09-28 |
Family
ID=56249935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610119567.XA Active CN105742171B (zh) | 2016-03-03 | 2016-03-03 | 一种浮栅及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105742171B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110021604B (zh) * | 2019-04-16 | 2023-12-01 | 上海格易电子有限公司 | 一种存储器及其制备方法 |
| CN111211123B (zh) * | 2020-03-10 | 2023-09-15 | 上海华力微电子有限公司 | 一次性可编程器件的制造方法及一次性可编程器件 |
| CN113192960B (zh) * | 2021-04-27 | 2023-11-03 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的形成方法 |
| CN113437015B (zh) * | 2021-06-21 | 2022-07-19 | 长江存储科技有限责任公司 | 半导体器件的制作方法 |
| CN113451319A (zh) * | 2021-06-28 | 2021-09-28 | 长江存储科技有限责任公司 | 一种半导体器件的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005375A (zh) * | 2009-09-02 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 构造浮栅的方法 |
| CN104752183A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 浮栅的形成方法 |
| CN104835774A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN105336697A (zh) * | 2014-06-30 | 2016-02-17 | 上海格易电子有限公司 | 一种制造快闪存储器的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097704B (zh) * | 2014-05-04 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其形成方法 |
-
2016
- 2016-03-03 CN CN201610119567.XA patent/CN105742171B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005375A (zh) * | 2009-09-02 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 构造浮栅的方法 |
| CN104752183A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 浮栅的形成方法 |
| CN104835774A (zh) * | 2014-02-08 | 2015-08-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| CN105336697A (zh) * | 2014-06-30 | 2016-02-17 | 上海格易电子有限公司 | 一种制造快闪存储器的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105742171A (zh) | 2016-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105742171B (zh) | 一种浮栅及其制备方法 | |
| CN104733531B (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| US20060292787A1 (en) | Semiconductor processing methods, and semiconductor constructions | |
| CN105336695B (zh) | 半导体器件的形成方法 | |
| TW200408071A (en) | Method of manufacturing a flash memory cell | |
| JP2008124461A (ja) | リセスゲートを有する半導体素子の製造方法 | |
| TW201715704A (zh) | 半導體結構及其形成方法 | |
| US10290722B2 (en) | Memory device and method of fabricating thereof | |
| CN104979295A (zh) | 嵌入式分栅闪存器件的制造方法 | |
| CN111199911B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| CN108807391B (zh) | 快闪存储器及其形成方法 | |
| CN101685793A (zh) | 制造半导体器件的方法 | |
| CN108493190B (zh) | 存储器及其形成方法 | |
| KR100801062B1 (ko) | 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 | |
| JP2005197705A (ja) | 半導体デバイスを製造するための方法 | |
| CN101350328A (zh) | 栅氧化层的制造方法 | |
| KR101128915B1 (ko) | 반도체 소자의 형성방법 | |
| CN105336618B (zh) | 一种半导体器件及制备方法 | |
| KR20030056602A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US10256310B1 (en) | Split-gate flash memory cell having a floating gate situated in a concave trench in a semiconductor substrate | |
| KR20080060361A (ko) | Ｍａｎｏｓ 구조의 반도체 소자 제조방법 | |
| KR20120042045A (ko) | 반도체 소자의 제조 방법 | |
| CN105244323B (zh) | 快闪存储器的制作方法及其结构 | |
| CN104517812B (zh) | 高台阶落差的半导体产品及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee before: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CP01 | Change in the name or title of a patent holder |