CN105336618B - 一种半导体器件及制备方法 - Google Patents

Abstract

本发明公开了一种半导体器件及制备方法，通过制备一氮化硅层形成对栅氧化层的保护作用，进而保证在进行后续的氧化层侧壁形成及离子注入的工艺中，不会对栅氧化层造成影响，避免栅氧化层的“鸟嘴”的产生，并有效改善OED效应；同时还可有效降低衬底的掺杂浓度，尤其在源漏极底部区域的掺杂浓度，有效改善Cj0(结电容)以及fT(截至频率)；进一步的，采用本发明提供的技术方案还可有效改善LDD掺杂区结的形貌及Eymax(最大漏电场)，进而提高热载流子效应，带来了器件性能的提升。本发明制程变动小，实用性较强，可广泛应用于各自半导体器件领域的制备工艺中。

Description

一种半导体器件及制备方法

技术领域

本发明涉及半导体器件制备领域，具体涉及一种半导体器件及制备方法。

背景技术

随着科技的进步，IC产品日益集成化，器件尺寸在不断减小，单块芯片上集成器件的数量却在不断增加，电路的日益复杂使得产品的可靠性问题也日益严重。一般来说，影响CMOS集成电路可靠性的主要因素有三个：一是栅极氧化物层性能退化；二是热电子效应；三是电极布线的退化。栅极氧化物层是决定CMOS器件性能的关键，它能够在栅极和衬底之间很好的起到绝缘的作用，可有效避免漏电流的产生并防止击穿效应而导致器件失效。但是本领域技术人员发现，在制备具有栅极氧化物层的半导体器件时，很难得到具有理想形貌的栅氧化层，这是由于在制备栅氧化层及栅极之后，还需要在栅极的侧壁制备一氧化物层侧墙，在制备氧化物层侧墙过程中，栅氧化层的边角极易受到氧化作用进而及其产生形貌的变化，从而产生鸟嘴效应。

可参照图1-2所示，在CMOS制备工艺中，一般都是在衬底1上先后形成栅氧化层2和栅极3后，再于栅侧壁形成氧化物层侧墙4。但是在制备栅极氧化物层侧壁4时，由于氧的扩散是一个等向性过程，因此，随着氧化的不断进行，栅氧化层2容易在与栅极3交界的拐角处形成扩散，进而造成靠近多晶硅栅侧壁边缘位置处的氧化物层厚度较厚，形成鸟嘴效应。可参照图1所示，该图为栅极侧壁底部放大后的示意图，在形成氧化物层侧壁的过程，进而造成鸟嘴效应(即图示阴影部分)。这在LOCOS(硅局部氧化)工艺是中一种不好的现象，会造成器件电压不稳定，甚至可能造成器件失效。

同时在尺寸较小的半导体器件制备中，在经过图案化工艺后，栅极的宽度很窄，在现有技术中已很难精确掌控多晶硅栅极与氧化物层侧壁的扩散反应，进而避免或消除鸟嘴效应；同时，如果一旦形成鸟嘴并没有进行处理，随着氧化的不断进行，栅氧化层2所产生的鸟嘴效应会愈发严重，进而会进一步形成smile oxide现象的产生，如图2所示，进一步的，在后续离子注入形成源漏极时，注入的离子极易在鸟嘴处形成缺陷，影响器件性能。

如果想避免产生鸟嘴效应的产生，这就需要先进的工艺设备并精确控制工艺条件，这对现有生产设备及工艺提出了巨大的挑战。目前，本领域技术人员一般采用以下方法来改善上述出现的问题：

1)在栅氧化层边缘厚度不均匀位置处采用离子注入以实现补偿，在采用该方法时，需要精确控制离子注入的条件(如注入剂量及能量)，一旦过量则会导致器件的报废，而过小则不能达到补偿的效果，同时该过程中注入的离子也会对栅极结构造成不利影响；

2)在制备氧化物层侧墙时，通过加入了一ISSG工艺(In Situ Steam Generation，利用现场水汽生成工艺)来减少聚氧化反应速度，但是通过增加的ISSG工艺会增加工艺所需时间，降低了生产效率，同时也会对侧墙氧化反应造成一定影响。

发明内容

本发明根据现有技术的不足提供了一种半导体器件制备方法及制备的半导体器件，通过本发明提供的技术方案也有效避免栅氧化层的“鸟嘴”产生，有利于提升器件性能。

一种半导体器件制备方法，其中，包括以下步骤：

提供一底部衬底，并对所述衬底进行掺杂及退火处理形成阱区；

在衬底的上方自下而上依次形成第一氮化物层、第一氧化物层及第二氮化物层；

对所述第二氮化物层、氧化物层及第一氮化物层进行刻蚀，并停止在所述衬底的上表面，在所述第二氮化物层、氧化物层及第一氮化物层中形成沟槽；

在所述沟槽底部选择性生长一层栅氧化层，并填充栅极材料层充满所述沟槽；

去除剩余的第二氮化物层及剩余的第一氧化物层；

在所述栅极材料层暴露的表面制备一层第二氧化物层；

栅极侧墙及源漏区的形成工艺。

上述的方法，其中，所述第一氮化物层和所述第二氮化物层的材质均为氮化硅。

上述的的方法，其中，采用高温氧化工艺或炉管生长工艺制备所述第二氧化物层。

上述的方法，其中，所述第一氮化物层的厚度为1～30nm。

上述的方法，其中，所述第一氧化物层、栅氧化层及所述第二氧化物层的材质均为二氧化硅。

上述的方法，其中，所述第一氮化物层的厚度大于或等于所述栅氧化层厚度。

上述的方法，其中，采用光刻及干法刻蚀工艺形成所述沟槽。

上述的方法，其中，采用如下工艺形成所述栅极侧墙：

沉积一层侧墙薄膜将第一氮化物层及第二氧化物层的表面予以覆盖；

进行光刻工艺和干法刻蚀工艺去除部分所述侧墙薄膜、部分所述第一氮化物层及位于所述栅极材料层上方的第二氧化物层；

采用各向异性刻蚀工艺对剩余的侧墙薄膜及剩余的第一氮化物进行减薄，形成所述栅极侧墙。

上述的方法，其中，在栅极侧墙形成之后，以及在源漏的形成工艺之前，还包括一LDD掺杂工艺，以在所述衬底内形成LDD掺杂区。

一种半导体器件，其中，包括：

底部衬底，所述衬底内形成有源极和漏极；

栅极，所述栅极位于所述衬底之上，且所述栅极与所述衬底之间还形成有一栅氧化层；

偏移隔离层及侧墙，所述侧墙同时覆盖在所述偏移隔离层的侧壁、所述栅氧化层的侧壁和/或栅极的侧分侧壁予以覆盖；

其中，所述偏移隔离层覆盖在部分所述栅极的上部侧壁，且该偏移隔离层的底部与所述衬底之间的距离大于或等于所述栅氧化层的顶部与所述衬底之间的距离。

上述的半导体器件，其中，所述栅氧化层及所述偏移隔离层的材质均为二氧化硅。

上述的半导体器件，其中，所述侧墙的材质为氮化硅。

上述的半导体器件，其中，所述偏移隔离层的底部与所述衬底之间的距离为1～30nm。

由于本发明采用了以上技术方案，通过制备一氮化硅层形成对栅氧化层的保护作用，进而保证在进行后续的氧化物层侧壁形成及离子注入的工艺中，不会对栅氧化层造成影响，避免栅氧化层的“鸟嘴”的产生，并有效改善OED(oxidation enhanced diffusion，氧化增强扩散)效应；同时还可有效降低衬底的掺杂浓度，尤其在源漏极底部区域的掺杂浓度效果更为显著，因此可有效改善Cj0(结电容)以及fT(截止频率)；进一步的，采用本发明提供的技术方案还可有效改善LDD掺杂区结的形貌及Eymax(最大漏电场)，进而提高热载流子效应，带来了器件性能的提升。本发明制程变动小，实用性较强，同时可广泛应用于各自半导体器件领域的制备工艺中，例如平面的MOSFET或立体结构的FinFET制备中，均可有效避免栅氧化层的容易产生的鸟嘴效应。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。

图1为半导体领域中鸟嘴效应的示意图；

图2为现有技术中产生smile oxide的器件示意图；

图3～13为本发明提供的一种改善栅氧形貌的方法的流程图；

图14为本发明提供的一种半导体器件截面图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步的说明：

本发明提供了一种半导体器件制备方法，如图3～12所示，具体包括如下步骤：

步骤S1：提供一底部衬底，并对该衬底进行掺杂工艺(well process)，在进行掺杂后还包括一退火处理，以对掺杂的离子进行激活，在衬底中形成阱区(图中未标示)，如图3所示。在一个实施例中，该衬底1材质为单晶硅或锗，同时在对衬底1进行掺杂时，可根据实际需要来选择掺杂的类型及掺杂的剂量，在此不予赘述。同时，本发明根据需求可以采用SOI晶圆作为本发明中的衬底。

步骤S2：在衬底1上依次制备第一氮化物层2、第一氧化物层3和第二氮化物层4，其中，第一氮化物层2和第二氮化物层4的材质均为氮化硅(SiN)，第一氧化物层3的材质为二氧化硅(SiO2)。在一个实施例中，可采用化学气相沉积(Chemical Vapor Deposition，CVD)工艺制备第一氮化物层2及第二氮化物层4，需要说明的是，在实际应用中，第一氮化物层2及第二氮化物层4的形成并不局限于CVD工艺所形成，还可采用等离子化学气相沉积(Plasma Chemistry Vapor Deposition，PCVD)或其他相关氮化硅形成工艺，在此不予赘述。同时，在制备第一氮化物层2的过程中，需要通过控制反应条件来使得底部的第一氮化物层2的厚度值位于1nm至30nm之间。在一个实施例中，第一氧化物层3可通过高温氧化工艺(High Temperature Oxidation，HTO)或炉管生长工艺所形成，根据需要也可采用其他工艺所制备，在此不予赘述。上述步骤完成后所制备形成的器件如图4所示。

步骤S3：对第二氮化物层4、第一氧化物层3及第一氮化物层2进行刻蚀，并停止在衬底1的上表面，在第二氮化物层4、第一氧化物层3及第一氮化物层2中形成沟槽50。其中，通过制备一刻蚀掩膜来形成沟槽50，具体可借助光刻工艺来形成沟槽，具体步骤入如下：

首先在第二氮化物层4上表面形成一层硬掩膜层，然后旋涂一层光刻胶(或称光阻，PR)覆盖在掩膜层的上表面，然后采用一具有光刻图案的掩膜板(或称光罩，photo-mask)进行曝光、显影工艺，在光刻胶中形成开口图案，然后以形成有开口图案的光刻胶为刻蚀掩膜向下进行干法刻蚀并停止在衬底1的上表面，移除剩余的硬掩膜层，进而形成沟槽50。在旋涂光刻胶之前，可选择性的先在光刻胶底部涂覆一层底部抗反射层(BARC)，然后在底部抗反射层上方再涂覆光刻胶，利用底部抗反射层来减少曝光过程中由于光线的折射或散射进而造成对光刻胶过度曝光现象，进而保证光刻胶中所形成的开口尺寸更加符合预期规格。同时，根据工艺需求来选用特定规格的掩膜板来进行曝光，利用掩膜板上特定的光刻图案实现在光刻中形成不同形状和尺寸的开口图案，进而得到不同规格的沟槽50，在此不予赘述。上述步骤完成后所制备形成的器件如图5所示。

步骤S4：选择性生长一层栅氧化层5将沟槽50底部进行覆盖。在本发明的实施例中，优选可采用高温氧化工艺或炉管生长工艺来制备栅氧化层5，在步骤S3中，刻蚀形成的沟槽将衬底1的部分上表面暴露了出来，在采用高温氧化工艺制备栅氧化层5时，反应腔室内的氧与衬底1的硅发生反应，进而产生一层薄的二氧化硅层(SiO2)。同时在此过程中，需要说明的是该栅氧化层5的厚度要小于或等于剩余第一氮化物2′的厚度，因此栅氧化层5的顶部平面要低于或等于剩余第一氮化物2′的顶部平面，进而形成图6所示结构。

步骤S5：沉积一栅极材料层6将将沟槽50完全填充，同时将器件的表面也完全覆盖，如图7所示；之后进行一化学机械研磨(Chemical Mechanical Polishing，CMP)工艺抛光至剩余第二氮化物层4′的上表面，形成图8所示结构。在本发明的实施例中，填充的栅极材料层6可根据器件的不同而选择不同的材料，例如在传统器件制备工艺中，栅极材料层为多晶硅(poly)。

步骤S6：刻蚀去除剩余的第二氮化物层4′和剩余的第一氧化物层3′。由于第二氮化物层4′的材质为氮化硅，第一氧化物层3的材质为二氧化硅，而栅极材料层6的材质为多晶硅，三者的材质完全不同，因此可根据剩余的第二氮化物层4′和剩余的第一氧化物层3′的材质来选择将其去除刻蚀工艺及条件，同时在刻蚀时也不会对栅极6′所造成影响，具体不予赘述。该步骤完成后形成图9所示的器件结构。

步骤S7：制备一层第二氧化物层7将所述栅极6′暴露的表面予以覆盖。在本发明的实施例中，优选可采用高温氧化工艺来制备第二氧化物层7，反应腔室内的氧与暴露在表面的硅产生反应，进而在栅极表面形成了一层第二氧化物层7来作为栅极的偏移隔离层(offset spacer)。在此过程中，在步骤S6中，由于底层剩余的第一氮化物层2′未被去除，而同时剩余的第一氮化物层2′的厚度又要大于或等于栅氧化层5的厚度，因此剩余的第一氮化物层2′将栅氧化层5的侧壁完全覆盖住，形成了对栅氧化层5的保护作用，可有效避免在形成第二氧化物层7时，栅氧化层受到氧化作用所产生的“鸟嘴”及进一步带来的smileoxide，进而保证了栅氧化层5具有一较为理想的形貌，有利于提升器件的性能。如图10所示。

步骤S8：侧墙形成。具体步骤如下：

1)沉积一层侧墙薄膜8将器件的表面进行覆盖，优选的，该侧墙薄膜8的材质与第一氮化物层2的材质相同，均为氮化硅。如图11所示。

2)进行光刻工艺和干法刻蚀工艺去除部分侧墙薄膜8、部分第一氮化物层2′及位于栅极6′顶部的第二氧化物层，仅保留位于栅极两侧的氮化硅层，如图12所示，仅保留了栅极两侧侧壁侧墙薄膜8和栅氧化层5两侧的第一氮化物层2。

3)继续对剩余的氮化物层进行刻蚀，即对剩余侧墙薄膜8′和剩余第一氮化物层2′进行刻蚀，进而最终形成栅极侧墙，如图13所示。由于剩余侧墙薄膜8″和剩余第一氮化物层2″的材质均为氮化硅，因此剩余侧墙薄膜8″和剩余第一氮化物层2″共同组成栅极的侧墙。在本发明的实施例中，采用各向异性刻蚀工艺来进行刻蚀并最终形成侧墙。

步骤S9：依次进行LDD掺杂及源漏离子注入工艺。在衬底中形成LDD掺杂区9以及源漏极10。在此刻过程中，由于剩余的第一氮化物层2″形成了对栅氧化层5的保护作用，使得注入的离子不容易穿透第一氮化物层2″从而对栅氧化层5的造成损伤，进一步保护了栅氧化层5。同时，在栅极6′和源漏极之间剩余第一氮化物层2可以起到一个阻挡的作用，进而可以有效改善OED(oxidation enhanced diffusion，氧化增强扩散)效应。

由于本发明通过剩余第一氮化硅层来形成对栅氧化层的保护，进而保证了栅氧化层的边角位置处不易受到后期工艺的氧化从而产生“鸟嘴”，因此在氧化侧墙形成时也无需采用ISSG工艺来减少聚氧化反应速度，在保证生产成本的前提下保证了栅氧的形貌；同时由于剩余第一氮化硅层在离子注入时对注入的离子可具有良好的阻挡作用，进而有效降低衬底的掺杂浓度，尤其在源漏极底部区域的掺杂浓度效果更为显著，因此可有效改善Cj0(结电容)以及fT(截至频率)；进一步的，采用本发明体统的技术方案还可有效改善LDD掺杂区器件结的形貌及Eymax(最大漏电场)，进而提高热载流子效应，带来了器件性能的提升。

本发明还提供了一种半导体器件，包括：

底部衬底100，该衬底为经过阱掺杂(well-doping)及退火的硅衬底或硅锗衬底，在另外一个实施例中，该衬底可为SOI衬底；

漏区106a、源区106b以及LDD掺杂区105；

漏区106a和源区106b之间位于衬底之上形成有栅极102，该栅极为多晶硅栅，栅极102与衬底100之间还设置有一栅氧化层101，该栅氧化层101的材质为二氧化硅。偏移隔离层103及侧墙104，其中，偏移隔离层103覆盖在栅极102的上部侧壁，且该偏移隔离层103的底部与衬底100之间的距离大于或等于栅氧化层101的顶部与衬底100之间的距离，因此，侧墙104将偏移隔离层103侧壁、栅氧化层101的侧壁和/或部分栅极102侧墙予以覆盖。当偏移隔离层103的底部与衬底100之间的距离等于栅氧化层101的顶部与衬底100之间的距离时，侧墙104将偏移隔离层103和栅氧化层101侧壁进行覆盖；当偏移隔离层103的底部与衬底100之间的距离大于栅氧化层101的顶部与衬底100之间的距离时，因此偏移隔离层103不会将栅极102侧壁完全覆盖，因此侧墙104在将偏移隔离层103和栅氧化层101侧壁进行覆盖的同时，还覆盖住了部分暴露的栅极102侧壁。

其中，偏移隔离层103的材质为二氧化硅，侧墙104的材质为氮化硅，且偏移隔离层103的底部与衬底101之间的距离为1～30nm。

由于本发明采用了以上技术方案，通过制备一氮化硅层形成对栅氧化层的保护作用，进而保证在进行后续的氧化物层侧壁形成及离子注入的工艺中，不会对栅氧化层造成影响，避免栅氧化层的“鸟嘴”的产生，并有效改善OED(oxidation enhanced diffusion，氧化增强扩散)效应；同时还可有效降低衬底的掺杂浓度，尤其在源漏极底部区域的掺杂浓度效果更为显著，因此可有效改善Cj0(结电容)以及fT(截止频率)；进一步的，采用本发明提供的技术方案还可有效改善LDD掺杂区结的形貌及Eymax(最大漏电场)，进而提高热载流子效应，带来了器件性能的提升。本发明制程变动小，实用性较强，同时可广泛应用于各自半导体器件领域的制备工艺中，例如平面的MOSFET或立体结构的FinFET制备中，均可有效避免栅氧化层的容易产生的鸟嘴效应并对其形成保护，提升器件性能。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (11)

1.一种半导体器件制备方法，其特征在于，包括以下步骤：

提供一衬底，并对所述衬底进行掺杂及退火处理形成阱区；

在衬底的上方自下而上依次形成第一氮化物层、第一氧化物层及第二氮化物层；

对所述第二氮化物层、第一氧化物层及第一氮化物层进行刻蚀，并停止在所述衬底的上表面，在所述第二氮化物层、第一氧化物层及第一氮化物层中形成沟槽；

选择性生长一层栅氧化层将所述沟槽底部进行覆盖，并填充栅极材料层充满所述沟槽；

所述第一氮化物层的厚度大于或等于所述栅氧化层厚度；

去除剩余的第二氮化物层及剩余的第一氧化物层；

在所述栅极材料层暴露的表面制备一层第二氧化物层；

栅极侧墙及源漏区的形成工艺；

采用如下工艺形成所述栅极侧墙：

沉积一层侧墙薄膜将第一氮化物层及第二氧化物层的表面予以覆盖；

进行光刻工艺和干法刻蚀工艺去除部分所述侧墙薄膜、部分所述第一氮化物层及位于所述栅极材料层上方的第二氧化物层；

采用各向异性刻蚀工艺对剩余的侧墙薄膜及剩余的第一氮化物进行减薄，形成所述栅极侧墙。

2.如权利要求1所述的方法，其特征在于，所述第一氮化物层和所述第二氮化物层的材质均为氮化硅。

3.如权利要求1所述的方法，其特征在于，采用高温氧化工艺或炉管生长工艺制备所述第二氧化物层。

4.如权利要求1所述的方法，其特征在于，所述第一氮化物层的厚度为1～30nm。

5.如权利要求1所述的方法，其特征在于，所述第一氧化物层、栅氧化层及所述第二氧化物层的材质均为二氧化硅。

6.如权利要求1所述的方法，其特征在于，采用光刻及干法刻蚀工艺形成所述沟槽。

7.如权利要求1所述的方法，其特征在于，在栅极侧墙形成之后，以及在源漏区的形成工艺之前，还包括一LDD掺杂工艺，以在所述衬底内形成LDD掺杂区。

8.一种半导体器件，其特征在于，应用如权利要求1-7中任一所述的方法制备获得，包括：

衬底，所述衬底内形成有源极和漏极；

栅极，所述栅极位于所述衬底之上，且所述栅极与所述衬底之间还形成有一栅氧化层；

偏移隔离层及侧墙，所述侧墙同时将所述偏移隔离层的侧壁、所述栅氧化层的侧壁和/或栅极的侧壁予以覆盖；

其中，所述偏移隔离层覆盖在部分所述栅极的上部侧壁，且该偏移隔离层的底部与所述衬底之间的距离大于或等于所述栅氧化层的顶部与所述衬底之间的距离。

9.如权利要求8所述的半导体器件，其特征在于，所述栅氧化层及所述偏移隔离层的材质均为二氧化硅。

10.如权利要求8所述的半导体器件，其特征在于，所述侧墙的材质为氮化硅。

11.如权利要求8所述的半导体器件，其特征在于，所述偏移隔离层的底部与所述衬底之间的距离为1～30nm。